JP4528459B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4528459B2 JP4528459B2 JP2001112342A JP2001112342A JP4528459B2 JP 4528459 B2 JP4528459 B2 JP 4528459B2 JP 2001112342 A JP2001112342 A JP 2001112342A JP 2001112342 A JP2001112342 A JP 2001112342A JP 4528459 B2 JP4528459 B2 JP 4528459B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating tape
- semiconductor element
- metal
- protruding electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、インナーリードが形成された絶縁テープ上に半導体素子を搭載したＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）と称する半導体装置およびその製造方法に関するものであり、特に、絶縁テープと半導体素子との間を封止する封止樹脂の形成状態が均一である半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、電子機器の小型化、高密度化に対応するためにＴＣＰタイプの半導体装置の開発が進展してきた。
【０００３】
以下、従来の半導体装置について図面を用いて説明する。
【０００４】
図６は、従来の半導体装置を示す断面図である。
【０００５】
図６に示すように、ポリイミドからなる絶縁テープ１上に複数のインナーリード２が形成され、インナーリード２と半導体素子３の電極とが突起電極４を介して電気的に接続されている。半導体素子３と絶縁テープ１との間にはエポキシ系の封止樹脂５が充填され、硬化されている。
【０００６】
次に、従来の半導体装置の製造方法について図面を用いて説明する。
【０００７】
図７は、従来の半導体装置の製造方法の各工程を示した断面図である。
【０００８】
まず、図７（ａ）に示すように、電極に突起電極４が形成された半導体素子３をインナーリード２が形成された絶縁テープ１の上方に用意する。
【０００９】
次に、図７（ｂ）に示すように、半導体素子３の電極に形成された突起電極４と絶縁テープ１上に形成されたインナーリード２とを熱圧着方式により電気的に接続する。ここで、熱圧着方式とは、インナーリード２に施された半田等のメッキ材とＡｕからなる突起電極４とを、３００〜５００[℃]で加圧して接合する方式である。
【００１０】
次に、図７（ｃ）に示すように、半導体素子３の端部の上方に封止樹脂５の塗布用ノズル６を用意し、毛細管現象を利用して半導体素子３と絶縁テープ１との間に封止樹脂５を注入する。
【００１１】
次に、図７（ｄ）に示すように、半導体素子３と絶縁テープ１との間に注入した封止樹脂５を加熱して硬化させる。
【００１２】
【発明が解決しようとする課題】
しかしながら従来の半導体装置およびその製造方法では、絶縁テープ上に形成されたインナーリードどうしの間隔、半導体素子の電極に形成された突起電極どうしの間隔およびインナーリードと突起電極との距離が大きい場合は、半導体素子と絶縁テープとの間に封止樹脂が過剰に流入してしまうという課題を有していた。
【００１３】
図８（ａ）は、従来の半導体装置における半導体素子の電極と絶縁テープ上に形成されたインナーリードとの突起電極を介した接合部近傍を絶縁テープ側から透視した図であり、図８（ｂ）は図８（ａ）のＥ−Ｅ１箇所の断面図である。
【００１４】
図８（ａ）および図８（ｂ）に示すように、半導体素子３の電極に形成された突起電極４どうしの距離７が１００[μｍ]よりも大きい領域では、封止樹脂の注入の際に封止樹脂が過剰に流入してしまう。
【００１５】
すなわち、半導体素子と絶縁テープとの間で、封止樹脂が過剰に流れ込む部分と流れにくい部分が生じ、その結果、硬化後の樹脂外形のバラツキや未充填部分が発生する。樹脂外形のバラツキは、折り曲げ強度等の機械的強度の低下を引き起こし、また、未充填部では吸湿して封止樹脂硬化の加熱時にクラック発生の要因となる。このように、封止樹脂が不均一な状態で成形されると、半導体素子と絶縁テープとが剥離したり、突起電極を介した接合部が破断するという不具合が生じる。
【００１６】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の半導体装置は、絶縁テープに形成されたインナーリードと半導体素子の電極とが突起電極を介して電気的に接続され、隣接した前記突起電極どうしの距離が１００〜２０００[μｍ]の領域において、前記隣接した突起電極どうしの間の前記絶縁テープのインナーリード形成面に金属箔が形成されている。
【００１７】
これにより、突起電極どうしの間隔が広い部分における封止樹脂の過剰流入により発生する樹脂外形のバラツキ、未充填部の発生を防止できる。
【００１８】
また、隣接した突起電極どうしの間の絶縁テープのインナーリード形成面に複数の独立した金属箔が形成され、前記複数の独立した金属箔のピッチは２０〜５０[μｍ]である。
【００１９】
これにより、封止樹脂の流入経路を妨げる程度の長い銅箔またはインナーリードは形成されない。
【００２０】
また、隣接した突起電極どうしの間の絶縁テープのインナーリード形成面に複数の独立した金属箔が形成され、隣接した前記金属箔の端部どうしの距離はいずれも同一である。
【００２１】
これにより、封止樹脂の流動分布が均一となるので、樹脂外形のバラツキ、未充填部の発生を防止できる。
【００２２】
また、隣接した金属箔の端部どうしの距離は１〜２０[μｍ]である。
【００２３】
これにより、突起電極どうしの間隔が１００[μｍ]よりも大きい半導体装置であっても、金属突出部の形成により封止樹脂の流動経路が１〜２０[μｍ]の間隔に設定され、封止樹脂の均一な流動分布を確保することができる。
【００２４】
また、絶縁テープに形成されたインナーリードと半導体素子の電極とが突起電極を介して電気的に接続され、隣接した前記突起電極どうしの距離が１００〜２０００[μｍ]の領域において、前記隣接した突起電極どうしの間の前記半導体素子の電極形成面に金属突出部が形成されている。
【００２５】
これにより、突起電極どうしの間隔が広い部分における封止樹脂の過剰流入により発生する樹脂外形のバラツキ、未充填部の発生を防止できる。
【００２６】
また、隣接した突起電極どうしの間の半導体素子の電極形成面に複数の独立した金属突出部が形成され、前記金属突出部のピッチは２０〜５０[μｍ]である。
【００２７】
したがって、封止樹脂の流入経路を妨げる程度の長い金属突出部または突起電極は形成されない。
【００２８】
また、隣接した突起電極どうしの間の半導体素子の電極形成面に複数の独立した金属突出部が形成され、前記隣接した金属突出部の端部どうしの距離はいずれも同一である。
【００２９】
これにより、封止樹脂の流動分布が均一となるので、樹脂外形のバラツキ、未充填部の発生を防止できる。
【００３０】
また、隣接した金属突出部の端部どうしの距離は１〜２０[μｍ]である。
【００３１】
これにより、突起電極どうしの間隔が１００[μｍ]よりも大きい半導体装置であっても、金属突出部の形成により封止樹脂の流動経路が１〜２０[μｍ]の間隔に設定され、封止樹脂の均一な流動分布を確保することができる。
【００３２】
また、本発明の半導体装置の製造方法は、絶縁テープと、前記絶縁テープ上に形成された複数のインナーリードと、隣接した前記インナーリードどうしの距離が１００[μｍ]〜２０００[μｍ]である領域に形成された金属箔とからなるリード形成体を用意する工程と、前記リード形成体のインナーリードと半導体素子の電極に形成された突起電極とを熱圧着する工程と、前記絶縁テープと前記半導体素子との間に封止樹脂を注入し、加熱して硬化させる工程とからなる。
【００３３】
このような半導体装置の製造方法により、絶縁テープと半導体素子との間に均一に封止樹脂を注入することができ、樹脂外形のバラツキ、未充填部の発生を防止することが可能となる。
【００３４】
【発明の実施の形態】
以下、本発明の半導体装置およびその製造方法の一実施形態について図面を用いて説明する。
【００３５】
まず、本実施形態の半導体装置について説明する。
【００３６】
図１（ａ）は、本実施形態の半導体装置を半導体素子側から見た図であり、図１（ｂ）は図１（ａ）のＡ−Ａ１箇所の断面図であり、図１（ｃ）は図１（ａ）のＢ−Ｂ１箇所の説明図である。
【００３７】
図１（ａ）〜図１（ｃ）に示すように、ポリイミド系の樹脂からなる絶縁テープ１１上に複数のインナーリード１２が形成され、インナーリード１２と半導体素子８の電極とが突起電極１０を介して電気的に接続されている（絶縁テープ１１上にインナーリード１２が形成されたものを「リード形成体」と称する）。また、絶縁テープ１１と半導体素子８との間には封止樹脂が注入されて硬化されている。
【００３８】
図２は、図１（ｃ）に示したような突起電極を介した接続部の近傍を詳細に示した図である。
【００３９】
図２（ａ）は、本実施形態の半導体装置の絶縁テープ側から透視した平面図であり、図２（ｂ）は図２（ａ）のＢ−Ｂ１箇所の断面図である。
る。
【００４０】
図２（ａ）および図２（ｂ）に示すように、半導体素子８の電極９に突起電極１０が形成され、絶縁テープ１１の半導体素子８に対向する側にインナーリード１２が形成され、突起電極１０とインナーリード１２とは電気的に接続されている。
【００４１】
本実施形態の特徴的構成として、突起電極１０どうしの間の絶縁テープ１１のインナーリード１２が形成されている面側に少なくとも１本の銅箔１３が形成され、その銅箔１３に対向した部分の金属突出部１４が銅箔１３と接続している。従来は、インナーリード１２が形成されていない部分には、銅箔１３および金属突出部１４は形成されていなかったが、突起電極１０どうしの距離が１００〜２０００[μｍ]では、本実施形態のように、突起電極１０どうしの間に銅箔１３および金属突出部１４を設けることにより、封止樹脂が流動する経路の幅を１００[μｍ]よりも小さくしている。なお、本実施形態では銅箔が絶縁テープ上に形成されているが、銅箔以外の金属からなる金属箔が絶縁テープ１１上に形成されてもよい。
【００４２】
したがって、各部材どうしの距離は以下のようになる。
【００４３】
突起電極１０の中心どうしの距離１５は１１０[μｍ]、金属突出部１４の中心と突起電極１０の中心とが隣接した間隔の距離１６は５０[μｍ]、突起電極１０の端部と金属突出部１４の端部とが隣接した間隔の距離１７および銅箔１３の端部とインナーリード１２との端部とが隣接した間隔の距離１８が２０[μｍ]以下となっている。
【００４４】
本実施形態では、突起電極どうしの間に形成される銅箔および金属突出部は１組であるが、突起電極どうしの間に形成される銅箔および金属突出部の数は１組に限定される必要はなく、突起電極どうしの間に複数の独立した銅箔および複数の独立した金属突出部を形成してもよい。したがって、本実施形態の半導体装置は特に、突起電極どうしの距離が１００〜２０００[μｍ]であるような、封止樹脂の流動経路が大きい場合に効果がある。
【００４５】
また、突起電極どうしの間に複数の独立した銅箔および複数の独立した金属突出部が形成される場合、隣接した銅箔の端部どうしの距離または隣接した金属突出部の端部どうしの距離をいずれも同一に設定することで、封止樹脂の流動分布が均一となる。なお、発明者は、これらの銅箔の端部どうしまたは金属突出部の端部どうしのそれぞれの隣接距離を１〜２０[μｍ]に設定することで、封止樹脂の流動分布の状態が良好となることを確認している。また、複数の独立した銅箔のピッチまたは複数の独立した金属突出部のピッチは、２０〜５０[μｍ]であることが好適である。
【００４６】
以上、本実施形態の半導体装置は、突起電極どうしの間の半導体素子側に金属突出部を形成し、その金属突出部に対向する絶縁テープ上に銅箔を形成することにより、突起電極どうしの間の距離が大きい領域における封止樹脂の流動をコントロールし、封止樹脂の外形バラツキ、未充填部発生等の不具合を防止している。
【００４７】
次に、前記した半導体装置の実施形態の２つの変形例について説明する。
【００４８】
なお、前記した実施形態と同一の内容については省略し、同一の構成要件には同一の符号を付す。
【００４９】
まず、図３（ａ）は、本変形例の半導体装置を絶縁テープ側から透視した平面図であり、図３（ｂ）は図３（ａ）のＣ−Ｃ１箇所の断面図である。
る。
【００５０】
図３（ａ）および図３（ｂ）に示すように、半導体素子８の電極９に形成された突起電極１０と絶縁テープ１１上に形成されたインナーリード１２とが電気的に接続され、突起電極１０どうしの間の絶縁テープ１１上に銅箔１３が形成され、各部材どうしの距離は以下のようになっている。
【００５１】
すなわち、突起電極１０の中心どうしの距離１５は１１０[μｍ]、銅箔１３の中心と、突起電極１０の中心またはインナーリード１２の中心とが隣接した間隔の距離１６は５０[μｍ]、銅箔１３の端部とインナーリード１２の端部とが隣接した間隔の距離１８は２０[μｍ]以下である。
【００５２】
本変形例では、突起電極どうしの間に形成される銅箔は１本であるが、形成される銅箔の数は１本に限定される必要はなく、突起電極どうしの間の半導体素子の電極形成面に複数の独立した銅箔を形成してもよい。また、突起電極どうしの間に複数の独立した銅箔が形成される場合、隣接した銅箔の端部どうしの距離がいずれも同一であれば、封止樹脂の流動分布が均一となる。なお、隣接した銅箔の端部どうしの距離が１〜２０[μｍ]であれば、封止樹脂の流動分布の状態が良好となることを確認している。また、銅箔のピッチは２０〜５０[μｍ]であることが好適である。
【００５３】
以上、本変形例の半導体装置は、突起電極どうしの間の絶縁テープ上に銅箔を形成することにより、突起電極どうしの間が大きい領域における封止樹脂の過剰流動を抑制し、封止樹脂の外形バラツキ、未充填部の発生を防止することができる。
【００５４】
次に、２つ目の変形例について説明する。
【００５５】
図４（ａ）は本変形例の半導体装置の絶縁テープ側から透視した平面図であり、図４（ｂ）は図４（ａ）のＤ−Ｄ１箇所の断面図である。
【００５６】
図４（ａ）および図４（ｂ）に示すように、半導体素子８の電極９に形成された突起電極１０と絶縁テープ１１上に形成されたインナーリード１２とが電気的に接続され、突起電極１０どうしの間の半導体素子８の電極形成面上の電極にワイヤボンド法またはメッキ法により金属突出部１４が形成され、各部材どうしの距離は以下のようになっている。
【００５７】
すなわち、突起電極１０の中心どうしの距離１５は１１０[μｍ]、金属突出部１４の中心と、突起電極１０の中心またはインナーリード１２の中心との距離１６は５０[μｍ]、突起電極１０の端部と金属突出部１４の端部とが隣接した間隔の距離１７は２０[μｍ]以下である。
【００５８】
本変形例では、インナーリードどうしの間に形成される金属突出部は１本であるが、形成される金属突出部の数は１本に限定される必要はなく、突起電極どうしの間の半導体素子の電極形成面に複数の独立した金属突出部が形成されてもよい。また、突起電極どうしの間に複数の独立した金属突出部が形成される場合、隣接した金属突出部の端部どうしの距離のいずれもが同一であれば、封止樹脂の流動分布が均一となる。なお、隣接した金属突出部の端部どうしの距離が１〜２０[μｍ]であれば、封止樹脂の流動分布の状態が良好となることを確認している。また、金属突出部のピッチを２０〜５０[μｍ]に設定することにより、封止樹脂の流入の均一性がさらに向上する。
【００５９】
以上、本変形例の半導体装置は、突起電極どうしの間の半導体素子側に金属突出部を形成することにより、突起電極どうしの間が大きい領域における封止樹脂の過剰流動を抑制し、封止樹脂の外形バラツキ、未充填部の発生を防止することができる。
【００６０】
次に、本実施形態の半導体装置の製造方法について図面を参照しながら説明する。
【００６１】
なお、前記した本実施形態の半導体装置と同一の内容については省略し、同一の構成要件には同一の符号を付す。
【００６２】
図５は、本実施形態の半導体装置の製造方法を示す断面図である。
【００６３】
まず、図５（ａ）に示すように、突起電極１０が形成された半導体素子８をインナーリード１２が形成された絶縁テープ１１上に対向させる。
【００６４】
次に、図５（ｂ）に示すように、絶縁テープ１１上のインナーリード１２と半導体素子８の電極に形成された突起電極１０とを電気的に接続する。
【００６５】
次に、図５（ｃ）に示すように、半導体素子８の端部の上方に塗布ノズル１９を用意し、絶縁テープ１１と半導体素子１０との間に塗布ノズル１９から封止樹脂を注入する。この封止樹脂注入工程では、図示していないが、突起電極どうしの距離が１００〜２０００[μｍ]の領域では、半導体素子の電極形成面に金属突出部が形成されるか、または、絶縁テープのインナーリード形成面側に銅箔等の金属箔が形成されているので、図５（ｄ）に示すように、絶縁テープと半導体素子との間に封止樹脂が均一に流入し、封止樹脂の外形バラツキ、未充填部の発生を防止することができる。
【００６６】
以上、本実施形態の半導体装置の製造方法は、突起電極どうしの距離が大きい部分において、金属箔を形成した絶縁テープまたは金属突出部を形成した半導体素子を用いることによって、絶縁テープと半導体素子との間に注入する封止樹脂の流動の均一性の向上を図ることができる。
【００６７】
【発明の効果】
本発明の半導体装置およびその製造方法は、半導体素子の電極と絶縁テープのインナーリードとを接続する突起電極どうしの間に銅箔または金属突出部を形成することにより、封止樹脂の流動部の間隔を一定距離以下とすることで、突起電極どうしの距離が大きいことに起因した封止樹脂外形のバラツキ、未充填部の発生を防止できる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す図
【図２】本発明の一実施形態の半導体装置を示す図
【図３】本発明の一実施形態の半導体装置を示す図
【図４】本発明の一実施形態の半導体装置を示す図
【図５】本発明の一実施形態の半導体装置の製造方法の各工程を示す断面図
【図６】従来の半導体装置を示す断面図
【図７】従来の半導体装置の製造方法の各工程を示す断面図
【図８】従来の半導体装置を示す図
【符号の説明】
１ 絶縁テープ
２ インナーリード
３ 半導体素子
４ 突起電極
５ 封止樹脂
６ 塗布用ノズル
７ 距離
８ 半導体素子
９ 電極
１０ 突起電極
１１ 絶縁テープ
１２ インナーリード
１３ 銅箔
１４ 金属突出部
１５ 距離
１６ 距離
１７ 距離
１８ 距離
１９ 塗布ノズル
【発明の属する技術分野】
本発明は、インナーリードが形成された絶縁テープ上に半導体素子を搭載したＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）と称する半導体装置およびその製造方法に関するものであり、特に、絶縁テープと半導体素子との間を封止する封止樹脂の形成状態が均一である半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、電子機器の小型化、高密度化に対応するためにＴＣＰタイプの半導体装置の開発が進展してきた。
【０００３】
以下、従来の半導体装置について図面を用いて説明する。
【０００４】
図６は、従来の半導体装置を示す断面図である。
【０００５】
図６に示すように、ポリイミドからなる絶縁テープ１上に複数のインナーリード２が形成され、インナーリード２と半導体素子３の電極とが突起電極４を介して電気的に接続されている。半導体素子３と絶縁テープ１との間にはエポキシ系の封止樹脂５が充填され、硬化されている。
【０００６】
次に、従来の半導体装置の製造方法について図面を用いて説明する。
【０００７】
図７は、従来の半導体装置の製造方法の各工程を示した断面図である。
【０００８】
まず、図７（ａ）に示すように、電極に突起電極４が形成された半導体素子３をインナーリード２が形成された絶縁テープ１の上方に用意する。
【０００９】
次に、図７（ｂ）に示すように、半導体素子３の電極に形成された突起電極４と絶縁テープ１上に形成されたインナーリード２とを熱圧着方式により電気的に接続する。ここで、熱圧着方式とは、インナーリード２に施された半田等のメッキ材とＡｕからなる突起電極４とを、３００〜５００[℃]で加圧して接合する方式である。
【００１０】
次に、図７（ｃ）に示すように、半導体素子３の端部の上方に封止樹脂５の塗布用ノズル６を用意し、毛細管現象を利用して半導体素子３と絶縁テープ１との間に封止樹脂５を注入する。
【００１１】
次に、図７（ｄ）に示すように、半導体素子３と絶縁テープ１との間に注入した封止樹脂５を加熱して硬化させる。
【００１２】
【発明が解決しようとする課題】
しかしながら従来の半導体装置およびその製造方法では、絶縁テープ上に形成されたインナーリードどうしの間隔、半導体素子の電極に形成された突起電極どうしの間隔およびインナーリードと突起電極との距離が大きい場合は、半導体素子と絶縁テープとの間に封止樹脂が過剰に流入してしまうという課題を有していた。
【００１３】
図８（ａ）は、従来の半導体装置における半導体素子の電極と絶縁テープ上に形成されたインナーリードとの突起電極を介した接合部近傍を絶縁テープ側から透視した図であり、図８（ｂ）は図８（ａ）のＥ−Ｅ１箇所の断面図である。
【００１４】
図８（ａ）および図８（ｂ）に示すように、半導体素子３の電極に形成された突起電極４どうしの距離７が１００[μｍ]よりも大きい領域では、封止樹脂の注入の際に封止樹脂が過剰に流入してしまう。
【００１５】
すなわち、半導体素子と絶縁テープとの間で、封止樹脂が過剰に流れ込む部分と流れにくい部分が生じ、その結果、硬化後の樹脂外形のバラツキや未充填部分が発生する。樹脂外形のバラツキは、折り曲げ強度等の機械的強度の低下を引き起こし、また、未充填部では吸湿して封止樹脂硬化の加熱時にクラック発生の要因となる。このように、封止樹脂が不均一な状態で成形されると、半導体素子と絶縁テープとが剥離したり、突起電極を介した接合部が破断するという不具合が生じる。
【００１６】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の半導体装置は、絶縁テープに形成されたインナーリードと半導体素子の電極とが突起電極を介して電気的に接続され、隣接した前記突起電極どうしの距離が１００〜２０００[μｍ]の領域において、前記隣接した突起電極どうしの間の前記絶縁テープのインナーリード形成面に金属箔が形成されている。
【００１７】
これにより、突起電極どうしの間隔が広い部分における封止樹脂の過剰流入により発生する樹脂外形のバラツキ、未充填部の発生を防止できる。
【００１８】
また、隣接した突起電極どうしの間の絶縁テープのインナーリード形成面に複数の独立した金属箔が形成され、前記複数の独立した金属箔のピッチは２０〜５０[μｍ]である。
【００１９】
これにより、封止樹脂の流入経路を妨げる程度の長い銅箔またはインナーリードは形成されない。
【００２０】
また、隣接した突起電極どうしの間の絶縁テープのインナーリード形成面に複数の独立した金属箔が形成され、隣接した前記金属箔の端部どうしの距離はいずれも同一である。
【００２１】
これにより、封止樹脂の流動分布が均一となるので、樹脂外形のバラツキ、未充填部の発生を防止できる。
【００２２】
また、隣接した金属箔の端部どうしの距離は１〜２０[μｍ]である。
【００２３】
これにより、突起電極どうしの間隔が１００[μｍ]よりも大きい半導体装置であっても、金属突出部の形成により封止樹脂の流動経路が１〜２０[μｍ]の間隔に設定され、封止樹脂の均一な流動分布を確保することができる。
【００２４】
また、絶縁テープに形成されたインナーリードと半導体素子の電極とが突起電極を介して電気的に接続され、隣接した前記突起電極どうしの距離が１００〜２０００[μｍ]の領域において、前記隣接した突起電極どうしの間の前記半導体素子の電極形成面に金属突出部が形成されている。
【００２５】
これにより、突起電極どうしの間隔が広い部分における封止樹脂の過剰流入により発生する樹脂外形のバラツキ、未充填部の発生を防止できる。
【００２６】
また、隣接した突起電極どうしの間の半導体素子の電極形成面に複数の独立した金属突出部が形成され、前記金属突出部のピッチは２０〜５０[μｍ]である。
【００２７】
したがって、封止樹脂の流入経路を妨げる程度の長い金属突出部または突起電極は形成されない。
【００２８】
また、隣接した突起電極どうしの間の半導体素子の電極形成面に複数の独立した金属突出部が形成され、前記隣接した金属突出部の端部どうしの距離はいずれも同一である。
【００２９】
これにより、封止樹脂の流動分布が均一となるので、樹脂外形のバラツキ、未充填部の発生を防止できる。
【００３０】
また、隣接した金属突出部の端部どうしの距離は１〜２０[μｍ]である。
【００３１】
これにより、突起電極どうしの間隔が１００[μｍ]よりも大きい半導体装置であっても、金属突出部の形成により封止樹脂の流動経路が１〜２０[μｍ]の間隔に設定され、封止樹脂の均一な流動分布を確保することができる。
【００３２】
また、本発明の半導体装置の製造方法は、絶縁テープと、前記絶縁テープ上に形成された複数のインナーリードと、隣接した前記インナーリードどうしの距離が１００[μｍ]〜２０００[μｍ]である領域に形成された金属箔とからなるリード形成体を用意する工程と、前記リード形成体のインナーリードと半導体素子の電極に形成された突起電極とを熱圧着する工程と、前記絶縁テープと前記半導体素子との間に封止樹脂を注入し、加熱して硬化させる工程とからなる。
【００３３】
このような半導体装置の製造方法により、絶縁テープと半導体素子との間に均一に封止樹脂を注入することができ、樹脂外形のバラツキ、未充填部の発生を防止することが可能となる。
【００３４】
【発明の実施の形態】
以下、本発明の半導体装置およびその製造方法の一実施形態について図面を用いて説明する。
【００３５】
まず、本実施形態の半導体装置について説明する。
【００３６】
図１（ａ）は、本実施形態の半導体装置を半導体素子側から見た図であり、図１（ｂ）は図１（ａ）のＡ−Ａ１箇所の断面図であり、図１（ｃ）は図１（ａ）のＢ−Ｂ１箇所の説明図である。
【００３７】
図１（ａ）〜図１（ｃ）に示すように、ポリイミド系の樹脂からなる絶縁テープ１１上に複数のインナーリード１２が形成され、インナーリード１２と半導体素子８の電極とが突起電極１０を介して電気的に接続されている（絶縁テープ１１上にインナーリード１２が形成されたものを「リード形成体」と称する）。また、絶縁テープ１１と半導体素子８との間には封止樹脂が注入されて硬化されている。
【００３８】
図２は、図１（ｃ）に示したような突起電極を介した接続部の近傍を詳細に示した図である。
【００３９】
図２（ａ）は、本実施形態の半導体装置の絶縁テープ側から透視した平面図であり、図２（ｂ）は図２（ａ）のＢ−Ｂ１箇所の断面図である。
る。
【００４０】
図２（ａ）および図２（ｂ）に示すように、半導体素子８の電極９に突起電極１０が形成され、絶縁テープ１１の半導体素子８に対向する側にインナーリード１２が形成され、突起電極１０とインナーリード１２とは電気的に接続されている。
【００４１】
本実施形態の特徴的構成として、突起電極１０どうしの間の絶縁テープ１１のインナーリード１２が形成されている面側に少なくとも１本の銅箔１３が形成され、その銅箔１３に対向した部分の金属突出部１４が銅箔１３と接続している。従来は、インナーリード１２が形成されていない部分には、銅箔１３および金属突出部１４は形成されていなかったが、突起電極１０どうしの距離が１００〜２０００[μｍ]では、本実施形態のように、突起電極１０どうしの間に銅箔１３および金属突出部１４を設けることにより、封止樹脂が流動する経路の幅を１００[μｍ]よりも小さくしている。なお、本実施形態では銅箔が絶縁テープ上に形成されているが、銅箔以外の金属からなる金属箔が絶縁テープ１１上に形成されてもよい。
【００４２】
したがって、各部材どうしの距離は以下のようになる。
【００４３】
突起電極１０の中心どうしの距離１５は１１０[μｍ]、金属突出部１４の中心と突起電極１０の中心とが隣接した間隔の距離１６は５０[μｍ]、突起電極１０の端部と金属突出部１４の端部とが隣接した間隔の距離１７および銅箔１３の端部とインナーリード１２との端部とが隣接した間隔の距離１８が２０[μｍ]以下となっている。
【００４４】
本実施形態では、突起電極どうしの間に形成される銅箔および金属突出部は１組であるが、突起電極どうしの間に形成される銅箔および金属突出部の数は１組に限定される必要はなく、突起電極どうしの間に複数の独立した銅箔および複数の独立した金属突出部を形成してもよい。したがって、本実施形態の半導体装置は特に、突起電極どうしの距離が１００〜２０００[μｍ]であるような、封止樹脂の流動経路が大きい場合に効果がある。
【００４５】
また、突起電極どうしの間に複数の独立した銅箔および複数の独立した金属突出部が形成される場合、隣接した銅箔の端部どうしの距離または隣接した金属突出部の端部どうしの距離をいずれも同一に設定することで、封止樹脂の流動分布が均一となる。なお、発明者は、これらの銅箔の端部どうしまたは金属突出部の端部どうしのそれぞれの隣接距離を１〜２０[μｍ]に設定することで、封止樹脂の流動分布の状態が良好となることを確認している。また、複数の独立した銅箔のピッチまたは複数の独立した金属突出部のピッチは、２０〜５０[μｍ]であることが好適である。
【００４６】
以上、本実施形態の半導体装置は、突起電極どうしの間の半導体素子側に金属突出部を形成し、その金属突出部に対向する絶縁テープ上に銅箔を形成することにより、突起電極どうしの間の距離が大きい領域における封止樹脂の流動をコントロールし、封止樹脂の外形バラツキ、未充填部発生等の不具合を防止している。
【００４７】
次に、前記した半導体装置の実施形態の２つの変形例について説明する。
【００４８】
なお、前記した実施形態と同一の内容については省略し、同一の構成要件には同一の符号を付す。
【００４９】
まず、図３（ａ）は、本変形例の半導体装置を絶縁テープ側から透視した平面図であり、図３（ｂ）は図３（ａ）のＣ−Ｃ１箇所の断面図である。
る。
【００５０】
図３（ａ）および図３（ｂ）に示すように、半導体素子８の電極９に形成された突起電極１０と絶縁テープ１１上に形成されたインナーリード１２とが電気的に接続され、突起電極１０どうしの間の絶縁テープ１１上に銅箔１３が形成され、各部材どうしの距離は以下のようになっている。
【００５１】
すなわち、突起電極１０の中心どうしの距離１５は１１０[μｍ]、銅箔１３の中心と、突起電極１０の中心またはインナーリード１２の中心とが隣接した間隔の距離１６は５０[μｍ]、銅箔１３の端部とインナーリード１２の端部とが隣接した間隔の距離１８は２０[μｍ]以下である。
【００５２】
本変形例では、突起電極どうしの間に形成される銅箔は１本であるが、形成される銅箔の数は１本に限定される必要はなく、突起電極どうしの間の半導体素子の電極形成面に複数の独立した銅箔を形成してもよい。また、突起電極どうしの間に複数の独立した銅箔が形成される場合、隣接した銅箔の端部どうしの距離がいずれも同一であれば、封止樹脂の流動分布が均一となる。なお、隣接した銅箔の端部どうしの距離が１〜２０[μｍ]であれば、封止樹脂の流動分布の状態が良好となることを確認している。また、銅箔のピッチは２０〜５０[μｍ]であることが好適である。
【００５３】
以上、本変形例の半導体装置は、突起電極どうしの間の絶縁テープ上に銅箔を形成することにより、突起電極どうしの間が大きい領域における封止樹脂の過剰流動を抑制し、封止樹脂の外形バラツキ、未充填部の発生を防止することができる。
【００５４】
次に、２つ目の変形例について説明する。
【００５５】
図４（ａ）は本変形例の半導体装置の絶縁テープ側から透視した平面図であり、図４（ｂ）は図４（ａ）のＤ−Ｄ１箇所の断面図である。
【００５６】
図４（ａ）および図４（ｂ）に示すように、半導体素子８の電極９に形成された突起電極１０と絶縁テープ１１上に形成されたインナーリード１２とが電気的に接続され、突起電極１０どうしの間の半導体素子８の電極形成面上の電極にワイヤボンド法またはメッキ法により金属突出部１４が形成され、各部材どうしの距離は以下のようになっている。
【００５７】
すなわち、突起電極１０の中心どうしの距離１５は１１０[μｍ]、金属突出部１４の中心と、突起電極１０の中心またはインナーリード１２の中心との距離１６は５０[μｍ]、突起電極１０の端部と金属突出部１４の端部とが隣接した間隔の距離１７は２０[μｍ]以下である。
【００５８】
本変形例では、インナーリードどうしの間に形成される金属突出部は１本であるが、形成される金属突出部の数は１本に限定される必要はなく、突起電極どうしの間の半導体素子の電極形成面に複数の独立した金属突出部が形成されてもよい。また、突起電極どうしの間に複数の独立した金属突出部が形成される場合、隣接した金属突出部の端部どうしの距離のいずれもが同一であれば、封止樹脂の流動分布が均一となる。なお、隣接した金属突出部の端部どうしの距離が１〜２０[μｍ]であれば、封止樹脂の流動分布の状態が良好となることを確認している。また、金属突出部のピッチを２０〜５０[μｍ]に設定することにより、封止樹脂の流入の均一性がさらに向上する。
【００５９】
以上、本変形例の半導体装置は、突起電極どうしの間の半導体素子側に金属突出部を形成することにより、突起電極どうしの間が大きい領域における封止樹脂の過剰流動を抑制し、封止樹脂の外形バラツキ、未充填部の発生を防止することができる。
【００６０】
次に、本実施形態の半導体装置の製造方法について図面を参照しながら説明する。
【００６１】
なお、前記した本実施形態の半導体装置と同一の内容については省略し、同一の構成要件には同一の符号を付す。
【００６２】
図５は、本実施形態の半導体装置の製造方法を示す断面図である。
【００６３】
まず、図５（ａ）に示すように、突起電極１０が形成された半導体素子８をインナーリード１２が形成された絶縁テープ１１上に対向させる。
【００６４】
次に、図５（ｂ）に示すように、絶縁テープ１１上のインナーリード１２と半導体素子８の電極に形成された突起電極１０とを電気的に接続する。
【００６５】
次に、図５（ｃ）に示すように、半導体素子８の端部の上方に塗布ノズル１９を用意し、絶縁テープ１１と半導体素子１０との間に塗布ノズル１９から封止樹脂を注入する。この封止樹脂注入工程では、図示していないが、突起電極どうしの距離が１００〜２０００[μｍ]の領域では、半導体素子の電極形成面に金属突出部が形成されるか、または、絶縁テープのインナーリード形成面側に銅箔等の金属箔が形成されているので、図５（ｄ）に示すように、絶縁テープと半導体素子との間に封止樹脂が均一に流入し、封止樹脂の外形バラツキ、未充填部の発生を防止することができる。
【００６６】
以上、本実施形態の半導体装置の製造方法は、突起電極どうしの距離が大きい部分において、金属箔を形成した絶縁テープまたは金属突出部を形成した半導体素子を用いることによって、絶縁テープと半導体素子との間に注入する封止樹脂の流動の均一性の向上を図ることができる。
【００６７】
【発明の効果】
本発明の半導体装置およびその製造方法は、半導体素子の電極と絶縁テープのインナーリードとを接続する突起電極どうしの間に銅箔または金属突出部を形成することにより、封止樹脂の流動部の間隔を一定距離以下とすることで、突起電極どうしの距離が大きいことに起因した封止樹脂外形のバラツキ、未充填部の発生を防止できる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す図
【図２】本発明の一実施形態の半導体装置を示す図
【図３】本発明の一実施形態の半導体装置を示す図
【図４】本発明の一実施形態の半導体装置を示す図
【図５】本発明の一実施形態の半導体装置の製造方法の各工程を示す断面図
【図６】従来の半導体装置を示す断面図
【図７】従来の半導体装置の製造方法の各工程を示す断面図
【図８】従来の半導体装置を示す図
【符号の説明】
１ 絶縁テープ
２ インナーリード
３ 半導体素子
４ 突起電極
５ 封止樹脂
６ 塗布用ノズル
７ 距離
８ 半導体素子
９ 電極
１０ 突起電極
１１ 絶縁テープ
１２ インナーリード
１３ 銅箔
１４ 金属突出部
１５ 距離
１６ 距離
１７ 距離
１８ 距離
１９ 塗布ノズル
Claims (9)
- 絶縁テープに形成されたインナーリードと半導体素子の表面に形成された電極とが突起電極を介して電気的に接続され、隣接した前記突起電極どうしの距離が１００〜２０００[μｍ]の領域において、前記隣接した突起電極どうしの間の前記絶縁テープのインナーリード形成面に金属箔が形成され、
前記半導体素子の表面と対向する前記金属箔の表面と前記半導体素子の表面との間に封止樹脂が充填される空間が形成されていることを特徴とする半導体装置。 - 隣接した突起電極どうしの間の絶縁テープのインナーリード形成面に複数の独立した金属箔が形成され、前記複数の独立した金属箔のピッチは２０〜５０[μｍ]であることを特徴とする請求項１に記載の半導体装置。
- 隣接した突起電極どうしの間の絶縁テープのインナーリード形成面に複数の独立した金属箔が形成され、隣接した前記金属箔の端部どうしの距離はいずれも同一であることを特徴とする請求項１に記載の半導体装置。
- 隣接した金属箔の端部どうしの距離は１〜２０[μｍ]であることを特徴とする請求項３に記載の半導体装置。
- 絶縁テープに形成されたインナーリードと半導体素子の表面に形成された電極とが突起電極を介して電気的に接続され、隣接した前記突起電極どうしの距離が１００〜２０００[μｍ]の領域において、前記隣接した突起電極どうしの間の前記半導体素子の電極形成面に金属突出部が形成され、
前記絶縁テープと対向する前記金属突出部の表面と前記絶縁テープとの間に封止樹脂が充填される空間が形成されていることを特徴とする半導体装置。 - 隣接した突起電極どうしの間の半導体素子の電極形成面に複数の独立した金属突出部が形成され、前記金属突出部のピッチは２０〜５０[μｍ]であることを特徴とする請求項５に記載の半導体装置。
- 隣接した突起電極どうしの間の半導体素子の電極形成面に複数の独立した金属突出部が形成され、前記隣接した金属突出部の端部どうしの距離はいずれも同一であることを特徴とする請求項５に記載の半導体装置。
- 隣接した金属突出部の端部どうしの距離は１〜２０[μｍ]であることを特徴とする請求項７に記載の半導体装置。
- 前記隣接した突起電極は、互いに同一の方向に配置されていることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001112342A JP4528459B2 (ja) | 2001-04-11 | 2001-04-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001112342A JP4528459B2 (ja) | 2001-04-11 | 2001-04-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002313849A JP2002313849A (ja) | 2002-10-25 |
| JP4528459B2 true JP4528459B2 (ja) | 2010-08-18 |
Family
ID=18963780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001112342A Expired - Fee Related JP4528459B2 (ja) | 2001-04-11 | 2001-04-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4528459B2 (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521514A (ja) * | 1991-07-11 | 1993-01-29 | Mitsubishi Electric Corp | 半導体装置 |
| JPH065735A (ja) * | 1992-06-23 | 1994-01-14 | Sony Chem Corp | 配線基板及び加圧ツール |
| JPH08236584A (ja) * | 1995-02-28 | 1996-09-13 | Texas Instr Japan Ltd | 半導体装置 |
| JPH1116948A (ja) * | 1997-06-24 | 1999-01-22 | Seiko Epson Corp | 半導体装置 |
| JP2000156389A (ja) * | 1998-11-20 | 2000-06-06 | Fujitsu Ltd | テープキャリアパッケージ |
| JP2001057375A (ja) * | 1999-08-17 | 2001-02-27 | Casio Comput Co Ltd | 半導体装置の接合構造 |
| JP2001358175A (ja) * | 2000-06-16 | 2001-12-26 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法及び電子部品実装体 |
-
2001
- 2001-04-11 JP JP2001112342A patent/JP4528459B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521514A (ja) * | 1991-07-11 | 1993-01-29 | Mitsubishi Electric Corp | 半導体装置 |
| JPH065735A (ja) * | 1992-06-23 | 1994-01-14 | Sony Chem Corp | 配線基板及び加圧ツール |
| JPH08236584A (ja) * | 1995-02-28 | 1996-09-13 | Texas Instr Japan Ltd | 半導体装置 |
| JPH1116948A (ja) * | 1997-06-24 | 1999-01-22 | Seiko Epson Corp | 半導体装置 |
| JP2000156389A (ja) * | 1998-11-20 | 2000-06-06 | Fujitsu Ltd | テープキャリアパッケージ |
| JP2001057375A (ja) * | 1999-08-17 | 2001-02-27 | Casio Comput Co Ltd | 半導体装置の接合構造 |
| JP2001358175A (ja) * | 2000-06-16 | 2001-12-26 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法及び電子部品実装体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002313849A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5347222B2 (ja) | 半導体装置の製造方法 | |
| JPH11176887A (ja) | 半導体装置およびその製造方法 | |
| WO1998018161A1 (en) | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape | |
| JP2008288489A (ja) | チップ内蔵基板の製造方法 | |
| JP3593833B2 (ja) | 半導体装置 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2003273160A (ja) | 半導体実装モジュール | |
| JP4528459B2 (ja) | 半導体装置 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP3611463B2 (ja) | 電子部品の製造方法 | |
| JP3438583B2 (ja) | 異方導電性フィルムの接続方法 | |
| JP2004186213A (ja) | 回路基板および半導体装置 | |
| JP2002170854A (ja) | 半導体装置及びその製造方法 | |
| JP2004247621A (ja) | 半導体装置およびその製造方法 | |
| JPH11340352A (ja) | 実装構造体 | |
| JP4561969B2 (ja) | 半導体装置 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JP4591715B2 (ja) | 半導体装置の製造方法 | |
| JP2001127102A (ja) | 半導体装置およびその製造方法 | |
| JP3827442B2 (ja) | 半導体パッケージの製造方法 | |
| JP3721986B2 (ja) | 半導体装置及びその製造方法 | |
| JP4566573B2 (ja) | 部品実装構造および部品実装方法 | |
| JPH09181120A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070305 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090216 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100423 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100607 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |