JPH0521514A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0521514A
JPH0521514A JP17088891A JP17088891A JPH0521514A JP H0521514 A JPH0521514 A JP H0521514A JP 17088891 A JP17088891 A JP 17088891A JP 17088891 A JP17088891 A JP 17088891A JP H0521514 A JPH0521514 A JP H0521514A
Authority
JP
Japan
Prior art keywords
dummy
semiconductor chip
inner leads
inner lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17088891A
Other languages
English (en)
Inventor
Yasuhiro Teraoka
康宏 寺岡
Tetsuya Ueda
哲也 上田
Haruo Shimamoto
晴夫 島本
Toru Tachikawa
透 立川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP17088891A priority Critical patent/JPH0521514A/ja
Publication of JPH0521514A publication Critical patent/JPH0521514A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 突起電極およびインナーリードが少ない場合
でも、過大圧力によって半導体チップにダメージを与え
ることなく、インナーリードの垂れ量のバラツキが少な
いボンディングを可能とし、封止もチップを露出させな
い良好なものとする。 【構成】 突起電極2を有する半導体チップ1上にチッ
プ内回路とは電気的接続状態をもたないダミー突起電極
10を形成する。インナーリード3aを有するテープキ
ャリア4上にインナーリード3aとは電気的接続状態を
もたないダミーインナーリード11aを形成する。突起
電極2とインナーリード3aとのボンディングと同時に
ダミー突起電極10とダミーインナーリード11aとを
ボンディングしてある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、TAB(Tape
Automated Bonding:テープキャリア
を用いたボンディング)方式のインナーリードボンディ
ングによって製造される半導体装置に関するものであ
る。
【0002】
【従来の技術】図5は、TAB方式でインナーリードボ
ンディングされた後の半導体装置のリード配置構成を示
す平面図である。
【0003】図において、1は半導体チップ、2は半導
体チップ1上の外部電極上に形成された突起電極であ
る。この突起電極2はバンプとも呼ばれ、例えばAuで
できている。3はテープキャリア4上に写真製版法によ
って形成され、テープキャリア4の基材に対して接着剤
7(図8参照)を介して接着されたCu箔製の配線パタ
ーン、3aは配線パターン3の一部分であって突起電極
2と接合されたインナーリード、3bは配線パターン3
の一部分であって後でテープキャリア4より切り離され
てプリント基板等と接続されるアウターリード、3cは
配線パターン3の一部分であってテストのときに用いら
れるテストパッドである。
【0004】4は複数の半導体チップ1を搭載して搬送
するためのテープキャリアであって、このテープキャリ
ア4は、ポリイミドなどの基材上に配線パターンを形成
したものである。4aはテープキャリア4を搬送するた
めに形成されたスプロケットホールである。5はテープ
キャリア4を打ち抜くことによって形成され、その内側
に半導体チップ1が配置されるデバイスホール、6はデ
バイスホール5とアウターリードホール8との間に存在
しテープキャリア4の基材から構成されているサポート
テープ、8はデバイスホール5の4辺それぞれの外側で
サポートテープ6を挟んでテープキャリア4の基材を打
ち抜くことによって形成されたアウターリードホールで
ある。
【0005】配線パターン3のインナーリード3aはデ
バイスホール5内に突出している。
【0006】アウターリード3bはアウターリードホー
ル8の箇所に位置している。アウターリード3bは、イ
ンナーリード3aを半導体チップ1の突起電極2に接合
し、封止樹脂9によって封止した後(図9参照)、アウ
ターリードホール8の箇所で切断されるものである。
【0007】次に、上記のような半導体装置の製造過程
について説明する。
【0008】通常のウエハプロセスを終えた半導体ウエ
ハにおける個々の半導体チップ1上のAlパッドと呼ば
れる外部電極上に写真製版法および電気メッキ法等を用
いて突起電極(バンプ)2を形成する。突起電極2が形
成された半導体ウエハは、個々の半導体チップ1に切断
される。
【0009】インナーリードボンディング装置に対し
て、半導体チップ1とテープキャリア4とをセッティン
グし、各突起電極2と対応するインナーリード3aとを
位置合わせする。加熱されたボンディングツールによっ
てインナーリード3aと突起電極2とを全ピン一括方式
で押圧し、加熱圧着によって突起電極2とインナーリー
ド3aとを接合(ボンディング)する。
【0010】次いで、ボンディングされた半導体チップ
1を外部から保護するために、サポートテープ6の一部
分を含めて半導体チップ1を封止樹脂9により被覆固化
する。封止された半導体チップ1は、テープキャリア4
上のテストパッド3cを用いて電気的なテストが行われ
る。テストに合格した半導体チップ1は、そのアウター
リード3bがアウターリードホール8の箇所で切断され
て、独立した半導体装置となる。そして、プリント基板
等にそのアウターリード3bを介してマウントされる。
【0011】
【発明が解決しようとする課題】従来の半導体装置にお
いては、インナーリードボンディングの過程で全ピン一
括方式での加熱圧着により突起電極2とインナーリード
3aとが接合されるようになっている。突起電極2とイ
ンナーリード3aとのピン数が多い場合には問題はない
のであるが、全ピン数が例えば10個程度であるなど、
かなり少ない場合には、次のような問題が生じるおそれ
があった。
【0012】ボンディング装置においては、全ピン数に
応じてボンディング時の押圧荷重を調整できるようにな
っているのが普通である。しかし、その押圧荷重の調整
範囲にも自ずと限度がある。設定可能な最低の押圧荷重
に対して、全ピン数が不足する場合がある。このような
状況でボンディングされると、過大圧力下でのボンディ
ングとなるため、半導体チップ1にダメージを与えるお
それがあった。
【0013】すなわち、図6の左側半分(A)はピン数
にマッチした通常の条件下で行ったボンディングの場合
の突起電極2とインナーリード3aとの高さの和がh1
で正常であることを示し、図6の右側半分(B)は突起
電極2とインナーリード3aとの高さの和h2 がh1
りも小さくなっていることを示しており、これは、ピン
数に対して過大な圧力条件下でボンディングを行った結
果生じたことであり、このような場合には半導体チップ
1に対してダメージを与えていることになる。
【0014】具体的には、外部電極下地層のクラックや
半導体チップ1上の保護膜のクラックなどを生じる。
【0015】また、突起電極2とインナーリード3aと
の高さの和h2 が正規のh1 よりも小さくなる結果、製
造の工程間での搬送中や樹脂封止中においてインナーリ
ード3aのネック部で断線が発生する可能性があり、歩
留まりの低下につながっていた。
【0016】さらに、図5のようにインナーリード3a
が半導体チップ1の対向する2辺のみにしか存在しない
場合とか、あるいは、図7のように4辺に存在していて
も各辺の中央付近の3分の1程度の範囲内に集中偏在し
ている場合とかには、図8に示すように、1チップ内に
おいても、また、ロット内においても、インナーリード
3aの垂れ量h3 にバラツキが生じやすく、そうなる
と、図9に示すように、封止工程において半導体チップ
1の裏面が封止樹脂9から露出してしまうといった問題
があった。
【0017】この発明は、上記のような問題点を解消す
るために創案されたものであって、インナーリードおよ
び突起電極(バンプ)のピン数が少ない場合に、従来と
同様のボンディング装置を用いてもインナーリードおよ
び突起電極に過大圧力をかけることがなく、半導体チッ
プに対するダメージが少なく、インナーリードの垂れ量
のバラツキを1チップ内でもロット内でも小さくし、か
つ、封止工程でのチップの露出が生じさせない、生産性
を向上できる半導体装置を得ることを目的とする。
【0018】
【課題を解決するための手段】この発明に係る第1の半
導体装置は、半導体チップの突起電極とテープキャリア
上のインナーリードとをボンディングし、アウターリー
ドを突出させる状態で少なくとも半導体チップを封止樹
脂で被覆してある半導体装置であって、前記半導体チッ
プ上にこのチップ内の回路とは電気的接続状態をもたな
いダミー突起電極を形成する一方、前記テープキャリア
上に前記インナーリードとは電気的接続状態をもたない
ダミーインナーリードを前記ダミー突起電極に対応させ
て形成し、このダミー突起電極とダミーインナーリード
とを、通常の突起電極とインナーリードとのボンディン
グと同時にボンディングしてあることを特徴とするもの
である。
【0019】また、この発明に係る第2の半導体装置
は、上記第1の半導体装置において、通常の突起電極お
よびインナーリードが半導体チップの対向2辺のみに存
在し、残りの対向2辺にダミー突起電極とダミーインナ
ーリードとを配置したものである。
【0020】また、この発明に係る第3の半導体装置
は、上記第1または第2の半導体装置において、ダミー
突起電極およびダミーインナーリードを半導体チップの
角隅部に配置したものである。
【0021】さらに、この発明に係る第4の半導体装置
は、上記第3の半導体装置において、ダミー突起電極お
よびダミーインナーリードを半導体チップの角端から1
辺長さの6分の1の長さ範囲に配置したものである。
【0022】
【作用】第1の半導体装置によれば、ダミー突起電極と
ダミーインナーリードとを付加することにより、全ピン
一括方式の加熱圧着によるボンディングにおける見掛け
上のボンディングピン数を増やすことができる。したが
って、1つのボンディングピン箇所での押圧荷重が減少
し、過大圧力を避けることができる。
【0023】また、第2の半導体装置によれば、電気的
接合は別として機械的接合という意味でのボンディング
箇所を半導体チップの4辺に配置しているので、ダミー
のものを含めてインナーリードの垂れ量のバラツキを是
正できる。
【0024】また、第3の半導体装置によれば、通常の
突起電極およびインナーリードが半導体チップの中央付
近に集中偏在していても、角隅部のダミー突起電極およ
びダミーインナーリードによってその偏在状態を解消で
き、上記同様にインナーリードの垂れ量のバラツキを是
正できる。
【0025】さらに、第4の半導体装置によれば、半導
体チップの角端から1辺長さの6分の1の長さ範囲にダ
ミー突起電極およびダミーインナーリードを配置したの
で、垂れ量のバラツキを少なくするとともに、垂れ量そ
のものを小さくでき、封止樹脂による被覆厚さの均一化
を図れる。
【0026】
【実施例】以下、この発明の実施例を図面に基づいて詳
細に説明する。
【0027】実施例1.図1は、この発明の実施例1.
に係り、TAB方式でインナーリードボンディングされ
た後の半導体装置のリード配置構成を示す平面図であ
る。
【0028】図において、1は半導体チップ、2は突起
電極(バンプ)、3は配線パターン、3aはインナーリ
ード、3bはアウターリード、3cはテストパッド、4
はテープキャリア、4aはスプロケットホール、5はデ
バイスホール、6はサポートテープ、8はアウターリー
ドホールであり、これらの構成については図5で説明し
た従来例と同様であるので、ここでは符号名称を記載す
るにとどめ、説明を省略する。
【0029】この実施例において従来例と異なっている
構成は次のとおりである。
【0030】半導体チップ1の角隅部において、この半
導体チップ1内の回路とは電気的接続状態をもたないダ
ミーの外部電極を形成し、その上にダミー突起電極10
を形成してある。一方、テープキャリア4上には、イン
ナーリード3aとは電気的接続状態をもたないダミー配
線パターン11を形成し、その内端部分をダミー突起電
極10に対応したダミーインナーリード11aとしてあ
る。
【0031】そして、通常の突起電極2とインナーリー
ド3aとのボンディングと同時に、ダミー突起電極10
とダミーインナーリード11aとをボンディングしてあ
る。
【0032】なお、この実施例においては、通常の突起
電極2およびインナーリード3aは半導体チップ1の対
向2辺のみに存在しており、残りの対向2辺の角隅部に
前記のダミー突起電極10とダミーインナーリード11
aとが、1角隅部当たり2個ずつ配置されている。結
局、半導体チップ1を4辺からインナーリード3aとダ
ミーインナーリード11aとで支持することになる。
【0033】次に、上記のような半導体装置の製造過程
について説明する。
【0034】通常のウエハプロセスにおいて、半導体チ
ップ1上の外部電極に突起電極2を形成するとともに、
その外部電極とは電気的接続状態をもたないダミーの外
部電極を形成して、そのダミーの外部電極上にダミー突
起電極10を突起電極2と同時に形成する。突起電極2
およびダミー突起電極10が形成された半導体ウエハ
は、個々の半導体チップ1に切断される。
【0035】一方、テープキャリア4において、その基
材上に接着剤7(図2参照)を介して配線パターン3を
形成すると同時に、ダミー配線パターン11をも同様に
形成しておく。
【0036】インナーリードボンディング装置に対し
て、上記の半導体チップ1とテープキャリア4とをセッ
ティングし、各突起電極2で対応するインナーリード3
aとを位置合わせするとともに、各ダミー突起電極10
と対応するダミーインナーリード11aとを位置合わせ
する。
【0037】次いで、加熱されたボンディングツールに
よって、突起電極2とインナーリード3aとを、およ
び、ダミー突起電極10とダミーインナーリード11a
とを全ピン一括方式で押圧し、加熱圧着によって対応す
るものどうしをボンディングする。突起電極2とインナ
ーリード3aとの接合は電気的かつ機械的な接合とな
り、ダミー突起電極10とダミーインナーリード11a
との接合は機械的のみの接合となる。
【0038】上記の全ピン一括方式でのボンディングに
おいては、通常の突起電極2およびインナーリード3a
のピン数は少なく、ボンディング装置において設定可能
な最低の押圧荷重に対して不足するが、ダミー突起電極
10およびダミーインナーリード11aの追加によって
見掛け上の全ピン数を増加しているので、その最低の押
圧荷重に対して適正な数のピン数となる。
【0039】したがって、半導体チップ1に対して過大
な圧力をかけない状態でボンディングすることができ、
半導体チップ1に与えるダメージを著しく軽減すること
ができる。すなわち、半導体チップ1における外部電極
下地層のクラックや保護膜のクラックを無くすことがで
きる。
【0040】また、ボンディング後の突起電極2とイン
ナーリード3aとの高さの和が、図6の左側半分(A)
に示したのと同様に適正なものとなり、突起電極2やイ
ンナーリード3aの素材自体が潰れ過ぎるといったこと
がなくなり、製造の工程間での搬送中や樹脂封止中にお
いてインナーリード3aのネック部での断線を無くすこ
とができる。
【0041】そして、図2に示すように、インナーリー
ド3aおよびダミーインナーリード11aの垂れ量h4
についてのバラツキが、1チップ内においてもロット内
においても少なくなるとともに、垂れ量h4 自体が小さ
くなる。
【0042】次いで、ボンディングされた半導体チップ
1を外部から保護するために、図3に示すように、サポ
ートテープ6の一部分を含めて、半導体チップ1をトラ
ンスファモールドなどの封止工程において封止樹脂9に
より被覆固化する。
【0043】試作によれば、半導体チップ1の表面側に
おける封止樹脂9の厚さh5 と、裏面側における封止樹
脂9の厚さh6 の差|h5 −h6 |が各厚さh5 ,h6
の10%以内に収まることが判った。つまり、表面側と
裏面側の被覆厚さがほぼ均一となる。
【0044】そして、垂れ量h4 が均一化されているの
で、半導体チップ1は傾きなく、テープキャリア4とほ
ぼ平行な姿勢となり、半導体チップ1の裏面が封止樹脂
9から露出するということもなくなった。
【0045】封止された半導体チップ1は、テープキャ
リア4上のテストパッド3cを用いて電気的なテストが
行われる。テストに合格した半導体チップ1は、そのア
ウターリード3bがアウターリードホール8の箇所で切
断されて、独立した半導体装置となる。そして、プリン
ト基板等にそのアウターリード3bを介してマウントさ
れる。ダミーインナーリード11aは電気的には全く無
関係である。
【0046】以上の相乗効果により、ヒートサイクル試
験等の信頼性試験を行った結果、従来例に比べて寿命を
約2倍に延長できることが判った。
【0047】実施例2.図4は、この発明に係る半導体
装置の実施例2.のリード配置を示す平面図である。
【0048】これは、従来例の図7と同様に、通常の突
起電極2およびインナーリード3aが半導体チップ1の
4辺に存在するが、各辺の中央付近の3分の1程度の範
囲内に集中偏在している場合の実施例である。
【0049】この場合、図4に示すとおり、各辺におい
て半導体チップ1の角隅部にダミー突起電極10を形成
する一方、テープキャリア4において各ダミー突起電極
10に対応してダミーインナーリード11aを形成し、
突起電極2とインナーリード3aとのボンディングと同
時にダミー突起電極10とダミーインナーリード11a
とのボンディングを行ったものである。
【0050】なお、ダミー突起電極10の位置は、半導
体チップ1の角端から1辺の長さaの6分の1の長さ
(a/6)の範囲とするのが好ましい。
【0051】なお、実施例1.の場合においても、ダミ
ー突起電極10の位置を角端から6分の1の長さ範囲に
するのが好ましい。
【0052】
【発明の効果】この発明に係る第1の半導体装置によれ
ば、通常の突起電極とインナーリードとのボンディング
ピン数が設定可能な最低の押圧荷重に対して少ない場合
であっても、ダミー突起電極とダミーインナーリードと
を付加することにより、電気的接合は別として機械的接
合という意味でのボンディングピン数を増やすことがで
き、過大圧力を避けることができるため、半導体チップ
に与えるダメージを大幅に緩和できるとともに、インナ
ーリードの断線の可能性を充分に低減して歩留まりを向
上することができる。
【0053】それでいて、このダミー突起電極やダミー
インナーリードは半導体チップ内の回路や通常のインナ
ーリードとは電気的接続状態をもっていないので、回路
動作上、何ら支障を与えないですむ。
【0054】また、第2の半導体装置によれば、上記の
機械的ボンディング箇所を半導体チップの4辺とするた
め、1チップ内においてもロット内においても、ダミー
のものを含めてインナーリードの垂れ量のバラツキを是
正でき、封止樹脂からの半導体チップの露出を確実に防
止することができる。
【0055】また、第3の半導体装置によれば、通常の
突起電極およびインナーリードが半導体チップの中央付
近に集中偏在しているものであっても、ダミー突起電極
およびダミーインナーリードを半導体チップの角隅部に
配置することで、その偏在状態を解消でき、上記同様に
垂れ量のバラツキを是正して、封止樹脂からの半導体チ
ップの露出を確実に防止することができる。
【0056】さらに、第4の半導体装置によれば、ダミ
ー突起電極およびダミーインナーリードの配置位置を、
半導体チップの角端から1辺長さの6分の1の長さ範囲
に限定したので、垂れ量そのものを小さくすることがで
き、封止樹脂による被覆厚さを均一化することができ
る。
【図面の簡単な説明】
【図1】この発明に係る実施例1.の半導体装置のリー
ド配置構成を示す平面図である。
【図2】実施例1.においてボンディング後の半導体チ
ップの垂れ量のバラツキが少ないことを示す説明図であ
る。
【図3】実施例1.における封止状態を示す断面図であ
る。
【図4】この発明に係る実施例2.のリード配置構成を
示す平面図である。
【図5】従来例の半導体装置のリード配置構成を示す平
面図である。
【図6】従来例におけるボンディング後の突起電極とイ
ンナーリードとの高さの和の変化を示す説明図である。
【図7】別の従来例の半導体装置のリード配置構成を示
す平面図である。
【図8】従来例においてボンディング後の半導体チップ
の垂れ量のバラツキを示す説明図である。
【図9】従来例において封止状態での欠陥を示す断面図
である。
【符号の説明】
1 半導体チップ 2 突起電極 3 配線パターン 3a インナーリード 3b アウターリード 4 テープキャリア 9 封止樹脂 10 ダミー突起電極 11 ダミー配線パターン 11a ダミーインナーリード
【手続補正書】
【提出日】平成3年11月27日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0004
【補正方法】変更
【補正内容】
【0004】4は複数の半導体チップ1を接続・搭載し
て搬送するためのテープキャリアであって、このテープ
キャリア4は、ポリイミドなどの基材上に配線パターン
を形成したものである。4aはテープキャリア4を搬送
するために形成されたスプロケットホールである。5は
テープキャリア4を打ち抜くことによって形成され、そ
の内側に半導体チップ1が配置されるデバイスホール、
6はデバイスホール5とアウターリードホール8との間
に存在しテープキャリア4の基材から構成されているサ
ポートテープ、8はデバイスホール5の4辺それぞれの
外側でサポートテープ6を挟んでテープキャリア4の基
材を打ち抜くことによって形成されたアウターリードホ
ールである。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0038
【補正方法】変更
【補正内容】
【0038】上記の全ピン一括方式でのボンディングに
おいては、通常の突起電極2およびインナーリード3a
のピン数は少なく、ボンディング装置において設定可能
な最低の押圧荷重に対して不足するが、ダミー突起電極
10およびダミーインナーリード11aの追加によって
見掛け上の全ピン数を増加しているので、装置の最低押
圧荷重に対して適正な数のピン数となる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 立川 透 伊丹市瑞原4丁目1番地 三菱電機株式会 社北伊丹製作所内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップの突起電極とテープキャリ
    ア上のインナーリードとをボンディングし、アウターリ
    ードを突出させる状態で少なくとも半導体チップを封止
    樹脂で被覆してある半導体装置であって、前記半導体チ
    ップ上にこのチップ内の回路とは電気的接続状態をもた
    ないダミー突起電極を形成する一方、前記テープキャリ
    ア上に前記インナーリードとは電気的接続状態をもたな
    いダミーインナーリードを前記ダミー突起電極に対応さ
    せて形成し、このダミー突起電極とダミーインナーリー
    ドとを、通常の突起電極とインナーリードとのボンディ
    ングと同時にボンディングしてあることを特徴とする半
    導体装置。
  2. 【請求項2】 請求項1において、通常の突起電極およ
    びインナーリードが半導体チップの対向2辺のみに存在
    し、残りの対向2辺にダミー突起電極とダミーインナー
    リードとを配置したことを特徴とする半導体装置。
  3. 【請求項3】 請求項1または請求項2において、ダミ
    ー突起電極およびダミーインナーリードを半導体チップ
    の角隅部に配置したことを特徴とする半導体装置。
  4. 【請求項4】 請求項3において、ダミー突起電極およ
    びダミーインナーリードを半導体チップの角端から1辺
    長さの6分の1の長さ範囲に配置したことを特徴とする
    半導体装置。
JP17088891A 1991-07-11 1991-07-11 半導体装置 Pending JPH0521514A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17088891A JPH0521514A (ja) 1991-07-11 1991-07-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17088891A JPH0521514A (ja) 1991-07-11 1991-07-11 半導体装置

Publications (1)

Publication Number Publication Date
JPH0521514A true JPH0521514A (ja) 1993-01-29

Family

ID=15913182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17088891A Pending JPH0521514A (ja) 1991-07-11 1991-07-11 半導体装置

Country Status (1)

Country Link
JP (1) JPH0521514A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342729B1 (en) 1998-11-20 2002-01-29 Fujitsu Limited Tape carrier package
JP2002187273A (ja) * 2000-12-21 2002-07-02 Canon Inc 液体吐出記録ヘッド
JP2002313849A (ja) * 2001-04-11 2002-10-25 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007142302A (ja) * 2005-11-22 2007-06-07 Seiko Epson Corp 半導体装置及びその製造方法
US7238962B2 (en) 2003-03-13 2007-07-03 Samsung Electronics Co., Ltd. Semiconductor chip with test pads and tape carrier package using the same
JP2008168618A (ja) * 2006-12-15 2008-07-24 Canon Inc インクジェット記録ヘッド
US20190089060A1 (en) * 2017-09-20 2019-03-21 Tdk Corporation Antenna module
US10826174B2 (en) 2017-09-20 2020-11-03 Tdk Coporation Antenna module
US11769942B2 (en) 2020-06-17 2023-09-26 Tdk Corporation Antenna device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342729B1 (en) 1998-11-20 2002-01-29 Fujitsu Limited Tape carrier package
JP2002187273A (ja) * 2000-12-21 2002-07-02 Canon Inc 液体吐出記録ヘッド
JP2002313849A (ja) * 2001-04-11 2002-10-25 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4528459B2 (ja) * 2001-04-11 2010-08-18 パナソニック株式会社 半導体装置
US7238962B2 (en) 2003-03-13 2007-07-03 Samsung Electronics Co., Ltd. Semiconductor chip with test pads and tape carrier package using the same
JP2007142302A (ja) * 2005-11-22 2007-06-07 Seiko Epson Corp 半導体装置及びその製造方法
JP2008168618A (ja) * 2006-12-15 2008-07-24 Canon Inc インクジェット記録ヘッド
US20190089060A1 (en) * 2017-09-20 2019-03-21 Tdk Corporation Antenna module
US10826174B2 (en) 2017-09-20 2020-11-03 Tdk Coporation Antenna module
US10903575B2 (en) 2017-09-20 2021-01-26 Tdk Corporation Antenna module
US11769942B2 (en) 2020-06-17 2023-09-26 Tdk Corporation Antenna device

Similar Documents

Publication Publication Date Title
US5474957A (en) Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps
JP3619773B2 (ja) 半導体装置の製造方法
KR19980042617A (ko) 웨이퍼 레벨 패키징
JPH07245360A (ja) 半導体パッケージおよびその製造方法
JP2895022B2 (ja) チップスケールパッケージの製造方法
JP2000332055A (ja) フリップチップ実装構造及び実装方法
JP2995264B2 (ja) 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法
JPH0521514A (ja) 半導体装置
JP2000223639A (ja) 半導体パッケージボディの反りを防止するためのリードフレーム構造
US20020013014A1 (en) Method and structure for manufacturing improved yield semiconductor packaged devices
JPH08139218A (ja) 混成集積回路装置およびその製造方法
KR100198682B1 (ko) 반도체 디바이스 제조방법
US5196992A (en) Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin
US6476504B1 (en) Adhesive pattern for attaching semiconductor chip onto substrate
JPH0236556A (ja) ピングリッドアレイおよび半導体素子塔載方法
JPH11176849A (ja) 半導体装置の製造方法
JPS59152656A (ja) 半導体装置
JPH0777256B2 (ja) 樹脂封止型半導体装置
JPH04329649A (ja) Tab実装体
TW412852B (en) Inner lead bonding method and structure of the tape automated bonding (TAB)
TW408458B (en) Method and structure for taped multi-chip package
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
JP2542675B2 (ja) 半導体装置
JPH08181168A (ja) 半導体装置
JPH0964225A (ja) 半導体装置