JP2995264B2 - 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法 - Google Patents

半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法

Info

Publication number
JP2995264B2
JP2995264B2 JP9228831A JP22883197A JP2995264B2 JP 2995264 B2 JP2995264 B2 JP 2995264B2 JP 9228831 A JP9228831 A JP 9228831A JP 22883197 A JP22883197 A JP 22883197A JP 2995264 B2 JP2995264 B2 JP 2995264B2
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
defective
strip
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9228831A
Other languages
English (en)
Other versions
JPH10233468A (ja
Inventor
榮 旭 許
一 權 沈
Original Assignee
アナムインダストリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナムインダストリアル株式会社 filed Critical アナムインダストリアル株式会社
Publication of JPH10233468A publication Critical patent/JPH10233468A/ja
Application granted granted Critical
Publication of JP2995264B2 publication Critical patent/JP2995264B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はボールグリッドアレ
イ半導体パッケージ用印刷回路基板ストリップの不良印
刷回路基板ユニット表示方法及びそのストリップに関す
るもので、より詳しくは、複数のユニットからなるボー
ルグリッドアレイ半導体パッケージ用印刷回路基板スト
リップの不良判定ユニットに不良表示用通孔を穿孔して
表示する方法、及び、その方法により不良表示された不
良ユニットを含む半導体パッケージ用印刷回路基板スト
リップに関するものである。
【０００２】
【従来の技術】ボールグリッドアレイ半導体パッケージ
は、通常印刷回路基板の上面に一つ又はそれ以上の半導
体チップが装着され、半導体チップの付着された印刷回
路基板の対向面上に位置するソルダボールのアレイによ
り半導体チップのインプット及びアウトプット信号が伝
達される構造の半導体パッケージで、２００ピン以上の
多ピンデバイス、高集積化された大規模プロセッサ等の
用途として脚光を浴びている。
【０００３】図３は通常のボールグリッドアレイ半導体
パッケージを一例を示す側断面図である。
【０００４】同図に示すように、印刷回路基板１１ａ
は、樹脂基板１８と、その上下面に形成される多数の導
電性トレース１３とを含み、前記上下面の導電性トレー
ス１３はビアホール１４を介して電気的に接続される。
印刷回路基板１１ａの上面に形成される導電性トレース
１３のフィンガー部を除く外郭部及び、底面に形成され
るソルダボール４０融着用ソルダボールパッド部を除く
全表面にソルダマスク１９を形成させることもできる
が、これは選択的である。又、印刷回路基板１１ａの上
面中央部の半導体チップ実装領域１２には、半導体チッ
プ３０の作動時に発生する熱を容易に放出させるため、
多数の放熱用貫通ホール１２ａを形成させることができ
るが、これも選択的なもので、制限的なものではない。
前記半導体チップ実装領域１２は樹脂基板１８の露出面
のままで形成されるか、又は多様な形状の金属薄膜層で
形成される。
【０００５】通常のボールグリッドアレイ半導体パッケ
ージ１は、前記のような印刷回路基板１１ａの上面中央
部の半導体チップ実装領域１２上に半導体チップ３０が
銀充填エポキシ樹脂３３等のような、熱伝導性に優れた
接着剤により実装され（半導体チップ実装段階）、実装
された半導体チップ３０の上面のボンドパッド（図示せ
ず）と印刷回路基板１１ａの上面の導電性トレース１３
とはボンディングワイヤ３１で電気的に接続され（ワイ
ヤボンディング段階）、前記半導体チップ３０とボンデ
ィングワイヤ３１等を外部環境から保護するための樹脂
封止部３２がモールディング形成され（樹脂封止部モー
ルディング段階）、底面に入出力端子としての多数のソ
ルダボールが融着される（ソルダボール融着段階）こと
により製造される。従って、半導体チップ３０上のボン
ドパッド（図示せず）とソルダボール４０とは電気的に
接続される。図３においては、印刷回路基板１１ａが一
枚で構成される単純な例を示したが、単位面積当たりソ
ルダボールの密度を増加させるため、このような印刷回
路基板１１ａを多数枚上下に積層させた形態で使用され
ることもできる。
【０００６】ボールグリッドアレイ半導体パッケージ１
を製造するに使用される印刷回路基板１１ａは、図４に
示すように、通常数枚の印刷回路基板ユニット１１が同
一平面上に一列に連続したストリップ１０から由来す
る。
【０００７】印刷回路基板ユニット１１の上面は、中央
部の半導体チップ実装領域１２と、その外郭周辺に形成
され、ビアホール１４を有する多数の導電性トレース１
３とからなる。導電性トレース１３の内側領域（フィン
ガー部）は、半導体チップ上のボンドパッドとのワイヤ
ボンディングを容易にするため、金又は銀で鍍金され
る。半導体チップ実装領域１２には放熱用通孔１２ａを
形成させることもできるが、これは任意的である。
【０００８】一方、図４に細い点線で示す領域は樹脂封
止部がモールディング形成される樹脂封止部モールディ
ング領域１５を示し、太い点線は樹脂封止部モールディ
ング段階後、シンギュレーション段階でカッティングさ
れるカッティングライン１６を示す。カッティングライ
ン１６の４コーナーには、カッティングを容易にするた
めのカッティング補助用通孔１７ａを形成させることが
一般的である。又、印刷回路基板ストリップ１０の両長
辺側には移送ピン挿支用通孔１７ｂが形成されているの
で、ストリップ１０の正確な工程ラインへの移送及び正
確な作業位置への固定を容易にし、印刷回路基板ユニッ
ト１１間にはベンディング防止用スロット１７ｃが形成
されているので、半導体チップ実装用接着樹脂の硬化、
ワイヤボンディング、モールディング時等の高温及び／
又は高圧処理環境下で印刷回路基板ストリップ１０が永
久的に湾曲変形されることを防止する。
【０００９】ボールグリッドアレイ半導体パッケージ１
の製造時、このような印刷回路基板ストリップ１０を使
用する理由は、半導体パッケージの製造時の工程効率姓
を高めるためのもので、中間品の工程段階別に正確な位
置への移送及び複数の印刷回路基板ユニット１１に対す
る同時多発的作業を可能にし得るので、半導体パッケー
ジの製造のための工程ラインにおいては、通常このよう
なストリップ１０の単位に工程流れがなされる。従っ
て、前記樹脂封止部の形成段階で、印刷回路基板ストリ
ップ１０をなす複数の印刷回路基板ユニット１１上の各
樹脂封止部モールディング領域１５上に、一つのモール
ド中で樹脂封止部が同時に形成された後、ソルダボール
融着段階の前にカッティングライン１６に沿ってカッテ
ィングして半導体パッケージユニット単位に分離させる
（シンギュレーション段階）。
【００１０】前記のようなボールグリッドアレイ半導体
パッケージ用印刷回路基板ストリップ１０を使用する場
合、個々の印刷回路基板ユニット１１に極めて微細にパ
ターン形成された導電性トレース１３のショート又は概
観上の不良を検査し、“不良”と判定されたユニット１
１’には特定表示を行うことにより、高価の半導体チッ
プが実装されるか又はワイヤボンディング作業が遂行さ
れないようにする必要があり、現実的に一本の印刷回路
基板ストリップ１０のうち、このように“不良”判定を
受けたユニット１１’が存在する可能性は比較的高い。
この場合、同一印刷回路基板ストリップ１０のうち、
“良好”判定を受けたユニット１１に対しては正常的な
半導体パッケージの製造工程を遂行して資材節減による
コストダウンを図る必要がある。
【００１１】従来の不良印刷回路基板ユニット１１’の
表示方法は、図４に示すように、塗料（最も通常には白
色塗料）を用いて、印刷回路基板ストリップ１０の“不
良”判定されたユニット１１’上に“×”で大きく表示
する方法が使用されてきた。
【００１２】
【発明が解決しようとする課題】しかしながら、“不
良”と判定された印刷回路基板ユニット１１’上に塗料
を使用して表示する前記従来の方法は次のような問題点
があった。
【００１３】一番目、印刷回路基板ストリップ１０の製
造完了後、印刷回路基板製造業者は一定枚数の印刷回路
基板ストリップ１０を上下にストッキングし真空包装し
た状態で半導体パッケージ生産者に納品することにな
り、この場合、“不良”判定された印刷回路基板ユニッ
ト１１’の表示のために使用された塗料自体の厚さによ
り、上下にストッキングされた印刷回路基板ストリップ
１０間で隙間が発生する憂いがあり、特に現実的問題と
して、“不良”と判定される印刷回路基板ユニット１
１’は印刷回路基板ストリップ１０上の特定順番の位置
で集中的に発生する場合が頻繁であるため、最上層に位
置するストリップ１０の両端間の高さ差が累積して大き
くなる。従って、数枚のストリップ１０を一単位として
ストッキングして真空包装する時、真空圧力により印刷
回路基板ストリップ１０上で曲がりのような永久変形が
発生する憂いが大きい。このような変形されたストリッ
プ１０を使用して半導体パッケージを製造する時は多く
の不良を招来するため、工程効率性を阻害するだけでな
く、資材の浪費によるコストアップを招来する問題があ
る。
【００１４】二番目、塗料で“不良”判定を表示した印
刷回路基板ユニット１１’を含む印刷回路基板ストリッ
プ１０を正常印刷回路基板ストリップ１０とともにスト
ッキングして真空包装した単位体を積載してから運送す
ると、前記印刷回路基板ストリップ１０が相互ぶつかっ
て摩擦されるため、“不良”判定を表示した塗料が接触
している上面の印刷回路基板ストリップ１０を汚染させ
る可能性が比較的高くて、このような汚染されたストリ
ップ１０を用いて半導体パッケージを製造する時、不良
を招来する憂いがある問題点がある。
【００１５】三番目、樹脂封止部のモールディング段階
では約１７５℃、１０００Psi の高温、高圧が適用され
るため、印刷回路基板ストリップ１０の“不良”判定さ
れた“×”表示ユニット１１’から塗料が継続して上部
モールドに転移されて上部モールドの表面を汚染させる
問題がある。
【００１６】四番目、前記三番目の場合、次順の印刷回
路基板ストリップ１０に対するモールディング時、次順
のストリップ１０の上面に転移されて汚染された上部モ
ールドから塗料が転移されて、正常ユニット１１から不
良を誘発させる要因となる問題点がある。
【００１７】五番目、“不良”判定用塗料の“×”表示
が大きくない場合、樹脂封止部モールディング段階が完
了されて、印刷回路基板ストリップ１０上の各ユニット
１１に樹脂封止部が形成されると、どのユニット１１が
不良なものであったか又は良好なものであったかを区分
しにくい問題がある（半導体チップ実装段階又はワイヤ
ボンディング段階とは異なり、樹脂封止部モールディン
グ段階では、一つのモールド中で、“不良”判定表示さ
れたユニット１１’を含むストリップ１０上の全てのユ
ニット１１に対して一括して樹脂封止部が形成されるこ
とが通常的である）。
【００１８】六番目、“不良”表示塗料部分に上部モー
ルドがクランピングされると（上下部モールドの係合
時）塗料自体の厚さによる間隙が発生するため、樹脂封
止部モールディング形成のための溶融樹脂が上下部モー
ルド間のキャビティ内に加圧流入される時、前記間隙を
介して漏洩されて印刷回路基板ストリップ１０の上面に
ブリードアウトされて残留するので、半導体パッケージ
の品質を低下させ、概観を劣等に作る問題がある。
【００１９】七番目、“不良”表示塗料を乾燥硬化させ
るための別の高温処理工程による印刷回路基板ストリッ
プ１０の曲がり発生の問題、又は自然硬化のための時間
所要による工程進行遅延の問題がある。
【００２０】従って、本発明の第１目的は数枚の印刷回
路基板ストリップがストッキングされた真空包装単位内
で、“不良”判定表示された印刷回路基板ユニットを含
む印刷回路基板ストリップによる印刷回路基板ストリッ
プの曲がり現状及び、“不良”表示による他の印刷回路
基板ストリップの汚染、モールド金型の汚染の憂いを全
く除去し、“不良”判定表示された印刷回路基板ストリ
ップのユニットを容易に認知して、このような不良ユニ
ット上に高価の半導体チップを実装するかワイヤボンデ
ィング作業を遂行することなく正常的な印刷回路基板ユ
ニットに対する半導体パッケージの製造作業を効率的に
進行し得る、半導体パッケージ用印刷回路基板ストリッ
プの不良印刷回路基板ユニット表示方法を提供すること
である。本発明の第２目的は前記本発明の第１目的によ
る方法により不良印刷回路基板ユニットが表示された印
刷回路基板ストリップを提供することである。
【００２１】
【課題を解決するための手段】前記本発明の第１及び第
２目的は、ボールグリッドアレイ半導体パッケージ用印
刷回路基板ストリップの不良ユニットに対する“不良”
判定表示を、塗料を使用しなく“不良”表示用通孔を穿
設することにより簡単に達成できる。
【００２２】即ち、本発明は、樹脂基板の少なくとも上
面に形成される多数の導電性トレースでなる印刷回路パ
ターンと、前記樹脂基板上面の多数の導電性トレースの
末端部により境界が作られる中央部の半導体チップ実装
領域と、前記半導体チップ実装領域及び少なくとも前記
多数の導電性トレースの末端を含む樹脂封止部モールデ
ィング領域とを含み、前記樹脂封止部モールディング領
域の外周縁から一定距離離隔された位置のカッティング
ラインに沿ってシンギュレーションされる印刷回路基板
ユニットが複数連続する印刷回路基板ストリップが少な
くとも一つ以上の不良印刷回路基板ユニットを含む場
合、前記不良印刷回路基板ユニット上の樹脂封止部モー
ルディング領域の外周縁とシンギュレーションのための
カッティングライン間の領域に不良表示用通孔の少なく
とも一部が位置するよう、少なくとも一つ以上の不良表
示用通孔を穿設することからなることを特徴とする、ボ
ールグリッドアレイ半導体パッケージ用印刷回路基板ス
トリップの不良印刷回路基板ユニット表示方法を提供す
る。
【００２３】又、本発明は、前記表示方法により不良表
示用通孔が穿設された不良印刷回路基板ユニットを含む
ボールグリッドアレイ半導体パッケージ用印刷回路基板
ストリップを提供する。
【００２４】
【発明の実施の形態】以下、添付図面を参照して本発明
をより詳細に説明する。
【００２５】図１及び図２は本発明の方法により不良印
刷回路基板ユニット１１’が表示されたボールグリッド
アレイ半導体パッケージ用印刷回路基板ストリップ１０
を示す平面図で、通常４〜８個の印刷回路基板ユニット
１１が一列に連続している。
【００２６】図１及び図２に示す印刷回路基板ストリッ
プ１０の正常的な印刷回路基板ユニット１１の構造は図
４を参照して先に説明したものと同様であるので、その
説明を参照し、それに対する説明は繰り返さないことに
する。
【００２７】本発明の表示方法は、最終に完成されたボ
ールグリッドアレイ半導体パッケージ用印刷回路基板ス
トリップ１０をなす個々の印刷回路基板ユニット１１に
極めて微細にパターン形成された導電性トレース１３の
ショート又は概観上の不良等を検査し、検査結果、“不
良”と判定されたユニット１１’にはその樹脂封止部モ
ールディング領域１５の外周縁とカッティングライン１
６間の領域内に少なくとも一つ以上の不良表示用通孔１
７を穿設することからなる。
【００２８】ボールグリッドアレイ半導体パッケージ用
印刷回路基板ストリップ１０を用いてボールグリッドア
レイ半導体パッケージを製造する場合（図２参照）、半
導体チップ実装段階、ワイヤボンディング段階、樹脂封
止部モールディング段階、シンギュレーション段階、ソ
ルダボール融着段階が順次遂行されることは前述したも
のと同様であり、本発明の表示方法による不良表示用通
孔１７が穿設された不良ユニット１１’は容易に識別し
てスキップし得るので、半導体チップ実装段階で高価の
半導体チップの実装を容易に回避することができ、かつ
ワイヤボンディング段階でも費用及び時間消耗的なワイ
ヤボンディング作業を回避することができるので、工程
効率性及び経済性を向上させることができる。
【００２９】一方、樹脂封止部モールディング段階にお
いては、上下部モールドで構成される一つのモールド中
に印刷回路基板ストリップ１０が位置し、前記ストリッ
プ１０をなす“不良”印刷回路基板ユニット１１’を含
む全ての印刷回路基板ユニット１１上の樹脂封止部モー
ルディング領域１５に樹脂封止部が一斉にモールディン
グ形成される。従って、本発明の表示方法による不良表
示用通孔１７は少なくとも一部が樹脂封止部モールディ
ング領域１５の外部に位置するように形成させる必要が
あり、不良表示用通孔１７を樹脂封止部モールディング
領域１５の内部に形成させる場合は、樹脂封止部モール
ディング段階で形成される樹脂封止部により視野から遮
蔽されて、以後の段階で“不良”判定ユニット１１’の
識別が困難になるため好ましくない。一方、不良表示用
通孔１７を樹脂封止部モールディング領域１５の外周縁
にかけて形成させて、前記通孔１７の少なくとも一部が
前記樹脂封止部モールディング領域１５の外周縁の外部
に形成される場合は、樹脂封止部モールディング段階で
の溶融された樹脂が前記不良表示用通孔１７により限定
される領域に流入されてモールディングされた後、樹脂
封止部の外部に一体に形成された弧形突出部を有し、こ
れにより“不良”判定印刷回路基板ユニット１１’を容
易に識別することもできる。
【００３０】又、本発明の表示方法による不良表示用通
孔１７をカッティングライン１６から全く外れた位置に
形成させると、樹脂封止部モールディング段階に連続す
るシンギュレーション段階でのカッティングライン１６
に沿ったカッティング後、“不良”判定ユニット１１’
を識別し得なくなるため好ましくない。
【００３１】不良表示用通孔１７は、樹脂封止部モール
ディング領域１５の外周縁とカッティングライン１６間
の領域内に前記通孔１７の少なくとも一部を位置させる
という条件を充足させる限り、その形成位置に対する特
別な制限はないが、樹脂封止部モールディング領域１５
のコーナー部（応力緩和のため角を除去した部分）の外
側に比較的広い領域が形成されるので、ここに容易に形
成させることもでき、前記不良表示用通孔１７の形成
数、形状及び大きさは必要によって任意に選択可能であ
り、これも本発明において非制限的である。
【００３２】本発明の表示方法による不良表示用通孔１
７は、印刷回路基板ストリップ１０をなす各々の印刷回
路基板ユニット１１に対する“不良”有無の検査後、通
常のドリル又はパンチを用いる通常の方法により簡単に
形成させることができる。
【００３３】このように本発明の半導体パッケージ用印
刷回路基板ストリップの不良印刷回路基板ユニットの表
示方法は、樹脂基板の少なくとも上面に形成される多数
の導電性トレースでなる印刷回路パターンと、前記樹脂
基板上面の多数の導電性トレースの末端部により境界が
作られる中央部の半導体チップ実装領域と、前記半導体
チップ実装領域及び少なくとも前記多数の導電性トレー
スの末端を含む樹脂封止部モールディング領域とを含
み、前記樹脂封止部モールディング領域の外周縁から一
定距離離隔された位置のカッティングラインに沿ってシ
ンギュレーションされる印刷回路基板ユニットが複数連
続する印刷回路基板ストリップが少なくとも一つ以上の
不良印刷回路基板ユニットを含む場合、前記不良印刷回
路基板ユニット上の樹脂封止部モールディング領域の外
周縁とシンギュレーションのためのカッティングライン
間の領域に不良表示用通孔の少なくとも一部が位置する
よう、少なくとも一つ以上の不良表示用通孔を穿設する
ことを特徴とする。
【００３４】又、不良表示用通孔の少なくとも一部分が
樹脂封止部モールディング領域の外周縁の外部に位置す
るよう、前記不良表示用通孔を樹脂封止部モールディン
グ領域の外周縁にかけて形成させることを特徴とする。
【００３５】又、不良表示用通孔の少なくとも一部分が
カッティングラインの内側に位置するよう、前記不良表
示用通孔をカッティングラインにかけて形成させること
を特徴とする。
【００３６】又、不良表示用通孔を樹脂封止部モールデ
ィング領域のコーナー部外側とカッティングライン間の
領域に位置するように形成させることを特徴とする。
【００３７】又、本発明の半導体パッケージ用印刷回路
基板ストリップは、樹脂基板の少なくとも上面に形成さ
れる多数の導電性トレースでなる印刷回路パターンと、
前記樹脂基板上面の多数の導電性トレースの末端部によ
り境界が作られる中央部の半導体チップ実装領域と、前
記半導体チップ実装領域及び少なくとも前記多数の導電
性トレースの末端を含む樹脂封止部モールディング領域
とを含み、前記樹脂封止部モールディング領域の外周縁
から一定距離離隔された位置のカッティングラインに沿
ってシンギュレーションされる印刷回路基板ユニットが
複数連続する印刷回路基板ストリップにおいて、前記ス
トリップが少なくとも一つ以上の不良印刷回路基板ユニ
ットを含み、前記不良印刷回路基板ユニット上の樹脂封
止部モールディング領域の外周縁とシンギュレーション
のためのカッティングライン間の領域に少なくとも一つ
以上の不良表示用通孔が穿設されていることを特徴とす
る。
【００３８】又、不良表示用通孔の少なくとも一部分が
樹脂封止部モールディング領域の外周縁の外部に位置す
るよう、前記不良表示用通孔が樹脂封止部モールディン
グ領域の外周縁にかけて形成されていることを特徴とす
る。
【００３９】又、不良表示用通孔の少なくとも一部分が
カッティングラインの内側に位置するよう、前記不良表
示用通孔がカッティングラインにかけて形成されている
ことを特徴とする。
【００４０】又、不良表示用通孔が樹脂封止部モールデ
ィング領域のコーナー部外側とカッティングライン間の
領域に位置することを特徴とする。
【００４１】以上、本発明をボールグリッドアレイ半導
体パッケージ用印刷回路基板ストリップに関して説明し
たが、本発明はこれに限定されるものではなく、例え
ば、ピングリッドアレイ半導体パッケージ用印刷回路基
板ストリップ等に対しても適用可能であり、当業者によ
っては本発明の精神及び範囲から逸脱しなく本発明に対
する変形及び修正が可能である事実を理解すべきであ
る。
【００４２】
【発明の効果】以上説明したように、本発明の表示方法
は、“不良”判定表示のため、塗料を使用しなく通孔を
穿孔して表示するので、“不良”表示塗料を乾燥硬化さ
せるための別の高温処理が不要であり、これにより印刷
回路基板ストリップの曲がり発生の憂い及び工程遅延の
憂いがない。
【００４３】又、本発明の表示方法により“不良”表示
されたユニットを含む本発明の印刷回路基板ストリップ
においては、一番目、“不良”表示された印刷回路基板
ユニットと正常ユニット間の高さ差が皆無であるので、
印刷回路基板ストリップを数枚上下に積層して真空包装
しても同一真空包装単位内のストリップで曲がりのよう
な永久変形が発生する憂いがないとともに、モールディ
ング時に溶融された樹脂の漏出によるブリードアウトの
憂いがなく、二番目、“不良”表示のため、塗料を使用
しないので、数枚のストリップが積層された真空包装単
位体の運送時、摩擦による転移による汚染が発生する憂
いがないとともに、“不良”表示塗料がモールドに転移
され、これにより塗料が転移されて汚染されたモールド
から正常ストリップが汚染される憂いが全くない。
【図面の簡単な説明】
【図１】本発明の方法により不良印刷回路基板ユニット
が表示された半導体パッケージ用印刷回路基板ストリッ
プを示す平面図である。
【図２】本発明の方法により不良印刷回路基板ユニット
が表示された半導体パッケージ用印刷回路基板ストリッ
プを示す平面図である。
【図３】印刷回路基板ユニットを用いた通常のボールグ
リッドアレイ半導体パッケージの一例を示す側断面図で
ある。
【図４】従来の方法により不良印刷回路基板ユニットが
表示された半導体パッケージ用印刷回路基板ストリップ
を示す平面図である。
【符号の説明】
１ 通常のボールグリッドアレイ半導体パッケージ １０ 本発明の印刷回路基板ストリップ １１ 印刷回路基板ユニット １１ａ 印刷回路基板 １２ 半導体チップ実装領域 １２ａ 熱放出用貫通ホール １３ 導電性トレース １４ ビアホール １５ 樹脂封止部モールディング領域 １６ カッティングライン １７ 不良表示用通孔 １７ａ カッティング補助用通孔 １７ｂ 移送ピン挿支用通孔 １７ｃ ベンディング防止用スロット １８ 樹脂基板 １９ ソルダマスク
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12 H01L 23/28 H01L 23/50

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 樹脂基板の少なくとも上面に形成される
    多数の導電性トレースでなる印刷回路パターンと、前記
    樹脂基板上面の多数の導電性トレースの末端部により境
    界が作られる中央部の半導体チップ実装領域と、前記半
    導体チップ実装領域及び少なくとも前記多数の導電性ト
    レースの末端を含む樹脂封止部モールディング領域とを
    含み、前記樹脂封止部モールディング領域の外周縁から
    一定距離離隔された位置のカッティングラインに沿って
    シンギュレーションされる印刷回路基板ユニットが複数
    連続するボールグリッドアレイ半導体パッケージ用印刷
    回路基板ストリップが少なくとも一つ以上の不良印刷回
    路基板ユニットを含む場合、前記不良印刷回路基板ユニ
    ット上の樹脂封止部モールディング領域の外周縁とシン
    ギュレーションのためのカッティングライン間の領域に
    不良表示用通孔の少なくとも一部が位置するよう、少な
    くとも一つ以上の不良表示用通孔を穿設することを特徴
    とする、半導体パッケージ用印刷回路基板ストリップの
    不良印刷回路基板ユニット表示方法。
  2. 【請求項２】 不良表示用通孔の少なくとも一部分が樹
    脂封止部モールディング領域の外周縁の外部に位置する
    よう、前記不良表示用通孔を樹脂封止部モールディング
    領域の外周縁にかけて形成させることを特徴とする請求
    項１記載の半導体パッケージ用印刷回路基板ストリップ
    の不良印刷回路基板ユニット表示方法。
  3. 【請求項３】 不良表示用通孔の少なくとも一部分がカ
    ッティングラインの内側に位置するよう、前記不良表示
    用通孔をカッティングラインにかけて形成させることを
    特徴とする請求項１記載の半導体パッケージ用印刷回路
    基板ストリップの不良印刷回路基板ユニット表示方法。
  4. 【請求項４】 不良表示用通孔を樹脂封止部モールディ
    ング領域のコーナー部外側とカッティングライン間の領
    域に位置するように形成させることを特徴とする請求項
    １記載の半導体パッケージ用印刷回路基板ストリップの
    不良印刷回路基板ユニット表示方法。
  5. 【請求項５】 樹脂基板の少なくとも上面に形成される
    多数の導電性トレースでなる印刷回路パターンと、前記
    樹脂基板上面の多数の導電性トレースの末端部により境
    界が作られる中央部の半導体チップ実装領域と、前記半
    導体チップ実装領域及び少なくとも前記多数の導電性ト
    レースの末端を含む樹脂封止部モールディング領域とを
    含み、前記樹脂封止部モールディング領域の外周縁から
    一定距離離隔された位置のカッティングラインに沿って
    シンギュレーションされる印刷回路基板ユニットが複数
    連続するボールグリッドアレイ半導体パッケージ用印刷
    回路基板ストリップにおいて、 前記ストリップが少なくとも一つ以上の不良印刷回路基
    板ユニットを含み、前記不良印刷回路基板ユニット上の
    樹脂封止部モールディング領域の外周縁とシンギュレー
    ションのためのカッティングライン間の領域に少なくと
    も一つ以上の不良表示用通孔が穿設されていることを特
    徴とする、半導体パッケージ用印刷回路基板ストリッ
    プ。
  6. 【請求項６】 不良表示用通孔の少なくとも一部分が樹
    脂封止部モールディング領域の外周縁の外部に位置する
    よう、前記不良表示用通孔が樹脂封止部モールディング
    領域の外周縁にかけて形成されていることを特徴とする
    請求項５記載の半導体パッケージ用印刷回路基板ストリ
    ップ。
  7. 【請求項７】 不良表示用通孔の少なくとも一部分がカ
    ッティングラインの内側に位置するよう、前記不良表示
    用通孔がカッティングラインにかけて形成されているこ
    とを特徴とする請求項５記載の半導体パッケージ用印刷
    回路基板ストリップ。
  8. 【請求項８】 不良表示用通孔が樹脂封止部モールディ
    ング領域のコーナー部外側とカッティングライン間の領
    域に位置することを特徴とする請求項５記載の半導体パ
    ッケージ用印刷回路基板ストリップ。
JP9228831A 1996-12-06 1997-08-11 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法 Expired - Fee Related JP2995264B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960062305A KR100216840B1 (ko) 1996-12-06 1996-12-06 반도체 패키지용 인쇄회로기판 스트립
KR1996P62305 1996-12-06

Publications (2)

Publication Number Publication Date
JPH10233468A JPH10233468A (ja) 1998-09-02
JP2995264B2 true JP2995264B2 (ja) 1999-12-27

Family

ID=19486131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9228831A Expired - Fee Related JP2995264B2 (ja) 1996-12-06 1997-08-11 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法

Country Status (3)

Country Link
US (1) US6021563A (ja)
JP (1) JP2995264B2 (ja)
KR (1) KR100216840B1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7169643B1 (en) * 1998-12-28 2007-01-30 Seiko Epson Corporation Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
KR100500008B1 (ko) * 1999-01-25 2005-07-14 삼성전자주식회사 다이 본딩 설비 및 이를 이용한 다이 본딩 방법
US6369439B1 (en) * 1999-08-04 2002-04-09 Advanced Semiconductor Engineering Inc. Strip of semiconductor package
KR100400673B1 (ko) * 1999-09-07 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체패키지용 인쇄회로기판
JP2001338933A (ja) * 2000-05-29 2001-12-07 Citizen Watch Co Ltd 半導体パッケージの製造方法
US6548764B1 (en) 2000-06-07 2003-04-15 Micron Technology, Inc. Semiconductor packages and methods for making the same
US6543510B1 (en) * 2000-06-07 2003-04-08 Micron Technology, Inc. Apparatus and methods for coverlay removal and adhesive application
GB2363252A (en) * 2000-06-09 2001-12-12 Cs2 Custom Silicon Configurati Method of extraction of known ball grid array substrate rejects by applying magnetic material to defective sites
KR100456817B1 (ko) * 2000-06-13 2004-11-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 부재와 이것을 이용한 반도체패키지 제조방법
US6606793B1 (en) * 2000-07-31 2003-08-19 Motorola, Inc. Printed circuit board comprising embedded capacitor and method of same
KR100369907B1 (ko) * 2001-02-12 2003-01-30 삼성전자 주식회사 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
US6808866B2 (en) * 2002-05-01 2004-10-26 Mektec Corporation Process for massively producing tape type flexible printed circuits
KR20030087783A (ko) * 2002-05-09 2003-11-15 엘지전자 주식회사 불량인쇄회로기판의 표시방법 및 불량인쇄회로기판을포함한 기판유니트의 패키징방법
KR100886716B1 (ko) 2007-10-10 2009-03-04 주식회사 하이닉스반도체 스트립 기판
JP2010206027A (ja) * 2009-03-04 2010-09-16 Renesas Electronics Corp Ｔｃｐ型半導体装置
CN111465312A (zh) * 2020-04-14 2020-07-28 杭州洛微科技有限公司 基于周期性阵列排布的光电产品封装生产方法
US11729915B1 (en) 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611061A (en) * 1971-07-07 1971-10-05 Motorola Inc Multiple lead integrated circuit device and frame member for the fabrication thereof
US5008614A (en) * 1988-10-11 1991-04-16 Hewlett-Packard Company TAB frame and process of testing same
FR2673017A1 (fr) * 1991-02-18 1992-08-21 Schlumberger Ind Sa Procede de fabrication d'un module electronique pour carte a memoire et module electronique ainsi obtenu.
US5355018A (en) * 1992-06-26 1994-10-11 Fierkens Richard H J Stress-free semiconductor leadframe
KR0145768B1 (ko) * 1994-08-16 1998-08-01 김광호 리드 프레임과 그를 이용한 반도체 패키지 제조방법
US5661086A (en) * 1995-03-28 1997-08-26 Mitsui High-Tec, Inc. Process for manufacturing a plurality of strip lead frame semiconductor devices

Also Published As

Publication number Publication date
KR100216840B1 (ko) 1999-09-01
US6021563A (en) 2000-02-08
KR19980044243A (ko) 1998-09-05
JPH10233468A (ja) 1998-09-02

Similar Documents

Publication Publication Date Title
JP2995264B2 (ja) 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法
JP3827497B2 (ja) 半導体装置の製造方法
JP2916915B2 (ja) ボールグリッドアレイ半導体パッケージの製造方法
JP2860651B2 (ja) 不良印刷回路基板ユニットを具備する半導体パッケージ用印刷回路基板ストリップの再生方法及びこれを用いる半導体パッケージの製造方法
US6861764B2 (en) Wiring substrate having position information
JP2003017646A (ja) 樹脂封止型半導体装置およびその製造方法
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
JP2004214430A (ja) 回路基板、これを使用して製造した成形品、及び成形品製造方法
JP4948035B2 (ja) 樹脂封止型半導体装置の製造方法
KR100384336B1 (ko) 반도체패키지용 인쇄회로기판 스트립의 구조 및 불량 유닛이 제거된 양호한 인쇄회로기판 스트립의 제조방법
JP2008028426A (ja) 半導体装置の製造方法
JP5592526B2 (ja) 樹脂封止型半導体装置の製造方法
JP5308464B2 (ja) 半導体装置の製造方法
US6476504B1 (en) Adhesive pattern for attaching semiconductor chip onto substrate
JP2002329813A (ja) 半導体装置の製造方法
US6291260B1 (en) Crack-preventive substrate and process for fabricating solder mask
JP5444382B2 (ja) 樹脂封止型半導体装置
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
JP3119243B2 (ja) 樹脂封止型半導体装置
JP2002246400A (ja) 半導体装置の製造方法
JP2015097297A (ja) 樹脂封止型半導体装置およびその製造方法
JP2001338933A (ja) 半導体パッケージの製造方法
JP2014132682A (ja) 樹脂封止型半導体装置の製造方法
JP2003347319A (ja) 半導体装置の製造方法
JP2006071508A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees