KR100886716B1 - 스트립 기판 - Google Patents

스트립 기판 Download PDF

Info

Publication number
KR100886716B1
KR100886716B1 KR1020070102255A KR20070102255A KR100886716B1 KR 100886716 B1 KR100886716 B1 KR 100886716B1 KR 1020070102255 A KR1020070102255 A KR 1020070102255A KR 20070102255 A KR20070102255 A KR 20070102255A KR 100886716 B1 KR100886716 B1 KR 100886716B1
Authority
KR
South Korea
Prior art keywords
pattern
conductive
ball land
unit
substrate
Prior art date
Application number
KR1020070102255A
Other languages
English (en)
Inventor
윤여송
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070102255A priority Critical patent/KR100886716B1/ko
Application granted granted Critical
Publication of KR100886716B1 publication Critical patent/KR100886716B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

스트립 기판이 개시되어 있다. 스트립 기판은 복수개가 매트릭스 형태로 배치된 단위 기판들을 포함하는 몸체, 상기 몸체의 일측면 상에 배치된 접속 패드부들 및 상기 각 접속 패드부들과 연결된 볼 랜드부들을 갖는 볼 랜드 패턴 및 상기 몸체의 상기 일측면에 배치된 도전 패턴 및 상기 각 볼 랜드부들과 상기 도전 패턴을 전기적으로 연결하는 연결 패턴을 포함하는 검사 패턴 및 상기 각 접속 패드부를 노출하는 제1 개구, 상기 각 볼 랜드부를 노출하는 제2 개구 및 상기 도전 패턴의 적어도 일부를 노출하는 제3 개구를 갖는 솔더 레지스트 패턴을 포함한다.

Description

스트립 기판{STRIP SUBSTRATE}
본 발명은 반도체 패키지를 제조하는데 사용되는 스트립 기판에 관한 것이다. 특히, 본 발명은 와이어 본딩 공정 후 수행되는 테스트 오류(bits error)의 발생을 방지하는 스트립 기판에 관한 것이다.
일반적으로, 반도체 제품은 영상 기기, 음향 기기, 정보처리장치 및 우주 항공 산업 등에 폭넓게 사용되고 있다.
반도체 제품은 웨이퍼 상에 입/출력 단자인 본딩 패드를 갖는 반도체 소자를 제조하는 공정 및 반도체 소자를 패키징하는 공정에 의하여 제조된다.
일반적으로 반도체 소자를 패키징하는 공정은 반도체 소자를 개별화하는 공정, 개별화된 반도체 소자를 접속 패드를 갖는 기판상에 부착하는 공정, 반도체 소자의 본딩 패드 및 기판의 접속 패드를 도전성 와이어로 연결하는 와이어 본딩 공정 및 반도체 소자를 몰딩 부재로 몰딩하는 공정을 포함한다.
패키징 공정의 생산성을 향상시키기 위해 반도체 소자가 부착되는 기판은 일반적으로 복수개의 단위 기판들로 이루어진 스트립 기판이 사용된다. 스트립 기판의 각 단위 기판에는 접속 패드 및 본딩 패드를 갖는 반도체 소자가 부착되고, 본 딩 패드 및 접속 패드는 도전성 와이어에 의하여 전기적으로 연결된다.
일반적으로, 단위 기판의 접속 패드 및 본딩 패드를 도전성 와이어로 연결하는 와이어 본딩 공정은 지정된 접속 패드 및 지정된 본딩 패드에 도전성 와이어가 정확하게 본딩 되었는가를 테스트하는 테스트 공정을 포함한다.
상기 테스트 공정을 수행하기 위하여 일반적으로 각 단위 기판에는 단위 기판을 관통 및 접속 패드와 전기적으로 연결된 도전성 비아 및 단위 기판의 후면에 배치되며 도전성 비아와 연결되는 도금 패턴이 형성된다.
테스트 공정은 본딩 패드 및 접속 패드를 본딩한 도전성 와이어를 클램프하는 와이어 클램프에 테스트 유닛의 일측 단자를 연결하고, 히터 블록에 테스트 유닛의 타측 단자를 연결한 후 도전성 와이어에 테스트 신호를 인가함으로써 수행된다.
예를 들어, 본딩 패드-도전성 와이어-접속 패드-도전성 비아-도금 패턴-히터 블록이 회로적으로 개루프를 형성할 경우, 테스트 유닛은 와이어 본딩 불량이 발생 된 것으로 판단한다.
그러나, 종래 와이어 본딩 공정에서의 테스트 공정을 수행할 때, 도전성 와이어가 정상적으로 본딩 패드 및 접속 패드를 본딩 하였음에도 불구하고 테스트 유닛이 도전성 와이어의 본딩이 불량한 것으로 판단하는 테스트 오류가 빈번하게 발생되고 있다.
이와 같은 테스트 오류(bits error)는 여러 가지 원인에 의하여 발생 된다.
테스트 오류는 도전성 비아의 높은 저항에 기인한다. 도전성 비아의 높은 저 항에 의하여 테스트 유닛은 정상적으로 본딩 된 본딩 패드 및 접속 패드가 단선된 것으로 인식할 수 있다.
테스트 오류는 단위 기판의 후면에 배치된 도금 패턴 및 히터 블록의 접촉 불량에 기인한다. 히터 블록 및 도금 패턴이 접속되지 않을 경우, 테스트 유닛은 정상적으로 본딩 된 본딩 패드 및 접속 패드가 단선 된 것으로 인식할 수 있다.
또한, 종래 기술에 의한 스트립 기판은 테스트 오류에 의한 다양한 문제점 이외에 와이어 본딩 공정에 포함된 테스트 공정을 수행하기 위하여 비아홀 형성, 비아홀 내에 도전성 비아 형성, 단위 기판 후면에 도금 패턴 형성 등 매우 복잡한 공정을 필요로 하는 문제점을 갖는다.
본 발명은 와이어 본딩 공정 중 테스트 오류(bits error)를 방지할 뿐만 아니라 와이어 본딩 공정에 포함된 테스트 공정을 수행하기 위한 테스트 구조를 크게 단순화시킨 스트립 기판을 제공한다.
본 발명에 따른 스트립 기판은 복수개가 매트릭스 형태로 배치된 단위 기판들을 포함하는 몸체, 상기 몸체의 일측면 상에 배치된 접속 패드부들 및 상기 각 접속 패드부들과 연결된 볼 랜드부들을 갖는 볼 랜드 패턴 및 상기 몸체의 상기 일측면에 배치된 도전 패턴 및 상기 각 볼 랜드부들과 상기 도전 패턴을 전기적으로 연결하는 연결 패턴을 포함하는 검사 패턴 및 상기 각 접속 패드부를 노출하는 제1 개구, 상기 각 볼 랜드부를 노출하는 제2 개구 및 상기 도전 패턴의 적어도 일부를 노출하는 제3 개구를 갖는 솔더 레지스트 패턴을 포함한다.
스트립 기판의 상기 검사 패턴의 상기 연결 패턴은 상기 단위 기판들 중 각 열에 포함된 상기 볼 랜드부들을 전기적으로 연결하고, 상기 도전 패턴은 상기 각 열에 포함된 상기 단위 기판들에 대응하여 배치된다.
스트립 기판의 상기 도전 패턴은 상기 각 열에 포함된 상기 단위 기판의 위치에 대응하여 섬(island) 형상으로 배치된다.
스트립 기판의 상기 도전 패턴은 제1 금속을 포함하고, 상기 연결 패턴은 제2 금속을 포함한다.
스트립 기판의 상기 제1 금속은 금(gold)을 포함하고, 상기 제2 금속은 구리(copper)를 포함한다.
스트립 기판의 상기 도전 패턴 및 상기 연결 패턴은 동일 금속을 포함한다.
스트립 기판의 상기 금속은 구리를 포함한다.
스트립 기판의 상기 도전 패턴은 상기 몸체의 상기 일측면의 에지를 따라 바(bar) 형상으로 배치된다.
스트립 기판의 상기 제2 개구는 상기 단위 기판들 중 각 열에 포함된 상기 단위 기판에 대응하는 위치마다 형성된다.
스트립 기판의 상기 각 단위 기판의 중앙부에는 상기 단위 기판들을 관통하는 슬릿 형상의 윈도우가 배치되고, 상기 접속 패드부들은 상기 윈도우의 주변을 따라 배치된다.
스트립 기판의 상기 몸체의 상기 일측면과 대향 하는 타측면 상에는 상기 윈도우를 통해 노출되는 본딩 패드를 갖는 반도체 칩이 배치된다.
스트립 기판의 상기 본딩 패드 및 상기 접속 패드부는 도전성 와이어에 의하여 전기적으로 접속된다.
본 발명에 의하면, 스트립 기판의 단위 기판의 일측면 상에 도전성 비아 없이 와이어 본딩 검사를 수행할 수 있는 검사 패턴을 형성하여 와이어 본딩 검사를 수행하는 도중 도전성 비아에 의하여 테스트 오류(bits error)가 발생 되는 것을 방지 및 검사 패턴의 구조를 단순화시켜 제조 공정수를 크게 감소 시키는 효과를 갖는다.
본 발명에 의한 스트립 기판은 복수개가 매트릭스 형태로 배치된 단위 기판들을 포함하는 몸체, 몸체의 일측면 상에 배치된 접속 패드부들 및 각 접속 패드부들과 연결된 볼 랜드부들을 갖는 볼 랜드 패턴, 몸체의 일측면에 배치된 도전 패턴 및 각 볼 랜드부들과 도전 패턴을 전기적으로 연결하는 연결 패턴을 포함하는 검사 패턴 및 각 접속 패드부를 노출하는 제1 개구, 각 볼 랜드부를 노출하는 제2 개구 및 도전 패턴의 적어도 일부를 노출하는 제3 개구를 갖는 솔더 레지스트 패턴을 포함한다.
이하, 본 발명의 기술적 사상을 구현하기 위한 실시예들을 첨부된 도면들을 참조하여 설명하기로 한다.
도 1은 본 발명의 일실시예에 의한 스트립 기판의 평면도이다. 도 2는 도 1에 도시된 스트립 기판에 포함된 하나의 단위 기판을 도시한 평면도이다. 도 3은 도 2의 I-I' 선을 따라 절단한 단면도이다. 도 4는 도 2의 II-II' 선을 따라 절단한 단면도이다.
도 1 내지 도 4들을 참조하면, 스트립 기판(100)은 몸체(10), 볼 랜드 패턴(20), 검사 패턴(30) 및 솔더 레지스트 패턴(40)을 포함한다.
스트립 기판(100)의 몸체(10)는, 평면상에서 보았을 때, 직사각형 형상을 가질 수 있다. 직사각형 형상을 갖는 몸체(10)는 복수개의 단위 기판(1)들을 포함한다.
복수개의 단위 기판(1)들은 몸체(10)에 매트릭스 형태로 배치된다. 본 실시예에서, 몸체(10)의 각 단위 기판(1)의 중앙부에는 슬릿 형상을 갖고 단위 기판(1)을 관통하는 윈도우(2)를 갖는다.
도 2를 참조하면, 볼 랜드 패턴(20)은 단위 기판(1)의 일측면 상에 배치된다. 볼 랜드 패턴(20)은 접속 패드부(22)들 및 각 접속 패드부(22)와 전기적으로 연결된 볼 랜드부(24)를 갖는다. 본 실시예에서, 각 볼 랜드부(24)에 솔더볼을 전기적으로 접속하기 위해 볼 랜드부(24)의 일부는 원판 형상을 갖는다.
도 3을 참조하면, 볼 랜드 패턴(20)이 형성된 각 단위 기판(1)의 일측면과 대향하는 타측면 상에는 반도체 칩(40)이 접착 부재(미도시)를 이용하여 부착된다.
각 단위 기판(1)의 타측면 상에 배치된 반도체 칩(40)은 데이터 저장부 및/또는 데이터 처리부(미도시)를 갖는 회로부(미도시) 및 회로부와 전기적으로 연결된 본딩 패드(42)를 포함한다. 본 실시예에서, 본딩 패드(42)들은 각 단위 기판(1)에 형성된 윈도우(2)와 대응하는 위치에 배치되고, 이로 인해 반도체 칩(40)의 본딩 패드(42)들은 윈도우(2)에 의하여 노출된다.
윈도우(2)에 의하여 노출된 반도체 칩(40)의 본딩 패드(42) 및 각 본딩 패드(42)에 대응하는 단위 기판(1)의 볼 랜드 패턴(20)의 접속 패드부(22)는 도전성 와이어(50)에 의하여 전기적으로 연결된다.
도 1 및 도 2를 참조하면, 몸체(10)의 일측면 상에는 반도체 칩(40)의 본딩 패드(42) 및 몸체(10)의 볼 랜드 패턴(20)의 접속 패드부(22)를 전기적으로 연결하는 도전성 와이어(50)를 테스트하기 위한 검사 패턴(30)이 형성된다.
검사 패턴(30)을 몸체(10)의 일측면 상에 배치하는 이유는 검사 패턴(30)을 몸체(10)를 관통하는 도전성 비아를 이용하여 형성할 때 발생 되는 테스트 오류(bits error)를 방지하기 위함이다.
검사 패턴(30)은 몸체(10)의 일측면 상에 배치된 연결 패턴(32) 및 도전 패턴(34)을 포함한다.
도전 패턴(34)은 몸체(10)의 일측면의 에지 부분에 배치된다. 도전 패턴(34)은 매트릭스 형태로 배치된 각 단위 기판(1)의 각 열(column)에 대응하는 위치에 섬(island) 형상으로 배치된다.
연결 패턴(32)은 몸체(10)에 매트릭스 형태로 배치된 각 단위 기판(1) 중 각 열에 포함된 단위 기판(1)의 볼 랜드부(24)들 및 도전 패턴(34)을 전기적으로 연결한다.
본 실시예에서, 도전 패턴(34) 및 연결 패턴(32)은 일체로 형성될 수 있다. 예를 들어, 도전 패턴(34) 및 연결 패턴(32)은 동일한 금속을 포함하는 도금 패턴일 수 있다. 예를 들어, 도전 패턴(34) 및 연결 패턴(32)으로 사용될 수 있는 금속의 예로서는 구리 등을 들 수 있다.
이와 다르게, 도전 패턴(34)은 제1 금속을 포함할 수 있고, 연결 패턴(32)은 제2 금속을 포함할 수 있다. 도전 패턴(34)으로서 사용될 수 있는 제1 금속의 예로서는 금(gold) 등을 들 수 있고, 연결 패턴(32)으로서 사용될 수 있는 제2 금속의 예로서는 구리 등을 들 수 있다.
앞서 도 2를 참조하여 설명된 스트립 기판(100)의 몸체(10)의 검사 패턴(30) 의 도전 패턴(32)은 비록 섬 형상을 갖는 것으로 설명되고 있지만, 이와 다르게, 도 5에 도시된 바와 같이 검사 패턴(30)의 도전 패턴(36)은 바(bar) 형상을 가질 수 있다.
도 2를 다시 참조하면, 몸체(10)의 각 단위 기판(1) 상에는 솔더 레지스트 패턴(40)이 배치된다. 솔더 레지스트 패턴(40)은 볼 랜드 패턴(20) 및 검사 패턴(30)을 덮는다. 솔더 레지스트 패턴(40)은 접속 패드부(22)를 노출하는 제1 개구(41), 볼 랜드부(24)의 일부를 노출하는 제2 개구(44) 및 검사 패턴(30)의 도전 패턴(34)의 일부를 노출하는 제3 개구(46)를 포함한다.
도 6 및 도 7은 본 발명의 제1 실시예에 의한 스트립 기판의 검사 패턴을 이용하여 와이어 본딩 검사를 수행하는 것을 도시한 단면도들이다.
도 6을 참조하면, 와이어 본딩 설비(200)의 캐필러리(210)는 반도체 칩(40)의 본딩 패드(42)에 도전성 와이어(50)의 일측 단부를 본딩한 후, 도전성 와이어(50)의 일부를 단위 유닛(1)의 볼 랜드 패턴(20)의 접속 패드부(22)에 본딩한다.
이어서, 와이어 본딩 설비(200)의 와이어 클램프(215)는 도전성 와이어(50)를 절단하기 위하여 도전성 와이어(50)를 클램핑 한다. 와이어 클램프(215)가 도전성 와이어(50)를 클램핑 하는 동안 테스트 유닛(230)의 접지 프로브(220)는 도전 패턴(34)에 전기적으로 접속된다. 접지 프로브(220)가 도전 패턴(34)에 접지되면 와이어 클램프(215)에 테스트 신호를 도전성 와이어(50)에 인가한다.
도전성 와이어(50)가 정상적으로 본딩 패드(42) 및 접속 패드부(22)에 접속될 경우, 와이어 클램프(215)에 인가된 테스트 신호는 접속 패드부(22), 볼 랜드 부(24), 연결 패턴(32), 도전 패턴(34) 및 테스트 프로브(220)를 통해 테스트 유닛(230)으로 인가되고, 테스트 유닛(230)은 도전성 와이어(50)가 정상적으로 본딩 패드(42) 및 접속 패드부(22)에 접속된 것으로 판단한다.
한편, 도 7에 도시된 바와 같이, 도전성 와이어(50)가 접속 패드부(22)에 접속된 후 도전성 와이어(50)의 일부가 절단될 경우, 와이어 클램프(215)에 인가된 테스트 신호는 절단된 도전성 와이어(50)에 의하여 접속 패드부(22), 볼 랜드부(24), 연결 패턴(32), 도전 패턴(34) 및 테스트 프로브(220)를 통해 테스트 유닛(230)으로 인가되지 못하게 되고, 테스트 유닛(230)은 도전성 와이어(50)가 비정상적으로 절단된 것으로 판단한다.
이상에서 상세하게 설명한 바에 의하면, 스트립 기판의 단위 기판의 일측면 상에 도전성 비아 없이 와이어 본딩 검사를 수행할 수 있는 검사 패턴을 형성하여 와이어 본딩 검사를 수행하는 도중 도전성 비아에 의하여 테스트 오류(bits error)가 발생 되는 것을 방지 및 검사 패턴의 구조를 단순화시켜 제조 공정수를 크게 감소 시키는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시예에 의한 스트립 기판의 평면도이다.
도 2는 도 1에 도시된 스트립 기판에 포함된 하나의 단위 기판을 도시한 평면도이다.
도 3은 도 2의 I-I' 선을 따라 절단한 단면도이다.
도 4는 도 2의 II-II' 선을 따라 절단한 단면도이다.
도 5는 본 발명의 다른 실시예에 의한 검사 패턴을 도시한 평면도이다.
도 6 및 도 7은 본 발명의 제1 실시예에 의한 스트립 기판의 검사 패턴을 이용하여 와이어 본딩 검사를 수행하는 것을 도시한 단면도들이다.

Claims (12)

  1. 복수개가 매트릭스 형태로 배치된 단위 기판들을 포함하는 몸체;
    상기 몸체의 일측면 상에 배치된 접속 패드부들 및 상기 각 접속 패드부들과 연결된 볼 랜드부들을 갖는 볼 랜드 패턴; 및
    상기 몸체의 상기 일측면에 배치된 도전 패턴 및 상기 각 볼 랜드부들과 상기 도전 패턴을 전기적으로 연결하는 연결 패턴을 포함하는 검사 패턴;및
    상기 각 접속 패드부를 노출하는 제1 개구, 상기 각 볼 랜드부를 노출하는 제2 개구 및 상기 도전 패턴의 적어도 일부를 노출하는 제3 개구를 갖는 솔더 레지스트 패턴을 포함하는 스트립 기판.
  2. 제1항에 있어서,
    상기 검사 패턴의 상기 연결 패턴은 상기 단위 기판들 중 각 열에 포함된 상기 볼 랜드부들을 전기적으로 연결하고, 상기 도전 패턴은 상기 각 열에 포함된 상기 단위 기판들에 대응하여 배치된 것을 특징으로 하는 스트립 기판.
  3. 제3항에 있어서,
    상기 도전 패턴은 상기 각 열에 포함된 상기 단위 기판의 위치에 대응하여 섬(island) 형상으로 배치된 것을 특징으로 하는 스트립 기판.
  4. 제1항에 있어서,
    상기 도전 패턴은 제1 금속을 포함하고, 상기 연결 패턴은 제2 금속을 포함하는 것을 특징으로 하는 스트립 기판.
  5. 제4항에 있어서,
    상기 제1 금속은 금(gold)을 포함하고, 상기 제2 금속은 구리(copper)를 포함하는 것을 특징으로 하는 스트립 기판.
  6. 제1항에 있어서,
    상기 도전 패턴 및 상기 연결 패턴은 동일 금속을 포함하는 것을 특징으로 하는 스트립 기판.
  7. 제6항에 있어서,
    상기 금속은 구리를 포함하는 것을 특징으로 하는 스트립 기판.
  8. 제1항에 있어서,
    상기 도전 패턴은 상기 몸체의 상기 일측면의 에지를 따라 바(bar) 형상으로 배치된 것을 특징으로 하는 스트립 기판.
  9. 제8항에 있어서,
    상기 제2 개구는 상기 단위 기판들 중 각 열에 포함된 상기 단위 기판에 대응하는 위치마다 형성된 것을 특징으로 하는 스트립 기판.
  10. 제1항에 있어서,
    상기 각 단위 기판의 중앙부에는 상기 단위 기판들을 관통하는 슬릿 형상의 윈도우가 배치되고, 상기 접속 패드부들은 상기 윈도우의 주변을 따라 배치된 것을 특징으로 하는 스트립 기판.
  11. 제10항에 있어서,
    상기 몸체의 상기 일측면과 대향 하는 타측면 상에는 상기 윈도우를 통해 노출되는 본딩 패드를 갖는 반도체 칩이 배치되는 것을 특징으로 하는 스트립 기판.
  12. 제11항에 있어서,
    상기 본딩 패드 및 상기 접속 패드부는 도전성 와이어에 의하여 전기적으로 접속되는 것을 특징으로 하는 스트립 기판.
KR1020070102255A 2007-10-10 2007-10-10 스트립 기판 KR100886716B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070102255A KR100886716B1 (ko) 2007-10-10 2007-10-10 스트립 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070102255A KR100886716B1 (ko) 2007-10-10 2007-10-10 스트립 기판

Publications (1)

Publication Number Publication Date
KR100886716B1 true KR100886716B1 (ko) 2009-03-04

Family

ID=40697654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070102255A KR100886716B1 (ko) 2007-10-10 2007-10-10 스트립 기판

Country Status (1)

Country Link
KR (1) KR100886716B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150050859A (ko) * 2013-11-01 2015-05-11 에스케이하이닉스 주식회사 반도체 패키지 및 그의 제조방법
US9502378B1 (en) 2015-05-29 2016-11-22 Sk Hynix Ionc. Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same
DE102021203959A1 (de) 2021-04-21 2022-10-27 Robert Bosch Gesellschaft mit beschränkter Haftung Schaltungsträger mit einem Mehrfachnutzen

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100216840B1 (ko) 1996-12-06 1999-09-01 김규현 반도체 패키지용 인쇄회로기판 스트립
KR20040026235A (ko) * 2002-09-23 2004-03-31 삼성전자주식회사 완충부가 형성된 볼 그리드 어레이 패키지용 인쇄회로기판스트립
KR20050064292A (ko) * 2003-12-23 2005-06-29 삼성전기주식회사 반도체 기판 및 그 제조 방법
KR20060065245A (ko) * 2004-12-10 2006-06-14 삼성테크윈 주식회사 반도체 팩키지용 기판 스트립

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100216840B1 (ko) 1996-12-06 1999-09-01 김규현 반도체 패키지용 인쇄회로기판 스트립
KR20040026235A (ko) * 2002-09-23 2004-03-31 삼성전자주식회사 완충부가 형성된 볼 그리드 어레이 패키지용 인쇄회로기판스트립
KR20050064292A (ko) * 2003-12-23 2005-06-29 삼성전기주식회사 반도체 기판 및 그 제조 방법
KR20060065245A (ko) * 2004-12-10 2006-06-14 삼성테크윈 주식회사 반도체 팩키지용 기판 스트립

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150050859A (ko) * 2013-11-01 2015-05-11 에스케이하이닉스 주식회사 반도체 패키지 및 그의 제조방법
US9412716B2 (en) 2013-11-01 2016-08-09 SK Hynix Inc. Semiconductor package and method for manufacturing the same
KR102172786B1 (ko) * 2013-11-01 2020-11-02 에스케이하이닉스 주식회사 반도체 패키지 및 그의 제조방법
US9502378B1 (en) 2015-05-29 2016-11-22 Sk Hynix Ionc. Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same
DE102021203959A1 (de) 2021-04-21 2022-10-27 Robert Bosch Gesellschaft mit beschränkter Haftung Schaltungsträger mit einem Mehrfachnutzen

Similar Documents

Publication Publication Date Title
US5383787A (en) Integrated circuit package with direct access to internal signals
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
US20090001573A1 (en) Structure and method for wire bond integrity check on BGA substrates using indirect electrical interconnectivity pathway between wire bonds and ground
JP2860651B2 (ja) 不良印刷回路基板ユニットを具備する半導体パッケージ用印刷回路基板ストリップの再生方法及びこれを用いる半導体パッケージの製造方法
WO2007095100A2 (en) Electronic assembly with detachable components
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
KR20160005649A (ko) 반도체 장치의 제조방법
US5239199A (en) Vertical lead-on-chip package
JP4343256B1 (ja) 半導体装置の製造方法
TWI694567B (zh) 印刷電路板及其測試方法以及製造半導體封裝的方法
KR100886716B1 (ko) 스트립 기판
US20110222252A1 (en) Electronic assembly with detachable components
JP2596615B2 (ja) 樹脂封止用回路基板
EP0495629B1 (en) Vertical lead-on-chip package
KR100871386B1 (ko) 반도체 패키지 및 이의 제조 방법
JPH02156547A (ja) フレキシブル基板と集積回路のテスト方法
JPH0936275A (ja) 表面実装型半導体装置の製造方法
JP2955736B2 (ja) 半導体装置用多層セラミックパッケージ
US20050014308A1 (en) Manufacturing process of memory module with direct die-attachment
JP2005072523A (ja) 半導体装置及びその製造方法
JP4009468B2 (ja) 液晶表示装置
KR100195505B1 (ko) 탭(tab) 테이프의 상.하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법
JP2505359Y2 (ja) 半導体搭載用基板
KR200243279Y1 (ko) 반도체장치용써킷테이프
JP2821519B2 (ja) Ｉｃ支持フィルムの位置決め方法とそれを用いたｉｃチップの試験方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee