JPH02156547A - フレキシブル基板と集積回路のテスト方法 - Google Patents
フレキシブル基板と集積回路のテスト方法Info
- Publication number
- JPH02156547A JPH02156547A JP31111088A JP31111088A JPH02156547A JP H02156547 A JPH02156547 A JP H02156547A JP 31111088 A JP31111088 A JP 31111088A JP 31111088 A JP31111088 A JP 31111088A JP H02156547 A JPH02156547 A JP H02156547A
- Authority
- JP
- Japan
- Prior art keywords
- flexible board
- lsis
- wiring
- flexible substrate
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010998 test method Methods 0.000 title description 4
- 238000012360 testing method Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は集積回路のテ、ストを容易にするＴＡＢ（Ｔａ
ｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ ） 用フ
レキシブル基板ならびに集積回路のテスト方法に関する
ものである。
ｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ ） 用フ
レキシブル基板ならびに集積回路のテスト方法に関する
ものである。
従来の技術
従来からパッケージング技術の１つとして知ら扛ている
ＴＡＢ技術を、第２図を用いて説明する。
ＴＡＢ技術を、第２図を用いて説明する。
帯状の長いフレキシブル基板１に複数個の集積回路チッ
プ２をボンディングする。ボンディングは、フレキンプ
ル基板１に設けられた配線３と集積回路の端子とが１対
１に対応して電気的に接続されるように成さ扛る。配線
３はリード４に接続さｎている。配線３及びリード４は
半田マスク５でコーティング保護され、チップ２は保護
樹脂６でコーティング保護されている。７はフレキシブ
ル基板１に設けられた穴であり、チップ２のボンディン
グ後に破線８に沿ってフレキシブル基板１が裁断された
時に、リード４がプリント基板に半田付けしやすいよう
に設けら扛たものである。９はフレキシブル基板１に設
けられたスプロケット用の穴である。
プ２をボンディングする。ボンディングは、フレキンプ
ル基板１に設けられた配線３と集積回路の端子とが１対
１に対応して電気的に接続されるように成さ扛る。配線
３はリード４に接続さｎている。配線３及びリード４は
半田マスク５でコーティング保護され、チップ２は保護
樹脂６でコーティング保護されている。７はフレキシブ
ル基板１に設けられた穴であり、チップ２のボンディン
グ後に破線８に沿ってフレキシブル基板１が裁断された
時に、リード４がプリント基板に半田付けしやすいよう
に設けら扛たものである。９はフレキシブル基板１に設
けられたスプロケット用の穴である。
ＴＡＢ技術を要約すると、フレキシブル基板１上に複数
個のＬＳＩチップ２をボンディングして保護樹脂６でコ
ーティングし、破線８に沿って裁断すればパッケージン
グが完了する。ＴＡＢ技術によって得らｎるパッケージ
を指してＴＡＢと称する。
個のＬＳＩチップ２をボンディングして保護樹脂６でコ
ーティングし、破線８に沿って裁断すればパッケージン
グが完了する。ＴＡＢ技術によって得らｎるパッケージ
を指してＴＡＢと称する。
以上のようにＴＡＢ技術は集積回路を安価に効率良くパ
ッケージする技術である。
ッケージする技術である。
発明が解決しようとする課題
パッケージング完了後のＬＳＩには、バーンイン、連続
動作、高温連続動作等のテストが不可欠であり、その時
多数のＬＳＩを連続動作させることが必要となる。そこ
で専用のソケットを多数配置した専用のプリント基板を
用意し、多数のＬＳＩを１個ずつその専用のソケットに
挿入し、これに所定の信号を供給していた。
動作、高温連続動作等のテストが不可欠であり、その時
多数のＬＳＩを連続動作させることが必要となる。そこ
で専用のソケットを多数配置した専用のプリント基板を
用意し、多数のＬＳＩを１個ずつその専用のソケットに
挿入し、これに所定の信号を供給していた。
しかしながらＴＡＢの場合は、ＤＩＬ（デュアルインラ
イン）、ＰＧム（ビングリッドアレイ）等の通常のパッ
ケージに比べ、特にサイズが小さく強度が弱い等で、ソ
ケットに挿入する際の位置合わせが難しくその手間が大
きい等の不都合がある。
イン）、ＰＧム（ビングリッドアレイ）等の通常のパッ
ケージに比べ、特にサイズが小さく強度が弱い等で、ソ
ケットに挿入する際の位置合わせが難しくその手間が大
きい等の不都合がある。
上記問題に鑑み、本発明はテスト容易なＴＡＢ用フレキ
シブル基板を提供することを目的とするものである。
シブル基板を提供することを目的とするものである。
課題を解決するための手段
本発明は、フレキシブル基板上の複数のＬＳＩの電源端
子同志、接地端子同志、及び対応する入力端子同志が各
々共通接続さｎるように、配線パターンが形成されたこ
とを特徴とするＴＡＢ用のフレキシブル基板である。
子同志、接地端子同志、及び対応する入力端子同志が各
々共通接続さｎるように、配線パターンが形成されたこ
とを特徴とするＴＡＢ用のフレキシブル基板である。
作用
配線パターンをチップ間で共通にすることで、フレキシ
ブル基板を裁断する前に各チップの所定のピンに所定の
電位と信号を共通に与えて、複数のチップを同時に動作
させることを可能とする。
ブル基板を裁断する前に各チップの所定のピンに所定の
電位と信号を共通に与えて、複数のチップを同時に動作
させることを可能とする。
実施例
本発明の第１の実施例であるフレキシブル基板を第１図
に示して説明する。
に示して説明する。
帯状の長いフレキシブル基板（材質はポリイミド等）１
に複数個の集積回路チップ２をボンディングする。ボン
ディングは転写バンプ技術とじて知られるように、フレ
キシブル基板１に設けらｎた配線３と集積回路の端子と
が１対１に対応するように位置合わせして、金（Ａｕ）
バンプ等により加熱圧着し電気的に接続する。配線３は
リード４に接続さｎ、配線３及びリード４は半田マスク
６でコーティング保護さｎ、チップ２は保護樹脂６でコ
ーティング保護されている。これらのコーテイング材に
はエポキシ系の樹脂を使用する。７はフレキシブル基板
１に設けられた穴であり、チップ２のボンディング後に
破線８に沿ってフレキシブル基板１が裁断された時に、
リード４がプリント基板に半田付けしやすいように設け
ら扛たものである。９はフレキシブル基板１に設けらｎ
たスプロケット用の穴であって、フレキシブル基板の巻
取の際に使用さｎる。以上１から９までは従来例の項と
同じである。
に複数個の集積回路チップ２をボンディングする。ボン
ディングは転写バンプ技術とじて知られるように、フレ
キシブル基板１に設けらｎた配線３と集積回路の端子と
が１対１に対応するように位置合わせして、金（Ａｕ）
バンプ等により加熱圧着し電気的に接続する。配線３は
リード４に接続さｎ、配線３及びリード４は半田マスク
６でコーティング保護さｎ、チップ２は保護樹脂６でコ
ーティング保護されている。これらのコーテイング材に
はエポキシ系の樹脂を使用する。７はフレキシブル基板
１に設けられた穴であり、チップ２のボンディング後に
破線８に沿ってフレキシブル基板１が裁断された時に、
リード４がプリント基板に半田付けしやすいように設け
ら扛たものである。９はフレキシブル基板１に設けらｎ
たスプロケット用の穴であって、フレキシブル基板の巻
取の際に使用さｎる。以上１から９までは従来例の項と
同じである。
本発明のフレキシブル基板は、フレキシブル基板１上に
設けられた配線１０，１１．１２が、二層目の配線（便
宜上ジャンパー線と呼ぶ）１３とスルーホーＩＶ１４と
により１Ｊ−ド４と配線３とを介しＬＳＩの端子に接続
さｎている。
設けられた配線１０，１１．１２が、二層目の配線（便
宜上ジャンパー線と呼ぶ）１３とスルーホーＩＶ１４と
により１Ｊ−ド４と配線３とを介しＬＳＩの端子に接続
さｎている。
今１０が電源用配線、１１が接地用配線、１２が入力信
号用配線であるとすると、所定のジャンパー線１３によ
って複数個のＬＳＩチップの該当する端子がそれぞれ共
通に接続されることになる。
号用配線であるとすると、所定のジャンパー線１３によ
って複数個のＬＳＩチップの該当する端子がそれぞれ共
通に接続されることになる。
このことによりフレキシブル基板の裁断前に、ボンディ
ングさｎた複数個のＬＳＩに所定の電位と信号とを供給
して同時に動作させることができる。
ングさｎた複数個のＬＳＩに所定の電位と信号とを供給
して同時に動作させることができる。
次に本発明の第２の実施例である動作方法を第３図に略
示して説明する。
示して説明する。
電源用配線１ｏに電源電位を、接地用配線１１に接地電
位を、入力信号用配線１２に所定の入力信号をそれぞれ
供給することによυ、ボンディングさ汎ているＬＳＩチ
ップ２を全部同時に動作させることができる。
位を、入力信号用配線１２に所定の入力信号をそれぞれ
供給することによυ、ボンディングさ汎ているＬＳＩチ
ップ２を全部同時に動作させることができる。
エージング、スクリーニングなどのテストのために高温
連続動作を行なう時などには破線部分１６を恒温槽に入
ｎることができる。
連続動作を行なう時などには破線部分１６を恒温槽に入
ｎることができる。
このことによシ、これまで連続動作専用のプリント基板
とＴＡＢ専用のソケットとを製作し、多数の上記ソケッ
トを上記プリント基板に半田付けし、多数のＴＡＢＬＳ
Ｉを上記ソケットに挿入する等の全ての費用と工数とが
削除できる。
とＴＡＢ専用のソケットとを製作し、多数の上記ソケッ
トを上記プリント基板に半田付けし、多数のＴＡＢＬＳ
Ｉを上記ソケットに挿入する等の全ての費用と工数とが
削除できる。
次に本発明の第３の実施例である？スト方法を第４図に
略示して説明する。
略示して説明する。
これはテープハンドラと呼ぶもので、ＬＳＩチップを多
数ポンディングした帯状のフレキシブル基板１をロード
リール２１からアンロードリール２２に巻取りながら複
数のＬａＩ３同時にテストするものである。フレキシブ
ル基板１はダンサ−ローラ２３と送りローラ２４とガイ
ド２６とによって位置決めが行なわ扛、複数のＬＳＩの
各々のリード（第１図の４に示す）が複数のＴＡＢ用ソ
ケット２６の各々の端子に正しく接続するようにテープ
押さえ２７で押さえられる。
数ポンディングした帯状のフレキシブル基板１をロード
リール２１からアンロードリール２２に巻取りながら複
数のＬａＩ３同時にテストするものである。フレキシブ
ル基板１はダンサ−ローラ２３と送りローラ２４とガイ
ド２６とによって位置決めが行なわ扛、複数のＬＳＩの
各々のリード（第１図の４に示す）が複数のＴＡＢ用ソ
ケット２６の各々の端子に正しく接続するようにテープ
押さえ２７で押さえられる。
複数のＬＳＩがソケット２６とパフォーマンスボード２
８を介してテスタに接続されているので、電源電位と接
地電位と入力信号は１個に供給するだけで、同時に複数
のＬＳＩのテストを行なうことが可能となる。
８を介してテスタに接続されているので、電源電位と接
地電位と入力信号は１個に供給するだけで、同時に複数
のＬＳＩのテストを行なうことが可能となる。
この場合出力信号を、複数のＬＳＩについてコンパレー
トする等によってテストを簡単化することができる。
トする等によってテストを簡単化することができる。
次に本発明の第４の実施例であるフレキシブル基板につ
いて、第６図に略示し説明する。
いて、第６図に略示し説明する。
ＬＳＩチップ３１．３２，３３．３５は良品で３４が不
良だとすると、不良チップ３４のポンディングされた領
域だけを破線３６に沿って裁断し除去する。
良だとすると、不良チップ３４のポンディングされた領
域だけを破線３６に沿って裁断し除去する。
以上のように本発明のフレキシブル基板は、不良チップ
３４が裁断除去された後でも共通配線１１．１２．１３
により良品チップ３１，３２゜３３．３５間の所定の配
線が維持される。
３４が裁断除去された後でも共通配線１１．１２．１３
により良品チップ３１，３２゜３３．３５間の所定の配
線が維持される。
従ってこの後、前述のように共通配線に所定の電位と入
力信号を供給することによって、残った複数の良品チッ
プについて連続動作又はテストが可能となる。
力信号を供給することによって、残った複数の良品チッ
プについて連続動作又はテストが可能となる。
但し、フレキシブル基板に複数のＬＳＩチップがポンデ
ィングされたままのテストは、負荷容量が大きいため動
作速度に限度がある。従って出荷直前に良品チップ毎に
裁断分離した後に最終確認のため、保証すべき動作速度
でのテストを行なうことが望ましい。
ィングされたままのテストは、負荷容量が大きいため動
作速度に限度がある。従って出荷直前に良品チップ毎に
裁断分離した後に最終確認のため、保証すべき動作速度
でのテストを行なうことが望ましい。
発明の効果
従来よりＬＳＩの連続動作テストには専用のプリント基
板と専用のソケットが不可欠であった。
板と専用のソケットが不可欠であった。
またＴＡＢの場合、サイズが小さく強度が弱いため、挿
入１位置合わせ等の取り扱いが難しかった。
入１位置合わせ等の取り扱いが難しかった。
本発明によると以上述べたように、フレキシブル基板を
チップ毎に裁断する前に多数のＬＳＩチップを動作させ
ることができるので、 １）連続動作用のプリント基板が不要 ２）連続動作用のＴＡＢ用ソケットが不要３）ＴＡＢを
ＴＡＢ用のソケットに挿入１位置合わせする工数が不要 ４）ポンディングから裁断までの連続動作及びテストが
、フレキシブル基板のまま一貫して行なえる など、多くの費用と手間とが節約される。
チップ毎に裁断する前に多数のＬＳＩチップを動作させ
ることができるので、 １）連続動作用のプリント基板が不要 ２）連続動作用のＴＡＢ用ソケットが不要３）ＴＡＢを
ＴＡＢ用のソケットに挿入１位置合わせする工数が不要 ４）ポンディングから裁断までの連続動作及びテストが
、フレキシブル基板のまま一貫して行なえる など、多くの費用と手間とが節約される。
言い換えれば本発明は、ＴＡＢ技術の弱点をカバーする
だけでなく、ＴＡＢ技術の長所を最大限発揮する画期的
なものである。
だけでなく、ＴＡＢ技術の長所を最大限発揮する画期的
なものである。
第１図は、本発明のフレキシブル基板の概略上面図′、
第２図は、フレキシブル基板の従来例の概略上＋＋’ｉ
ｉ図、第３図は、本発明のフレキシブル基板に適用され
る動作方法を説明するためのテープハンドラの概略構成
図、第４図は、本発明のフレキシブル基板に適用される
テスト方法の説明図、第６図は、本発明のフレキシブル
基板に適用されるテスト方法の説明図である。 １・・・・・・フレキシブル基板、２・・・・・・チッ
プ、３・・・・・配線、４・・・・・・リード、１０，
１１ ．１２・・・・・・配線、１３・・・・・・ジャ
ンパー線、１４・・・・・・スルーホール。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図 苓 図 ｒ−一−−−−−−−−−−−−−−−−−コ菓 図 ２６ソケツト 第 図 ／ フしキシラル暮板 第 図
第２図は、フレキシブル基板の従来例の概略上＋＋’ｉ
ｉ図、第３図は、本発明のフレキシブル基板に適用され
る動作方法を説明するためのテープハンドラの概略構成
図、第４図は、本発明のフレキシブル基板に適用される
テスト方法の説明図、第６図は、本発明のフレキシブル
基板に適用されるテスト方法の説明図である。 １・・・・・・フレキシブル基板、２・・・・・・チッ
プ、３・・・・・配線、４・・・・・・リード、１０，
１１ ．１２・・・・・・配線、１３・・・・・・ジャ
ンパー線、１４・・・・・・スルーホール。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図 苓 図 ｒ−一−−−−−−−−−−−−−−−−−コ菓 図 ２６ソケツト 第 図 ／ フしキシラル暮板 第 図
Claims (2)
- （１）フレキシブル基板上の複数のＬＳＩの電源端子同
志、接地端子同志、及び対応する入力端子同志が各々共
通接続されるように、配線パターンが形成されたことを
特徴とするＴＡＢ用のフレキシブル基板。 - （２）フレキシブル基板を集積回路チップ毎に裁断する
前に電源端子には電源電位を、接地端子には接地電位を
、入力端子には所定の入力信号をそれぞれ供給し、複数
の集積回路のチップの良否を同時に判定することを特徴
とする集積回路のテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31111088A JPH02156547A (ja) | 1988-12-08 | 1988-12-08 | フレキシブル基板と集積回路のテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31111088A JPH02156547A (ja) | 1988-12-08 | 1988-12-08 | フレキシブル基板と集積回路のテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02156547A true JPH02156547A (ja) | 1990-06-15 |
Family
ID=18013267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31111088A Pending JPH02156547A (ja) | 1988-12-08 | 1988-12-08 | フレキシブル基板と集積回路のテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02156547A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475918A (en) * | 1993-10-01 | 1995-12-19 | Electroplating Engineers Of Japan Ltd. | Method of preventing deformation of lead frames |
| US5717246A (en) * | 1996-07-29 | 1998-02-10 | Micron Technology, Inc. | Hybrid frame with lead-lock tape |
| US5729049A (en) * | 1996-03-19 | 1998-03-17 | Micron Technology, Inc. | Tape under frame for conventional-type IC package assembly |
| US6049972A (en) * | 1997-03-04 | 2000-04-18 | Tessera, Inc. | Universal unit strip/carrier frame assembly and methods |
| US6124150A (en) * | 1998-08-20 | 2000-09-26 | Micron Technology, Inc. | Transverse hybrid LOC package |
| US6687980B1 (en) | 1997-03-04 | 2004-02-10 | Tessera, Inc. | Apparatus for processing flexible tape for microelectronic assemblies |
-
1988
- 1988-12-08 JP JP31111088A patent/JPH02156547A/ja active Pending
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475918A (en) * | 1993-10-01 | 1995-12-19 | Electroplating Engineers Of Japan Ltd. | Method of preventing deformation of lead frames |
| US6143589A (en) * | 1996-03-19 | 2000-11-07 | Micron Technology, Inc. | Tape under frame for conventional-type IC package assembly |
| US6979596B2 (en) | 1996-03-19 | 2005-12-27 | Micron Technology, Inc. | Method of fabricating a tape having apertures under a lead frame for conventional IC packages |
| US5729049A (en) * | 1996-03-19 | 1998-03-17 | Micron Technology, Inc. | Tape under frame for conventional-type IC package assembly |
| US6921966B2 (en) | 1996-03-19 | 2005-07-26 | Micron Technology, Inc. | Tape under frame for lead frame IC package assembly |
| US5915166A (en) * | 1996-03-19 | 1999-06-22 | Micron Technology, Inc. | Tape under frame for conventional-type IC package assembly |
| US6894372B2 (en) | 1996-03-19 | 2005-05-17 | Micron Technology, Inc. | Tape under frame for lead frame IC package assembly |
| US6518650B2 (en) | 1996-03-19 | 2003-02-11 | Micron Technology, Inc. | Tape under frame for lead frame IC package assembly |
| US6091133A (en) * | 1996-03-19 | 2000-07-18 | Corisis; David J. | Assembly of a semiconductor device and paddleless lead frame having tape extending between the lead fingers |
| US6251708B1 (en) | 1996-07-29 | 2001-06-26 | Micron Technology, Inc. | Hybrid frame with lead-lock tape |
| US6146922A (en) * | 1996-07-29 | 2000-11-14 | Micron Technology, Inc. | Hybrid frame with lead-lock tape |
| US5717246A (en) * | 1996-07-29 | 1998-02-10 | Micron Technology, Inc. | Hybrid frame with lead-lock tape |
| US5897340A (en) * | 1996-07-29 | 1999-04-27 | Micron Technology, Inc. | Hybrid frame with lead-lock tape |
| US6008531A (en) * | 1996-07-29 | 1999-12-28 | Micron Technology, Inc. | Hybrid frame with lead-lock tape |
| US6737734B2 (en) | 1996-07-29 | 2004-05-18 | Micron Technology, Inc. | Structure and method for securing bussing leads |
| US6545343B2 (en) | 1996-07-29 | 2003-04-08 | Micron Technology, Inc. | Hybrid frame with lead-lock tape |
| US6049972A (en) * | 1997-03-04 | 2000-04-18 | Tessera, Inc. | Universal unit strip/carrier frame assembly and methods |
| US6687980B1 (en) | 1997-03-04 | 2004-02-10 | Tessera, Inc. | Apparatus for processing flexible tape for microelectronic assemblies |
| US6170151B1 (en) | 1997-03-04 | 2001-01-09 | Tessera, Inc. | Universal unit strip/carrier frame assembly and methods |
| US6476468B2 (en) | 1998-08-20 | 2002-11-05 | Micron Technology, Inc. | Transverse hybrid LOC package |
| US6406943B2 (en) | 1998-08-20 | 2002-06-18 | Micron Technology, Inc. | Transverse hybrid LOC package |
| US6531342B2 (en) | 1998-08-20 | 2003-03-11 | Micron Technology, Inst. | Method for transverse hybrid loc package |
| US6259153B1 (en) | 1998-08-20 | 2001-07-10 | Micron Technology, Inc. | Transverse hybrid LOC package |
| US6124150A (en) * | 1998-08-20 | 2000-09-26 | Micron Technology, Inc. | Transverse hybrid LOC package |
| US6753598B2 (en) | 1998-08-20 | 2004-06-22 | Micron Technology, Inc. | Transverse hybrid LOC package |
| US6835604B2 (en) | 1998-08-20 | 2004-12-28 | Micron Technology, Inc. | Methods for transverse hybrid LOC package |
| US6218216B1 (en) | 1998-08-20 | 2001-04-17 | Micron Technology, Inc. | Transverse hybrid LOC package |
| US6150710A (en) * | 1998-08-20 | 2000-11-21 | Micron Technology, Inc. | Transverse hybrid LOC package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7394268B2 (en) | Carrier for test, burn-in, and first level packaging | |
| US6812048B1 (en) | Method for manufacturing a wafer-interposer assembly | |
| US6301121B1 (en) | Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process | |
| US6825678B2 (en) | Wafer level interposer | |
| US20090001573A1 (en) | Structure and method for wire bond integrity check on BGA substrates using indirect electrical interconnectivity pathway between wire bonds and ground | |
| US7808092B2 (en) | Semiconductor device with a plurality of ground planes | |
| JPH0755878A (ja) | Ｋｇｄアレイ用テストソケット | |
| US7391104B1 (en) | Non-stick detection method and mechanism for array molded laminate packages | |
| JPH02156547A (ja) | フレキシブル基板と集積回路のテスト方法 | |
| EP1081757B1 (en) | Multichip module packaging process for known good die burn-in | |
| JPH0823015A (ja) | ソルダーバンプを有するノウングッドダイの製造方法 | |
| TW455978B (en) | Method for testing wafers | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| JP3135135B2 (ja) | 半導体装置，その製造方法，その試験方法及びその試験装置 | |
| JPH02106943A (ja) | 半導体集積回路の実装構造 | |
| JPH05343489A (ja) | 半導体装置 | |
| JPH05160215A (ja) | 半導体装置用評価装置 | |
| JPH0282634A (ja) | テープキャリア | |
| JP2004031463A (ja) | 半導体集積回路の検査方法 | |
| JPS63208233A (ja) | 半導体装置およびその製造方法並びにその半導体装置の製法に用いられるテ−プキヤリア | |
| JP2839686B2 (ja) | フィルムキャリヤテープおよびこのフィルムキャリヤテープを用いた半導体装置 | |
| US6557244B1 (en) | Wafer level board/card assembly apparatus | |
| JP2002196035A (ja) | 半導体装置の製造方法およびキャリア | |
| JP2648370B2 (ja) | Ｔａｂディバイスのバーンイン検査方法及び検査装置 | |
| JP3237166B2 (ja) | 半導体装置の検査方法 |