JP2839686B2 - フィルムキャリヤテープおよびこのフィルムキャリヤテープを用いた半導体装置 - Google Patents

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、特に、複数の半導体チップを互いに接続し
て１つの回路を構成するマルチチップ型のものであり、
特に電気的特性検査に必要なテストパッドに係わるフィ
ルムキャリヤテープおよびこのフィルムキャリヤテープ
を用いた半導体装置に関する。

（従来の技術） 電子機器に搭載される電子モジュールの性能を100％
引き出して、その電子機器に備えられる性能を完全に達
成させるための１つの要因として、電子モジュールを構
成する半導体チップや電子部品と電子機器とを結び付け
る実装技術が重要である。

上記実装技術は、二つの電子部品間あるいは二つの電
極間などを接ぐ技術である接合技術と、電子部品を搭載
するためのガラスエキポシ回路基板やセラミック基板な
どに関する回路基板技術などからなる。

上記実装技術は、半導体チップそのものの接続を主体
とする半導体実装技術と、半導体装置のリードを回転基
板に接合する基板実装技術からなる。そして、上記半導
体実装技術は、金やアルミニューム材の極細線を用いて
電極間を１本ずつ接合するワイヤボンディング技術と、
上記極細線を用いずに、かつ電極数やリード数に無関係
に一回の動作で接合を行う、いわゆる一括接合のワイヤ
レスボンディング技術からなる。

上記ワイヤボンディング技術は、半導体産業が興され
て以来、使用され続けてきた技術であるが、近年の技術
向上の目的を満足しきれない事情から、一括接合のワイ
ヤレスボンディング技術である、いわゆるTAB技術が取
り入れられてきた。

上記TAB技術のプロセスは、フィルムキャリヤテープ
製造工程、半導体チップにバンプと呼ばれる電極を形成
する工程、フィルムキャリヤテープに設けられるデバイ
スホールに突出するインナリードと上記半導体チップの
電極とを接合するインナリードボンディング工程、これ
ら半導体チップおよびインナリードを樹脂封止する工
程、電気的特性を検査する工程、アウタリードを打ち抜
く工程、上記アウタリードを回路基板に接合するアウタ
リードボンディング工程からなる。

上記フィルムキャリヤテープ製造工程と電極形成工程
とを除く、以下に説明した工程をまとめてパッケージ工
程と呼んでいる。

このようなTAB技術によるパッケージの特徴として、
テープ上で電気的特性検査ができること、テープの可撓
性を利用して折り曲げや立体的な実装ができること、テ
ープ上に配線パターンを形成して回路基板にできるこ
ろ、薄型で小型のパッケージを得ることの他に、同一テ
ープに複数の半導体チップを搭載して１つの回路を構成
する、いわゆるマルチチップ型のフィルムキャリヤテー
プが得られる利点がある。

これは、たとえば第６図に示すように構成される。フ
ィルムキャリヤテープのポリイミド樹脂からなるベース
フィルム１に、ここでは２種類の開口面積のデバイスホ
ール2a,2bが開口するとともに、それぞれの周縁からデ
バイスホール2a,2b内にインナリードを突出させたリー
ド配線3a…,3b…が設けられる。上記リード配線3a…,3b
…は３種類あって、その一方3a…は他端部にテストパッ
ド４…が設けられるアウタリードとなるもの、他方3b…
は上記デバイスホール2a,2b相互間を互いに接続し、か
つその両端がそれぞれのデバイスホール2a,2bに突出す
るインナリードであるものとに分かれる。また、各デバ
イスホール2a,2bには、それぞれ最適な面積の第１の半
導体チップ5aと第２の半導体チップ5bとが嵌合し、かつ
ここでは図示しない電極上のバンプ（金属突起）と上記
インナリードとが接続される。

たとえば、上記第１の半導体チップ5aはCPUとして用
いられ、上記第２の半導体チップ5bは液晶表示の駆動用
LSIチップとして用いられる。このような使い方である
と、両方のチップ5a,5bを接続するための接続箇所が減
少するとともに特別に上記チップ5a,5bを搭載するため
の回路基板が不要である。すなわち、テープ自体が回路
基板を兼用することとなる。

（発明が解決しようとする課題） ところで、このようなマルチチップ型のフィルムキャ
リヤテープにおいても、第1,第２の半導体チップ5a,5b
をインナリードボンディングした状態で、それぞれの電
気的な特性を検査しなければならない。

なお説明すれば、ウェハプロセス終了後のプローブ検
査では、所定の電圧、電流、周波数を印加できない場合
が多く、ウェハプロセス終了後のプローブ検査で良品と
認められたチップでも、実際の機能検査を行うと数％か
ら数10％の不良チップが混在していることが多い。その
ための検査を上記工程後に行なう必要があり、TAB技術
を採用すると、この検査がテープの状態で連続して行な
える特徴があることは、先に説明した通りである。

マルチチップ型のフィルムキャリヤテープに上記複数
の半導体チップ5a,5bをボンディングする方法として、
はじめ同一のベースフィルム１にたとえば第１の半導体
チップ5aを連続してボンディグし、一旦ベースフィルム
１を巻き取る。そして、再びベースフィルム１を繰り出
し、第２の半導体チップ5bをボンディングしてから巻き
取る。

そのため、各半導体チップ5a,5bはそれぞれ別個に、
良品もしくは不良品になることが考えられる。したがっ
て、電気的特性検査は、各半導体チップ5a,5bそれぞれ
について行うのが理想である。

第７図に示すように、通常の電気的特性検査は、プロ
ーブＴの先端を半導体チップＰに接続したリード配線Ｒ
に押し当てて行うようになっている。

しかしながら、近時の多ピン化の影響のため、実際の
リード配線Ｒのピッチが極く小さく、かつリード配線Ｒ
自体の幅寸法が極めて狭い。人為的にプローブＴの先端
をこのようなリード配線Ｒの中途部に押し当てることは
可能であるが、大量生産に見合うよう、この検査を自動
化し一括して行おうとしても、正確さに欠ける。すなわ
ち、先に第６図に示した、第1,第２の半導体チップ5a,5
b相互を電気的に接続するリード配線3b…の中途部に上
記プローブＴの先端を正確に押し当てることはできな
い。

したがって、実際の電気的特性の検査は、各デバイス
ホール2a,2bに突出するインナリードを備えたリード配
線3a…のアウタリード側端部に設けられたテストパッド
４…に上記プローブＴの先端を押し当てて行われる。換
言すれば、上記テストパッド４…は、プローブＴの先端
部を当てやすい形状および面積に形成されている。

このような検査方法であると、第1,第２の半導体チッ
プ5a,5bの両方が良品である場合に限って良品の検査結
果が得られ、このいずれか一方もしくは両方が不良品の
場合には、全て不良品の検査結果となる。

しかしながら、両方の半導体チップ5a,5bが揃って良
品もしくは不良品となることは極めて少なく、いずれか
一方の半導体チップたとえば5aが良品で、他方の半導体
チップ5bが不良品であること、あるいは5bが良品で5aが
不良品となる場合の方が多い。

両半導体チップ5a,5bとも良品であれば何ら問題がな
く、また両半導体チップ5a,5bとも不良品であれば、そ
のまま廃棄するので問題がない。しかしながら、一方の
半導体チップ5aもしくは5bが良品で、他方の半導体チッ
プ5bもしくは5aが不良品である場合には、当然、そのま
ま使用することは不可であり、かと言って廃棄すると、
良品の半導体チップ5aもしくは5bがムダとなってしま
う。

先に第７図に示したような、担体の半導体チップＰで
１つの回路が構成されるフィルムキャリヤテープにおい
ては、電気的特性検査による不良品発見率は略一定して
いて、最大で歩留まり80％である。この数字を、そのま
ま第６図に示す上述した複数の半導体チップ5a,5bで１
つの回路を構成するフィルムキャリヤテープに適用する
と、単純計算で歩留まりが40〜50％までに低下してしま
い、テープコストが極めて高いという不具合がある。

本発明は、上記事情に着目してなされたものであり、
マルチチップ型のものにおいて、それぞれの半導体チッ
プに係わる電気的特性検査を可能にして、良品である半
導体チップを生かすことにより、テープコストの低減化
を図れるフィルムキャリヤテープおよびこのフィルムキ
ャリヤテープを用いた半導体装置を提供することを目的
とする。

〔発明の構成〕

（課題を解決するための手段） 上述の目的を達成するため本発明は、可撓性を有する
ベースフィルムに、所定間隔を存して複数のデバイスホ
ールが設けられ、これらデバイスホールに互いに所定間
隙を存してインナリードが突出する多数のリード配線が
設けられ、それぞれのデバイスホールに半導体チップが
嵌合するとともにその電極が上記インナリードと接続さ
れ、かつ複数の半導体チップは上記リード配線を介して
接続されて１つの回路を構成するマルチチップ型のフィ
ルムキャリヤテープにおいて、上記半導体チップ相互を
接続するリード配線の中途部に補助テストパッドを設け
たことを特徴とするフィルムキャリヤテープである。

また本発明は、可撓性を有するベースフィルムに、所
定間隔を存して複数のデバイスホールが設けられ、これ
らデバイスホールに互いに所定間隙を存してインナリー
ドが突出する多数のリード配線が設けられ、それぞれの
デバイスホールに半導体チップが嵌合するとともにその
電極が上記インナリードと接続され、かつ複数の半導体
チップは上記リード配線を介して接続されて１つの回路
を構成するマルチチップ型のフィルムキャリヤテープに
おいて、上記半導体チップ相互を接続するリード配線の
中途部に補助テストパッドを設け、このフィルムキャリ
ヤテープの所定領域を保護樹脂でモールドしてなること
を特徴とする半導体装置である。

（作用） 複数の半導体チップを備えて１つの回路を構成するマ
ルチチップ型のものにおいて、互いの半導体チップを接
続するリード配線を中途部に補助テストパッドを設けた
から、それぞれの半導体チップに対する電気的特性の自
動検査が可能になり、各半導体チップの良品，不良品の
判別ができる。

（実施例） 以下、本発明の一実施例を図面にもとづいて説明す
る。

第１図に、フィルムキャリヤテープを示す。後述する
リード配線3b…を除いて、他の構成は先に説明したもの
と全く同一でよい。すなわち、ポリイミド樹脂からなる
ベースフィルム１に、２種類の開口面積のデバイスホー
ル2a,2bが開口され、それぞれの周縁からインナリード
を突出させたリード配線3a…が設けられる。上記リード
配線3a…は、アウタリードとなる他端部にテストパッド
４…が設けられる。それぞれのデバイスホール2a,2bに
は、それぞれ最適な面積の第１の半導体チップ5aと第２
の半導体チップ5bとが嵌合し、かつここでは図示しない
電極上のバンプ（金属突起）と上記インナリードとが接
続される。

また、第1,第２の半導体チップ5a,5b相互を接続する
リード配線3b…が設けられ、両端のインナリードが各半
導体チップ5a,5bの電極に接続されることには変わりが
ない。ただし、これらリード配線3b…の中途部には、補
助テストパッド10…が一体に設けられる。

すなわち、これら補助テストパッド10…の面積形状
は、上記リード配線3a…のアウタリード側端部に一体に
設けられるテストパッド４…と略同一である。これら補
助テストパッド10…が設けられる各リード配線3b…は、
互いのピッチが極めて小さく、かつ幅寸法が極めて狭い
のに対して、上記補助テストパッド10…は上述したよう
なプローブＴの先端部が当たる充分な面積を確保しなけ
ればならない。したがって、補助テストパッド10…を一
列に並べることができないので、ここではリード配線3b
1本づつの位置を変えて二列に並べる、いわゆる千鳥状
に配列し、必要な面積を確保する。

このようにして構成されるフィルムキャリヤテープで
あれば、図示するようなインナリードボンディングした
後の状態で、たとえば第１の半導体チップ5aに接続され
るリード配線3a…のテストパッド４…と、リード配線3b
…の中途部に設けられる補助テストパッド10…とに、プ
ローブＴの先端を押し当てて電気的特性の自動検査を行
い、良品あるいは不良品の判別ができる。

ついで、第２の半導体チップ5bに接続されるリード配
線3a…のテストパッド４…と、リード配線3b…の中途部
に設けられる補助テストパッド10…とにプローブＴの先
端を押し当てて電気的特性の自動検査を行い、良品ある
いは不良品の判別ができる。

それぞれの半導体チップ5a,5bが良品であることが判
別できたら、各リード配線3a…のアウタリードがその端
縁から突出した状態でベースフィルム１を切断する。そ
してさらに、第２図および第３図に示すように、各リー
ド配線3a…のアウタリードにリードフレーム11…をアウ
タリードボンディングするとともに、上記半導体チップ
5a,5bとリード配線3a…,3b…を完全に、および上記リー
ドフレーム11…の一部を保護樹脂12でモールドし、半導
体装置Ｓを得る。

先の電気的特性の検査で、いずれか一方の半導体チッ
プ5aもしくは5bが不良品であることが判明したら、それ
を廃棄し、残る良品の半導体チップ5bもしくは5aを保存
する。新たな半導体チップ5a,5bに対する電気的特性の
検査で、対象となる良品の半導体チップ5aもしくは5bが
残されたら、これら良品の半導体チップ5a,5b相互のリ
ード配線3b…を互いに接続する。そして、アウタリード
ボンディングすることにより、良品の半導体装置Ｓが得
られる。

残された良品相互の半導体チップ5a,5bを互いに容易
に、かつ確実に接続するためには、第４図に示すように
するとよい。

すなわち、第1,第２の半導体チップ5a,5b相互を接続
するリード配線3b…の中途部が露出するように、上記ベ
ースフィルム１に予めリペア用開口部15を設ける。この
リペア用開口部15は、上記補助テストパッド10…の近傍
に設けることとし、補助テストパッド10…を露出しては
ならない。すなわち、補助テストパッド10…を露出させ
てしまうと、上記プローブＴを押し当てて電気的特性の
検査をなすとき、必要な強度が保持されなくなる。

このようにして構成されるフィルムキャリヤテープに
おいて、インナリードボンディングを終了した時点で、
それぞれの半導体チップ5a,5bに対する電気的特性検査
を行う。

検査の結果、第５図に示すように、ある回路で、たと
えば第１の半導体チップ5aは良品であるが、第２の半導
体チップ5bは不良品であることが判明したら、良品側の
第１の半導体チップ5aおよびリード配線3a,3bを残した
状態で、かつアウタリードボンディング可能な形状にベ
ースフィルム１を部分的に打ち抜く。その下段に示すよ
うに、上記テストパッド４…に接続していたリード配線
3a…は、ベースフィルム１端縁からそのアウタリードが
突出する。第１の半導体チップ5aに接続していたリード
配線3b…の中途部は、それまであったリペア用開口部15
の端縁から突出する、ベースフィルム小片16aが得られ
る。この状態で、残った不良品側の第２の半導体チップ
5bをベースフィルム１ごとに廃棄し、良品側の第１の半
導体チップ5aとリード配線3a…,3b…の一部が残ったベ
ースフィルム小片16aを保存する。

また、他の回路で、たとえば第２の半導体チップ5bは
良品であるが、第１の半導体チップ5aは不良品であるこ
とが判明したら、良品側の第２の半導体チップ5bおよび
リード配線3a…,3b…をアウタリードボンディング可能
な形状に打ち抜く。その下段に示すように、テストパッ
ド４…に接続していたリード配線3a…は、ベースフィル
ム１端縁からそのアウタリードが突出する。第２の半導
体チップ5bに接続していたリード配線3b…の中途部は、
その端縁がコ字状に残るように切断されたリペア用開口
部15に突出する、ベースフィルム小片16bが得られる。
この状態で、残った不良品側の第１の半導体チップ5aを
ベースフィルム１ごと廃棄し、打ち抜いた良品側の第２
の半導体チップ5bとリード配線3a…,3bの一部および端
縁が開口するリペア用開口部15が残ったベースフィルム
小片16bを保存する。

対象となるベースフィルム小片16a,16bが揃ったら、
さらに下段に示すように、それぞれのベースフィルム小
片16a,16bの端縁相互を突き合わせ、かつリペア用開口
部15もしくはその端縁から突出するリード配線3b…,3b
…相互を重ね合わせる。そして、加熱したボンディング
ツールでリード配線3b,3b相互を加圧し、一括接合す
る。したがって、最下段に示すように、互いに良品であ
る第1,第２の半導体チップ5a,5b相互が接続される１つ
の回路を備えたフィルムキャリヤテープ片17が得られ
る。このフィルムキャリヤテープ片17を用いて、上述し
たようなリードフレーム11にアウタリードボンディング
し、かつ保護樹脂12をモールドすれば、全く正常な半導
体装置Ｓとなる。

なお、互いのリード配線3b,3b相互を接合する手段と
しては、この他、たとえば一方のリード配線3bを溶融は
んだ中に浸漬し、かつここから引き上げて他のリード配
線3bにはんだメッキして接合する手段や、異方性導電フ
ィルムによる接合手段などがある。

〔発明の効果〕

以上説明したように本発明によれば、複数の半導体チ
ップをリード配線を介して接続し、これらで１つの回路
を構成するマルチチップ型のものにおいて、上記半導体
チップ相互を接続するリード配線の中途部に補助テスト
パッチを設けたフィルムキャリヤテープであり、またこ
のフィルムキャリヤテープを用いてなる半導体装置であ
るから、それぞれの半導体チップの電気的特性の検査が
でき、そのため、いずれか一方の半導体チップが不良品
であることが判明しても、残る良品である半導体チップ
を生かすことができ、テープコストの低減化を図れると
いう効果を奏する。

また、本発明は、ベースフィルムにリペア用部開口を
設けたので、互いに接続される複数の半導体チップのう
ちの、いずれか一方が不良品であっても、これらの間に
設けられるリペア用開口部に沿ってベースフィルムを切
断して、良品側の半導体チップに接続されるリード配線
をリペア用開口部に突出した状態で残し、対象となる良
品の半導体チップがあれば同様に切断して、残した良品
側の半導体チップと先に残した良品の半導体チップとの
リード配線相互を、リペア用開口部から突出する部位で
接続できる。したがって、設定された１つの回路を構成
するマルチチップ型のものにおいて、いずれか一方の半
導体チップが不良品であることが判明しても、残る良品
である半導体チップを生かすことができ、テープコスト
の低減化を図れるという効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すフィルムキャリヤテー
プの正面図、第２図は上記フィルムキャリヤテープを用
いた半導体装置の概略横断平面図、第３図はその縦断面
図、第４図は本発明の他の実施例を示すフィルムキャリ
ヤテープの正面図、第５図は良品相互の半導体チップを
用いて新たなフィルムキャリヤテープ片を形成する工程
の説明図、第６図は本発明の従来例を示すフィルムキャ
リヤテープの正面図、第７図は電気的特性の検査工程を
説明する図である。 １……ベースフィルム、2a,2b……デバイスホール、3a,
3b……リード配線,5a,5b……半導体チップ、10……補助
テストパッド、15……リペア用開口部。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−232436（ＪＰ，Ａ) 特開 昭61−6832（ＪＰ，Ａ) 特開 昭55−24477（ＪＰ，Ａ) 特開 昭59−54252（ＪＰ，Ａ) 特開 昭64−21935（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/60 311

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】可撓性を有するベースフィルムに、所定間
   隔を存して複数のデバイスホールが設けられ、これらデ
   バイスホールに互いに所定間隙を存してインナリードが
   突出する多数のリード配線が設けられ、それぞれのデバ
   イスホールに半導体チップが嵌合するとともにその電極
   が上記インナリードと接続され、かつ複数の半導体チッ
   プは上記リード配線を介して接続されて１つの回路を構
   成するマルチチップ型のフィルムキャリヤテープにおい
   て、上記半導体チップ相互を接続するリード配線の中途
   部に補助テストパッドを設けたことを特徴とするフィル
   ムキャリヤテープ。
2. 【請求項２】上記ベースフィルムには、上記半導体チッ
   プ相互を接続するリード配線が露出するリペア用開口が
   設けられることを特徴とする特許請求の範囲第１項記載
   のフィルムキャリヤテープ。
3. 【請求項３】可撓性を有するベースフィルムに、所定間
   隔を存して複数のデバイスホールが設けられ、これらデ
   バイスホールに互いに所定間隙を存してインナリードが
   突出する多数のリード配線が設けられ、それぞれのデバ
   イスホールに半導体チップが嵌合するとともにその電極
   が上記インナリードと接続され、かつ複数の半導体チッ
   プはリード配線を介して接続されて１つの回路を構成す
   るマルチチップ型のフィルムキャリヤテープにおいて、
   上記半導体チップ相互を接続するリード配線の中途部に
   補助テストパッドを設け、このフィルムキャリヤテープ
   の所定領域を保護樹脂でモールドしてなることを特徴と
   する半導体装置。
4. 【請求項４】上記ベースフィルムには、上記半導体チッ
   プ相互を接続するリード配線が露出するリペア用開口が
   設けられることを特徴とする特許請求の範囲第３項記載
   の半導体装置。