JPH04144147A - フィルムキャリヤテープおよびこのフィルムキャリヤテープを用いた半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、特に、複数の半導体チップを互いに接続して
１つの回路を構成するマルチチップ型のものであり、特
に電気的特性検査に必要なテストパッドに係わるフィル
ムキャリヤテープおよびこのフィルムキャリヤテープを
用いた半導体装置に関する。

（従来の技術） 電子機器に搭載される電子モジュールの性能を１００９
６引き出しで、その電子機器に備えられる性能を完全に
達成させるための１つの要因として、電子モジュールを
構成する半導体チップや電子部品と電子機器とを結び付
ける実装技術か重要である。

上記実装技術は、二つの電子部品間あるいは二つの電極
間などを接ぐ技術である接合技術と、電子部品を搭載す
るためのガラスエキポジ回路基板やセラミック基板など
に関する回路基板技術などからなる。

上記実装技術は、半導体チップそのものの接続を主体と
する半導体装技術と、半導体装置のリートを回路基板に
接合する基板実装技術からなる。

そして、上記半導体装技術は、金やアルミニュム材の極
細線を用いて電極間を１本ずつ接合するワイヤボンディ
ング技術と、上記極細線を用いずに、かつ電極数やリー
ド数に無関係に一回の動作で接合を行う、いわゆる−括
接合のワイヤレスボンディング技術からなる。

上記ワイヤボンディング技術は、半導体産業が興されて
以来、使用され続けてきた技術であるが、近年の技術向
上の目的を満足しきれない事情から、−括接合のワイヤ
レスボンディング技術である、いわゆるＴＡＢ技術が取
り入れられてきた。

上記ＴＡＢ技術のプロセスは、フィルムキャリヤテープ
製造工程、半導体チップにバンブと呼ばれる電極を形成
する工程、フィルムキャリヤテープに設けられるデバイ
スホールに突出するインナリードと上記半導体チップの
電極とを接合するインナリードボンディング工程、これ
ら半導体チップおよびインナリードを樹脂封止する工程
、電気的特性を検査する工程、アウタリードを打ち抜く
工程、上記アウタリートを回路基板に接合するアウタリ
ードボンディング工程からなる。

上記フィルムキャリヤテープ製造工程と電極形成工程と
を除く、以下に説明した工程をまとめてパッケージ工程
と呼んでいる。

このようなＴＡＢ技術によるパッケージの特徴として、
テープ上で電気的特性検査ができること、テープの可撓
性を利用して折り曲げや立体的な実装かできること、テ
ープ上に配線パターンを形成して回路基板にてきること
、７ｉｉ型で小型のパッケージを得ることの他に、同一
テープに複数の半導体チップを搭載して１つの回路を構
成する、いわゆるマルチチップ型のフィルムキャリヤテ
ープか得られる利点かある。

これは、たとえば第６図に示すように構成される。フィ
ルムキャリヤテープのポリイミド樹脂からなるベースフ
ィルム１に、ここでは・−２種類の開口面積のデバイス
ホール２ａ、　　２ｂが開口するとともに、それぞれの
周縁からデバイスホール２ａ。

２ｂ内にインナリードを突出させたリー　ド配線３ａ・
・・、３ｂ・・・か設けられる。上記リード配線３ａ・
・・、３ｂ・・・は２種類あって、その一方３ａ・・・
は他端部にテストバッド４・・・が設けられるアウタリ
ードとなるもの、他方３ｂ・・・は上記デバイースポー
ル２ａ、２ｂ相互間を互いに接続し、かつその両端がそ
れぞれのデバイスホール２ａ、２ｂに突出するインナリ
ードであるものとに分かれる。また、各デバイスホール
２ａ、２ｂには、それぞれ最適な面積の第１の半導体チ
ップ５ａと第２の半導体チップ５ｂとが嵌合し、かっこ
こては図示しない電極上のバンプ（金属突起）と上記イ
ンナリードとか接続される。

たとえば、上記第１の半導体チップ５ａはＣＰＵとして
用いられ、上記第２の半導体チップ５ｂは液晶表示の駆
動用ＬＳＩチップとして用いられる。このような使い方
であると、両方のチップ５ａ、５ｂを接続するための接
続箇所が減少するとともに特別に上記チップ５ａ、５ｂ
を搭載するための回路基板が不要である。すなわち、テ
ープ自体が回路基板を兼用することとなる。

（発明が解決しようとする課題） ところで、このようなマルチチップ型のフィルムキャリ
ヤテープにおいても、第１．第２の半導体チップ５ａ、
５ｂをインナリードボンディングした状態で、それぞれ
の電気的な特性を検査しなければならない。

なお説明すれば、ウェハプロセス終了後のプロブ検査で
は、所定の電圧、電流、周波数を印加てきない場合か多
く、ウェハプロセス終了後のプローブ検査で良品と認め
られたチップでも、実際の機能検査を行なうと数９６か
ら数１０％の不良チップが混在していることか多い。そ
のための検査を上記工程後に行なう必要かあり、ＴＡＢ
技術を採用すると、この検査がテープの状態で連続して
行なえる特徴があることは、先に説明した通りである。

マルチチップ型のフィルムキャリヤテープに上記複数の
半導体チップ５ａ、５ｂをボンディングする方法として
、はじめ同一のベースフィルム１にたとえば第１の半導
体チップ５ａを連続してボンディングし、−旦ベースフ
ィルム１を巻き取る。

そｌ〜で、再びベースフィルム］を繰り出し、第２の半
導体チップ５ｂをボンディングしてから巻き取る。

そのため、各半導体チップ５ａ、５ｂはそれぞれ別個に
、良品もしくは不良品になることか考えられる。したか
って、電気的特性検査は、各′１４導体チップ５ａ、５
ｂそれぞれについて行うのか理想である。

第７図に示すように、通常の電気的特性検査は、プロー
ブＴの先端を半導体チップＰに接続したリード配線Ｒに
押し当てて行うようになっている。

しかしながら、近時の多ビン化の影響のため、実際のリ
ード配線Ｒのピッチか極く小さく、かつリード配線Ｒ自
体の幅寸法が極めて狭い。人為的にプローグＴの先端を
このようなリード配線Ｒの中途部に押し当てることは可
能であるか、大量生産に見合うよう、この検査を自動化
し一括して行おうとしても、正確さに欠ける。すなわち
、先に第６図に示した、第１．第２の半導体チップ５ａ
５ｂ相互を電気的に接続するリード配線３ｂ・・・の中
途部に上記プローブＴの先端を正確に押し当てることは
できない。

したかって、実際の電気的特性の検査は、各デバイスホ
ール２ａ、　　２ｂに突出するインナリードを備えたリ
ート配線３ａ・・のアウタリード側端部に設けられるテ
ストパッド４・に」二記プローブＴのｔｉを押し当てて
行われる。換金すれば、上記テストベット４　は、プロ
ーブＴの先端部を当てやすい形状および面積に形成され
ている。

このような検査方法であると、第１　第２の半導体チッ
プ５ａ、５ｂの両方か良品である場合に限って良品の検
査結果か得られ、そのいずれか−方もしくは両方か不良
品の場合には、全て不良品の検査結果となる。

しかしながら、両方の半導体チップ５ａ、５ｂか揃って
良品もしくは不良品となることは極めて少なく、いずれ
か一方の半導体チップたとえば５ａか良品で、他方の半
導体チップ５ｂか不良品であること、あるいは５ｂか良
品で５ａか不良品となる場合の方か多い。

両半導体チップ５ａ、５ｂとも良品であれば何ら問題か
なく、また両半導体チップ５ａ　　５ｂとも不良品であ
れば、そのまま廃棄するので問題がない。しかしながら
、一方の半導体チップ５ａもしくは５ｂか良品で、他方
の半導体チップ５ｂもしくは５ａが不良品である場合に
は、当然、そのまま使用することは不可であり、かと言
って廃棄すると、良品の半導体チンプ５ａもしくは５ｂ
がムダとなってしまう。

先に第７図に示したような、単体の半導体チップＰて１
つの回路か構成されるフィルムキャリヤテープにおいて
は、電気的特性検査による不良品発見率は略一定してい
て、最大で歩留まり８０％である。この数字を、そのま
ま第６図に示す上述した複数の半導体チップ５ａ、５ｂ
て１つの回路を構成するフィルムキャリヤテープに適用
すると、単純計算で歩留まりか４０〜５０％までに低下
してしまい、テープコストが極めて高いという不具合か
ある。

本発明は、上記事情に着目してなされたものであり、マ
ルチチップ型のものにおいて、それぞれの半導体チップ
に係わる電気的特性検査を可能にして、良品である半導
体チップを生かすことにより、テープコストの低減化を
図れるフィルムキャリヤテープおよびこのフィルムキャ
リヤテープを用いた半導体装置を提供することを目的と
する。

〔発明の構成〕

（課題を解決するための手段） 上述の目的を達成するため本発明は、可撓性を何するベ
ースフィルムに、所定間隔を存して複数のデバイスホー
ルか設けられ、これらデバイスホールに互いに所定間隙
を存してインナリードか突出する多数のリード配線か設
けられ、それぞれのデバイスホールに半導体チップか嵌
合するとともにその電極か上記インナリードと接続され
、かつ複数の半導体チップは上記リード配線を介して接
続されて１つの回路を構成するマルチチップ型のフィル
ムキャリヤテープにおいて、上記半導体チップ相互を接
続するリード配線の中途部に補助テストパッドを設けた
ことを特徴とするフィルムキャリヤテープである。

また本発明は、可撓性を有するベースフィルムに、所定
間隔を存して複数のデバイスホールか設けられ、これら
デバイスホールに互いに所定間隙を存してインナリート
か突出する多数のり−ト配線か設けられ、それぞれのデ
バイスホールに半導体チップが嵌合するとともにその電
極か上記インナリードと接続され、かつ複数の半導体チ
ップは上記リード配線を介して接続されて１つの回路を
構成するマルチチップ型のフィルムキャリヤテープにお
いて、上記半導体チップ相互を接続するリード配線の中
途部に補助テストパッドを設け、このフィルムキャリヤ
テープの所定領域を保護樹脂でモールドしてなることを
特徴とする半導体装置である。

（作用） 複数の半導体チップを備えて１つの回路を構成するマル
チチップ型のものにおいて、互いの半導体チップを接続
するリード配線の中途部に補助テストパッドを設けたか
ら、それぞれの半導体チップに対する電気的特性の自動
検査が可能になり、各半導体チップの良品、不良品の判
別ができる。

（実施例） 以下、本発明の一実施例を図面にもとづいて説明する。

第１図に、フィルムキャリヤテープを示す。後述するリ
ード配線３ｂ・を除いて、他の構成は尤に説明したもの
と全く同一でよい。すなわち、ボッイミド樹脂からなる
ベースフィルム１に、２種類の開口面積のデバイスホー
ル２ａ、　　２ｂか開口され、それそ゛れの周縁からイ
ンナリードを突出させたリード配線３ａ・・・が設けら
れる。上記リード配線３ａ・・・は、アウタリードとな
る他端部にテストパッド４・・・が設けられる。それぞ
れのデバイスホール２ａ　２ｂには、それぞれ最適な面
積の第１の半導体チップ５ａと第２の半導体チップ５ｂ
とが嵌合し、かつここでは図示しない電極上のバンプ（
金属突起）と上記インナリードとか接続される。

また、第１．第２の半導体チップ５ａ、５ｂ相互を接続
するリード配線３ｂ・・か設けられ、両端のインナリー
ドか各半導体チップ５ａ、５ｂの電極に接続されること
には変わりかない。たたし、これらリート配線３ｂ・・
の中途部には、補助テストパッド１０・・・か一体に設
けられる。

すなわち、これら補助テストパッド１０・・の面積形状
は、上記リート配線３ａ・・のアウタリード側端部に一
体に設けられるテストバット４・・と路間−である。こ
れら補助テストパッド１０・・・が設けられる各リード
配線３ｂ・・・は、互いのピッチが極めて小さく、かつ
幅寸法が極めて狭いのに対して、上記補助テストパッド
１０・・・は上述したようなプローブＴの先端部が当た
る充分な面積を確保しなければならない。したがって、
補助テストパッド１０・・を−列に並べることができな
いので、ここではリード配線３ｂ１本づつの位置を変え
て二列に並べる、いわゆる千鳥状に配列し、必要な面積
を確保する。

このようにして構成されるフィルムキャリヤテープであ
れば、図示するようなインナリードボンディングした後
の状態で、たとえば第１の半導体チップ５ａに接続され
るリード配線３ａ・・・のテストバッド４・・・と、リ
ード配線３ｂ・・の中途部に設けられる補助テストパッ
ド１０・・・とに、プローブＴの先端を押し当てて電気
的特性の自動検査を行い、良品あるいは不良品の判別か
できる。

ついで、第２の半導体チップ５ｂに接続されるリード配
線３ａ・・・のテストパット４・・と、リート配線３ｂ
・・・の中途部に設けられる補助テストツマ・ノド１０
・・・とにプローブＴの先端を押し当てて電気的特性の
自動検査を行い、良品あるいは不良品の判別かできる。

それぞれの半導体チップ５ａ、５ｂか良品であることか
判別できたら、各リード配線３ａ・・・のアウタリード
がその端縁から突出した状態でベースフィルム１を切断
する。そしてさらに、第２図および第３図に示すように
、各リード配線３ａ・−のアウタリードにリードフレー
ム１１・・・をアウタリードボンディングするとともに
、上記半導体チップ５ａ　　５ｂとリート配線３ａ・・
、３ｂ・・を完全に、および上記リードフレーム１１・
・・の一部を保護樹脂１２でモールドし、半導体装置Ｓ
を得る。

先の電気的特性の検査で、いずれか一方の半導体チップ
５ａもしくは５ｂか不良品であることか判明したら、そ
れを廃棄し、残る良品の半導体チップ５ｂもしくは５ａ
を保存する。新たな半導体チップ５ａ、５ｂに対する電
気的特性の検査で、対象となる良品の半導体チップ５ａ
もしくは５ｂが残されたら、これら良品の半導体チップ
５ａ。

５ｂ相互のリート配線３ｂ・・・を互いに接続する。

そして、アウタリードボンディングすることにより、良
品の半導体装置Ｓが得られる。

残された良品相互の半導体チップ５ａ、５ｂを互いに容
易に、かつ確実に接続するためには、第４図に示すよう
にするとよい。

すなわち、第１．第２の半導体チップ５ａ。

５ｂ相互を接続するリード配線３ｂ・・・の中途部が露
出するように、上記ベースフィルム１に予めりベア用開
口部１５を設ける。このりベア用開口部１５は、上記補
助テストパット１０・・の近傍に設けることとし、補助
テストバッド１０・・・を露出してはならない　すなわ
ち、補助テストバッド１０・・を露出させてしまうと、
上記プローブＴを押し当てて電気的特性の検査をなすと
き、必要な強度か保持されなくなる。

このようにして構成されるフィルムキャリャテプにおい
て、インナリートボンデインクを終了した時点で、それ
ぞれの半導体チップ５ａ、５ｂに対する電気的特性検査
を行う。

検査の結果、第５図に示すように、ある回路で、たとえ
ば第１の半導体チップ５ａは良品であるか、第２の半導
体チップ５ｂは不良品であることか判明したら、良品側
の第１の半導体チップ５ａおよびリード配線３ａ、３ｂ
を残した状態で、かつアウタリートボンディング可能な
形状にベースフィルム１を部分的に打ち抜く。その下段
に示すように、上記テストパット４・・・に接続してい
たリード配線３ａ・・・は、ベースフィルム１端縁から
そのアウタリードか突出する。第１の半導体チップ５ａ
に接続していたリード配線３ｂ・・・の中途部は、それ
まであったりベア用開口部１５の端縁から突出する、ベ
ースフィルム小片１６ａが得られる。この状態で、残っ
た不良品側の第２の半導体チ・ノブ５ｂをベースフィル
ム〕ごと廃棄し、良品側の第１の半導体チップ５ａとリ
ード配線３ａ・・３ｂ・ノ一部カ残ったベースフィルム
小片１６　ａを保存する。

また、他の回路で、たとえば第２の半導体チ・ンプ５ｂ
は良品であるか、第１の半導体チップ５ａは不良品であ
ることか判明したら、良品側の第２の半導体チップ５ｂ
およびリード配線３ａ・・３ｂ・をアウタリートボンデ
ィング可能な形状１こ打ち抜く。その下段に示すように
、テスト／＜・ノド４・・に接続していたリード配線３
ａ・・・は、ベースフィルム１端縁からそのアウタリー
ドか突出する。

第２の半導体チップ５ｂに接続していたリート配線３ｂ
・・・の中途部は、その端縁がコ字状に残るように切断
されたりベア用開口部１５に突出する、ベースフィルム
小片１６ｂが得られる。この状態で、残った不良品側の
第１の半導体チ・ンプ５ａをベースフィルムｌごと廃棄
し、打ち抜いた良品側の第２の半導体チップ５ｂとリー
ド配線３ａ・・３ｂの一部および端縁か開口するりベア
用開口部１５か残ったベースフィルム小片１６ｂを保存
する。

対象となるヘースフイルム小片１６ａ、１６ｂか揃った
ら、さらに下段に示すように、それぞれのベースフィル
ム小片１６ａ、１６ｂの端縁相互を突き合わせ、かつリ
ペア用開口部１５もしくはその端縁から突出するリード
配線３ｂ・・、３ｂ・・相互を重ね合わせる。そして、
加熱したボンディングツールでリート配線３ｂ、３ｂ相
互を加圧し、−括接合する。したかって、最下段に示す
ように、互いに良品である第１．第２の半導体チップ５
ａ５ｂ相互か接続される１つの回路を備えたフィルムキ
ャリヤテープ片１７が得られる。このフィルムキャリヤ
テープ片１７を用いて、上述したようなリードフレーム
１１にアウタリードボンディングし、かつ保護樹脂１２
をモールドすれば、全く正常な半導体装置Ｓとなる。

なお、互いのリート配線３ｂ、３ｂ相互を接合する手段
としては、この他、たとえば一方のリード配線３ｂを溶
融はんだ中に浸漬し、かつここから引き上げて他のリー
ド配線３ｂにはんだメツキして接合する手段や、異方性
導電フィルムによる接合手段などがある。

〔発明の効果〕

以上説明したように本発明によれば、複数の半導体チッ
プをリード配線を介して接続し、これらで１つの回路を
構成するマルチチップ型のものにおいて、上記半導体チ
ップ相互を接続するリート配線の中途部に補助テストパ
ッドを設けたフィルムキャリヤテープであり、またこの
フィルムキャリヤテープを用いてなる半導体装置である
から、それぞれの半導体チップの電気的特性の検査かで
き、そのため、いずれか一方の半導体チップか不良品で
あることが判明しても、残る良品である半導体チップを
生かすことができ、テープコストの低減化を図れるとい
う効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すフィルムキャリヤテー
プの正面図、第２図は上記フィルムキャリヤテープを用
いた半導体装置の概略横断平面図、第３図はその縦断面
図、第４図は本発明の他の実施例を示すフィルムキャリ
ヤテープの正面図、第５図は良品Ｆｌｊ−Ａの↑導体チ
ンプを用いて新たなフィルムキャリヤテープ片を形成す
る工程の説明図、第６図は本発明の従来例を示すフィル
ムキャリヤテープの正面図、第７図は電気的特性の検査
工程を説明する図である。 １゛ヘースフイルム、２ａ、　　２ｂ・・デバイスホー
ル、３ａ、３ｂ・・リード配線、５ａ、５ｂ−半導体チ
ップ、１０・・・補助テストパッド、１５・　リペア用
開口部。

Claims (2)

【特許請求の範囲】
1. （１）可撓性を有するベースフィルムに、所定間隔を存
   して複数のデバイスホールが設けられ、これらデバイス
   ホールに互いに所定間隙を存してインナリードが突出す
   る多数のリード配線が設けられ、それぞれのデバイスホ
   ールに半導体チップが嵌合するとともにその電極が上記
   インナリードと接続され、かつ複数の半導体チップは上
   記リード配線を介して接続されて１つの回路を構成する
   マルチチップ型のフィルムキャリヤテープにおいて、上
   記半導体チップ相互を接続するリード配線の中途部に補
   助テストパッドを設けたことを特徴とするフィルムキャ
   リヤテープ。
2. （２）可撓性を有するベースフィルムに、所定間隔を存
   して複数のデバイスホールが設けられ、これらデバイス
   ホールに互いに所定間隙を存してインナリードが突出す
   る多数のリード配線が設けられ、それぞれのデバイスホ
   ールに半導体チップが嵌合するとともにその電極が上記
   インナリードと接続され、かつ複数の半導体チップはリ
   ード配線を介して接続されて１つの回路を構成するマル
   チチップ型のフィルムキャリヤテープにおいて、上記半
   導体チップ相互を接続するリード配線の中途部に補助テ
   ストパッドを設け、このフィルムキャリヤテープの所定
   領域を保護樹脂でモールドしてなることを特徴とする半
   導体装置。