KR900002689B1 - 반도체 장치 및 그 제조방법과, 그 반도체 장치의 제법에 사용되는 테이프 캐리어 - Google Patents

반도체 장치 및 그 제조방법과, 그 반도체 장치의 제법에 사용되는 테이프 캐리어 Download PDF

Info

Publication number
KR900002689B1
KR900002689B1 KR1019860010734A KR860010734A KR900002689B1 KR 900002689 B1 KR900002689 B1 KR 900002689B1 KR 1019860010734 A KR1019860010734 A KR 1019860010734A KR 860010734 A KR860010734 A KR 860010734A KR 900002689 B1 KR900002689 B1 KR 900002689B1
Authority
KR
South Korea
Prior art keywords
tape carrier
semiconductor device
semiconductor
tape
lead
Prior art date
Application number
KR1019860010734A
Other languages
English (en)
Other versions
KR870006628A (ko
Inventor
히데야 오오따니
도시미쯔 모모이
에이지 오오이
슈우 헤이 사꾸라바
마사유끼 모리따
요시아끼 와까시마
Original Assignee
가부시끼가이샤 히다찌세이사꾸쇼
미다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다찌세이사꾸쇼, 미다 가쓰시게 filed Critical 가부시끼가이샤 히다찌세이사꾸쇼
Publication of KR870006628A publication Critical patent/KR870006628A/ko
Application granted granted Critical
Publication of KR900002689B1 publication Critical patent/KR900002689B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

내용 없음.

Description

반도체 장치 및 그 제조방법과, 그 반도체 장치의 제법에 사용되는 테이프 캐리어
제 1 도는 본 발명에 의한 일실시예인 반도체 장치에 탐재되어 있는 반도체 펠렛의 사시도.
제 2 도는 상기 반도체 펠렛의 Ⅱ-Ⅱ선 사시 확대 단면도.
제 3 도는 본 실시예의 반도체 장치의 일부를 나타낸 개략 단면도.
제 4 도는 본 실시예의 반도체 장치의 제조에 적용되는 테이프 캐리어의 개략을 나타낸 평면도.
제 5 도는 상기 반도체 펠렛의 에이징(aging)을 나타낸 개략 설명도이다.
본 발명은 반도체 장치 및 그 제조방법과 그 반도체 장치의 제법에 사용되는 테이프 캐리어에 관한 것이다.
반도체 장치의 하나에 소위 테이프 캐리어 방식의 것이 있다. 이 반도체 장치는 예를 들면, 폴리이미드(polyimid)로써된 절연재로써된 테이프(필름)에 동박 등을 사용하여 소정 형상의 복수분의 리드(배선 패턴)가 형성된 테이프 캐리어를 사용하여 와이어 리스본딩 등이 행해져서 제조되는 것이다. 즉, 상기 리드의 일단에 IC, LSI등의 집적 회로가 형성되어 있는 반도체 펠렛의 전극을 동시다점접합, 환언하면 갱 본딩(gang bonding)에 의하여 접합한 후, 이 리드의 타단부를 절리하고 이 타단부를 프린트 배선기관 등의 배선 전극에 접합함으로써 반도체 장치의 제조를 행하는 것이다.
상기 테이프 캐리어는 절연재로써된 테이프에 하나의 반도체 펠렛의 외부 리드에 상당하는 리드 패턴이 형성된 테이프 캐리어 단위가 연속하여 복수개 형성된 장척상의 것이다.
그리하여 상기 각 테이프 캐리어 단위에 반도체 펠렛을 본딩한 상태에서 테이프 캐리어를 릴에 권취하여 보관할 수가 있다. 따라서 상기 테이프 캐리어방식은 반도체 장치, 예를 들면 시계나 전자식 탁상 계산기(calculator)등의 소위 COB(chip on board)형반도체 장치의 제조의 자동화에 극히 적합한 기술이다.
그리고 테이프 캐리어 방식에 대하여는 1980년 1월 14일 일본 주식회사 공업조사회발행, 일본 마이크로 일렉트로닉스 협회편 "IC화 실장 기술" P-107 이하에 설명이 있다.
그런데, 근년의 반도체 장치에 있어서는 한층 더 높은 신뢰성의 것이 요구되어 이에 부응하도록 신뢰성 시험의 하나로서, 에이징이 행해지고 있다. 이 에이징은 반도체 장치를 가열 상태의 열적환경하에 두며 이 반도체 장치를 전기적 동작상태로 한 조건에서의 시험이다.
그런데 전기 테이프 캐리어장식에 있어서는 반도체 장치의 에이징이 어려운 문제가 있으며, 특히 전기적 동작시험인 전원전압을 인가하고 다시 제어신호를 공급하지 않으면 동작하지 않는 반도체 장치에 있어서는 특히 문제임이 본 발명자에 의하여 발견되었다.
상기한 내용을 상술하면 다음과 같다.
테이프 캐리어 방식에 의하여 제작된 반도체 장치는 그것의 리드는 35μm 정도의 두께의 동박으로서 연하여 변형하기 쉽다. 그러므로 개개의 반도체 장치에서의 취급이 어렵고 용이하지 않다. 이는 특히 테이프 캐리어방식에 의하여 제작된 반도체 장치는 소형임으로써 사람의 손에 의한 반송이나 시험때의 테스터에의 조입(mounting)등이 극히 곤란하다. 따라서, 상기한 바와같이 에이징때도 박막으로서 연하여 변형하기 쉬운 리드를 갖고 있으며 뿐만 아니라, 소형 형상의 테이프 캐리어 방식의 반도체 장치의 취급이 극히 곤란하다. 또한, 이와 같은 박막으로서 연하여 변형하기 쉬운 리드에 동작시험용의 단자를 부착하거나 소형 형상의 반도체 장치의 하나하나에 대하여 균등하고 적정한 환경 하에서 에이징을 양적 시험을 능률적으로 행함은 실제에 있어서는 불가능에 가까운 일이다.
그러므로 이제까지는 열적 환경 조건에서의 동작시험을 종래는 충분히 행할 수가 없었으므로 불량품이나 잠재적 결함을 갖는 반도체 장치를 정확히 발견하기가 극히 곤란하였다.
본 발명의 목적은 열적 환경하에서의 동작시험을 능률적으로 행할 수 있는 반도체 장치를 제공함에 있다.
본 발명의 다른 목적은 양적 시험을 효율적으로 행할 수 있는 반도체 장치를 제공함에 있다.
본 발명의 또 다른 목적은 적정한 시험을 종료한 후의 양품의 고신뢰도의 반도체 장치를 제공함에 있다.
본 발명의 또 다른 목적은 양적 시험을 능률적으로 행할 수 있는 반도체 장치의 제조방법을 제공함에 있다.
본 발명의 또 다른 목적은 양적 동작시험을 능률적으로 행할 수 있는 테이프 캐리어를 제공함에 있다.
본 발명의 또 다른 목적은 테이프 캐리어형 반도체 장치에 대하여 반도체 펠렛의 에이징을 가능하게 하는 기술을 제공함에 있다.
본 발명의 전기 및 기타의 목적과 신규한 특징은 본 명세서의 기제 및 첨부 도면에 의하여 명백하다.
본원에 있어서, 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면 다음과 같다.
즉, 각 테이프 캐리어 단위의 전원 리드를 분지한 상태에서 전기 접속된 전원간선 및 각 테이프 캐리어 단위의 그라운드(ground)용 리드를 분지한 상태에서 전기 접속된 그라운드 간선이 각각 테이프 캐리어의 장축방향으로 연속 형성되고 이 테이프 캐리어에 다점동시접합을 행하는 반도체 펠렛의 에이징용 배선을 통하여 테이프 캐리어의 장축방향의 도통이 가능한 제어신호용리드가 형성된 테이프 캐리어를 준비하고, 이 테이프 캐리어에 상기 에이징용 배선을 갖는 반도체 펠렛을 탑제함으로써 탑제된 복수개의 모든 반도체 펠렛에 대하여 전원 전압을 인가하고 그리고 제어신호를 공급할 수가 있음으로써 임의의 길이의 테이프 캐리어에 대하여 탑재되어 있는 모두 다수개의 반도체 펠렛의 동작시험을 동시에 행할 수가 있다. 이로써 테이프 캐리어에 부착된 상태로써 다수개의 반도체 장치를 열적 환경하에서 그리고 동작상태에서 에이징, 즉, 신뢰성 시험을 행할 수가 있으므로 양산시험 효과가 크며, 능률적으로 신뢰성 시험을 행할 수가 있다.
따라서, 고신뢰도의 반도체 장치를 제공할 수 있다.
다음에 본 발명을 도면에 의하여 상세히 설명한다.
제 1 도는 본 발명의 일실시예인반도체 장치에 탑재되어 있는 반도체 펠렛의 사시도, 제 2 도는 상기 반도체 펠렛의 Ⅱ-Ⅱ선 사시단면도이며, 제 3 도는 본 실시예의 반도체 장치의 일부를 나타낸 단면도이다. 또, 제 4 도는 본 실시예의 반도체 장치의 제조에 적용되는 테이프 캐리어를 나타낸 평면도, 제 5 도는 상기 반도체 펠렛의 에이징을 나타낸 설명도이다.
본 실시예의 반도체 장치는, 소위 COB (칩은 보드)형 반도체 장치이다. 즉, 프린트기판으로써된 배선기판(1)에 반도체 펠렛(2)이 페이스 업(face up)의 상태로 장착되며, 이 반도체 펠렛(2)의 전극 패드(3)와, 배선 기판(1)의 전극(1a)과는 35㎛정도의 두께의 동박으로써된 리드(4)를 통하여 전기적으로 접속되어 있다. 그리하여 상기 리드(4)의 일부에는 폴리이미드 필름(5)이 접착되어 있다.
상기 반도체 장치에 다점동시접합에 의하여 탑재되어 있는 반도체 펠렛(2)에는 제 1 도에 나타낸 바와 같이, 대향하는 복수개의 전극 패드(3)중, 2번에 따라서, 형성되어 있는 전극 패드(3a)와 전극 패드(3b)와의 사이 및 전극 패드(3c)와 전극 패드(3d)와의 사이를 각각 단락 접속하는 배선(6) 즉, 배선(6a)과 배선(6b)가 형성되어 있다. 배선(6a,6b)은 본 실시예에서는 에이징용 배선으로서 사용되어 있다.
상기 전극 패드(3c,3d)와 에이징용 배선(6b)의 관계를 제 2 도에 단면도로서 나타낸다. 상기 에이징용 배선(6a,6b)는 통상의 내부 배선과 같이 패시베이션(passivation)층의 아래에 알루미늄(AI)등으로 형성되어 있으며 전극 패드(3)는 상기 패시베이션층의 천공부(7a)에 돌출 형성되어 있다. 이 전극 패드(3)는 범프(bump) 전극 구조로 되어 있으며, 예를 들면 에이징용 배선(6a,6b)상에 크롬(Cr), 동(Cu), 금(Au)을 순차로 피착한 3층 구조로서 형성할 수가 있다. 상기 배선(6a,6b)의 구조는 여러가지 양상으로 할 수가 있다. 반도체 펠렛의 다층 배선의 제작시에 배선(6a,6b)을 동시에 형성할 수도 있으며, 다른 공정으로 작성할 수도 있다. 다층 배선과 동시에 형성할 경우, 2층 3층으로 다층의 내부 배선을 에이징용 배선의 형성으로 유용할 수도 있다. 배선재료로서는 알루미늄, 저저항화된 다결정 실리콘층, 고융점 금속층이어도 무방하다.
본 실시예의 반도체 장치는 제 4 도에 나타낸 테이프 캐리어를 사용하여 제조되는 것이다. 이 테이프 캐리어(8)는 하나의 반도체 펠렛에 적용되는 소정의 리드 패턴을 갖는 테이프 캐리어 단위(8a)가 도면중 우측방향으로 다수개 연속하여 형성된 장척상의 폴리이미드필름(5)을 베이스로 하여 이에 배선 패턴을 형성한 것이다. 그리하여 상기 테이프 캐리어(8)의 단축방향의 양사이드에는, 송공(feed holes)(9)이 일정한 피치로 필름(5) 전체에 걸쳐서 형성되어 있다.
또, 상기 송공(9)의 외측에 위치하는 필름(5)에는 도면중 상부에 전원간배선(10)이, 도면중 하부에 그라운드간배선(11)이, 각각 장축방향으로 직선상으로 연속 형성되어 있다.
상기 테이프 캐리어 단위(8a)는 중앙부에 반도체 펠렛 탑재부(12)가 있으며 이 탑재부(12)의 내측 주위에 내단부를 갖는 복수개의 리드(4)가 소정 형상으로 배열 형성되어 있다. 또 탑재부(12)의 외측 주위에는 4개의 관통공(through holes)(13)이 이 탑재부를 둘러싸도록 형성되어 있으며, 상기 각 리드(4)는 이 구멍(13)에 걸쳐 있다.
상기 탑재부(12)에 연재하여 배설된 리드(4)중 전원용 리드(4a)는, 상기 전원간선(10)으로 부터, 분지된 형태로 되어 있으며, 전기 배선으로서는 이들이 일체로 되어 있다. 또, 상기 탑재부(12)에 연재하여 배설된 리드(4)중 그라운드용 리드(4b)는 상기 그라운드간선(11)으로 부터 분지된 형태로 되어 있으며 전기 배선으로서는 이들이 일체로 되어 있다. 따라서 칩 캐리어(8)에 반도체 펠렛(2)을 갱 본딩하여 고정하면 반도체 펠렛(2)의 전원용 전극 패드(3e)및 그라운드용 전극 패드(3f)에 각각 상기 전원용 리드(4a) 및 그라운드용 리드(4b)의 내단부를 접합할 수가 있다. 그 결과, 상기 전원간선(10)과, 그라운드 간선(11)과의 사이에 전원(E)을 셋하여, 소정의 시험용 전압을 인가함으로써, 상기 테이프 캐리어(8)에 탑재된 모든 다수개의 반도체 펠렛(2)에 대하여, 전원전압을 인가할 수가 있다.
또, 각 테이프 캐리어 단위(8a)에는, 상기 탑재부(12)의 좌측 및 우측에도 리드(4)가 배설되어 있는데, 그 중 최상위에 위치하는 것과 최하위에 위치하는 것 2본이 제어 신호용 리드(4c 및 4d)이다. 다른 리드(4)는, 인접하는 테이프 캐리어 단위 사이에서 전기적으로 차단되어 있는데 상기 제어 신호용 리드(4c 및 4d)는, 인접하는 테이프 캐리어 단위 사이에서 접속배선(15)에 의하여 전기적으로 접속되어 있다.
상기 테이프 캐리어(8)에 반도체 펠렛(2)을 본딩하여 고정하는 것, 즉, 테이프 캐리어의 리드(4)와 반도체 펠렛의 패드 전극(3)을 다점동시 접합을 행함으로써 각 테이프 캐리어 단위(8a)에 있어서, 상기 제어신호용 리드(4c)의 내단부를 전극 패드(3c 또는 3d)에 접합시켜 리드(4d)의 내단부를 참고부호 3a 또는 3d에 접합시킬 수가 있다. 따라서, 각 테이프 캐리어 단위(8a)에 형성된 제어 신호용 리드(4c 및 4d)는, 상기 반도체 펠렛(2)에 형성된 에이징용 배선(6a 및 6b)을 각각 통하여 가 테이프 캐리어 단위 상호간이 전기적으로 접속되게 된다. 그 결과, 제어 신호용 리드에 대하여도 본 발명의 반도체 펠렛을 사용함으로써, 테이프 캐리어(8)의 전체에 걸쳐서 전기적 도통이 달성되는 것이다. 그러므로 제어 신호용 리드(4c)에 제어신호 ψ1을, 제어신호용 리드(4d)에 제어신호 ψ2을 인가함으로써, 테이프 캐리어(8)의 전체에 다수개 탑재되어 있는 반도체 펠렛에 제어신호를 동시에 인가한 상태에서의 동작시험을 행할 수가 있다. 그리고, 에이징용 배선(6a,6b)은 필요에 따라서 절단처리를 행할 수가 있다.
이상 설명한 바와 같이, 상기 테이프 캐리어(8)에 반도체 펠렛(2)을 탑재함으로써 테이프 캐리어(8)의 전체에 대하여 그 각 반도체 펠렛(2)의 모두에 전원전압(E)을 인가하며, 그리고 제어신호(
Figure kpo00001
1,
Figure kpo00002
2)를 공급한 상태에서 통전시험을 행할 수가 있다. 따라서 상기 통전시험을 제 5 도에 나타낸 바와같이 1권으로 감긴 상태의 테이프 캐리어(8)를 콤팩트한 상태로 복수개 동시에 열항온조속에 넣음으로써 다수개의 반도체 펠렛에 대하여 동시에이징을 행할 수가 있다.
본 실시예의 반도체 장치는 다음과 같이 하여 제조된다.
먼저, 웨이퍼 상태의 실리콘 웨이퍼에 열확산, 산화막형성, CVD막 형성 등을 행하여 반도체 집적 회로(2a)를 형성함과 동시에 에이징용 배선을 포함한 다층 배선층(2b)를 형성한다. 이어서, 웨이퍼 상태에서 프로우브 검사(probe test)를 행하여 에이징 배선의 양부 판단을 위한 테스트를 행한다. 이어서, 다이싱(dicing)에 의하여 웨이퍼 분할을 행하여 반도체 펠렛을 작성한다.
다음에, 이 반도체 펠렛(2)이 다점 동시 접합된 테이프 캐리어(8)에 대하여 상기의 에이징을 행한 후, 각 테이프 캐리어 단위(8a)마다에 대하여 프로우브 검사를 행하여 양품만을 선별한다. 이 양품의 반도체 펠렛이 탑재된 테이프 캐리어(8a)단위에 대하여 상기 제 4 도에 나타낸 필름에 형성된 관통공(13)의 위치에서 리드(4)를 절단하여 불필요하게 된 테이프 캐리어 부분을 제거함으로써 반도체 펠렛(2) 및 이 펠렛(2)에 접합된 리드(4)가 일체로 된 양품을 얻을 수가 있다. 그후, 상기 분리한 반도체 펠렛(2)에 접합되어 있는 리드(4)의 선단부를 상기 배선기판(1)의 전극(1a)에 접합함으로써 완성된다.
이와 같이 하여서, 제조되는 본 실시예의 반도체 장치는 상기와 같이 충분한 에이징이 행해진 반도체 펠렛(2)이 탑재되어 있으므로 결함이 없는 극히 신뢰성이 높은 것이다.
그리고 상기 테이프 캐리어(8)를 사용하면 반도체 펠렛의 에이징을 행하면서 또는 에이징 직후에 인접하는 테이프 캐리어 단위의 상기 제어신호용 리드(4c 및 4d)를 그 접속부(15)에서 절단함으로써 에이징 직후에 각 테이프 캐리어단위(8a)의 반도체 펠렛(2)에 대하여 프로우브 검사를 행할 수 있게 된다. 따라서 에이징 후에 방치하면 회복하므로 빠뜨리기 쉬운 잠재적 결함에 대하여도 에이징 직후에 프로우브 검사를 행할 수 있으므로 유효하게 검출할 수가 있다.
또, 에이징의 방법으로서는 테이프 캐리어의 일부를 절취하여 분할된 일부에 탑제된 반도체 펠렛(2)에 대하여 그때마다 전원, 그라운드 및 제어신호 등의 전기적 접속을 하여 행하는 것을 고려할 수 있다. 본 실시예에 나타낸 테이프 캐리어(8)에는 상기와 같은 번거로움은 없다. 테이프 캐리어(8)의 전체에 대하여 모든 반도체 펠렛의 에이징을 동시에 행할 수 있으므로 동일 작업시간내에 있어는 상기 일부에 경우에 비하여 장시간 에이징, 양적 에이징이 가능하게 된다. 그러므로 반도체 장치의 신뢰성을 대폭으로 향상할 수가 있다. 이상, 본 발명자에 의하여 이룬 발명을 실시예에 의하여 구체적으로 설명하였는데 본 발명은 상기 실시예에 한정되는 것은 아니며 그 요지를 일탈하지 않는 범위에서 여러가지 변경 가능함은 더 말할 나위 없다.
반도체 펠렛(2)의 다층 배선층(2b)의 형성과 동시, 또는 다른 공정에 의하여 형성되는 시험용 배선(6)으로서는 제어신호용 패드 전극(3α)와 패드 전극(3b)사이 또는 패드 전극(3c와 3d)들 사이의 전기적 단락배선구조이면 된다. 그러므로, 상기 패드 사이의 단락배선으로서는 다층 배선층에 있어서의 배선층과는 다른 점퍼 선(jumper wire)을 사용할 수도 있다. 이 점퍼선은 필요에 따라서 절단 분리하는 작업의 경우 간단히 행할 수 있는 효과가 있다.
예를 들면, 전원간선 및 그라운드간선은 테이프 캐리어의 송공의 외측의 여백 필름 영역에 형성한 것을 나타냈는데, 이에 한정되는 것은 아니며, 다른 여백부분의 필름 영역을 이용하는 것이어도 무방하다.
또, 테이프 캐리어에 있어서는 제어신호용 리드를 도면중 상단과 하단에 위치하는 2본의 리드로서 형성된 것을 나타냈는데, 제어 신호용 리드의 분수도, 그 형성 위치, 형상 패턴도 실시예의 것에 한정되는 것은 아니다. 따라서, 상기 제어신호용 리드가 접속되는 반도체 펠렛의 에이징용 배선도, 같은 양상으로 실시예에 나타낸 것에 한정되는 것은 아니다.
또한, 테이프 캐리어 단위의 필름의 형상 또는 여기에 형성되어 있는 리드 패턴 등도 실시예에 나타낸 것에 한정되는 것은 아니다.
이상의 설명에서는 주로 본 발명자에 의하여 이룬 발명을, 그 배경으로 된 이용분야인 수위, COB형 반도체 장치에 적용한 경우에 대하여 설명하였는데, 이에 한정되는 것은 아니며, 예를 들면, 테이프 캐리어 방식을 채용하는 반도체 장치이면, 패키지 등의 외형에 관계없이 모든 반도체 장치에 적용할 수 있는 유효한 기술이다.
작금의 반도체 장치에 있어서는, 한층 더 높은 신뢰성의 것이 요구되므로, 이에 응하도록 신뢰성 시험의 하나로서, 에이징이 행해지고 있다. 이 에이징은 반도체 장치를 가열상태의 열적 환경하여 두고 이 반도체 장치를 전기적 동작상태로 한 조건하에서의 시험이다.
본 발명에서는 테이프 캐리어방식의 반도체 장치라도, 반도체 장치의 에이징이 용이하게 할 수 있는 것으로서, 특히, 전기적 동작시험인 전원 전압을 인가하고, 또한, 제어신호를 공급하여 통상 동작상태에서의 반도체 장치의 에이징이 행해진다.
상기의 내용을 상세히 설명하면 다음과 같다.
테이프 캐리어 방식에 의하여 제작된 반도체 장치는, 그 리드는 35μm정도의 두께의 동박으로서 연하여 변형하기 쉽다. 그러므로, 개개의 반도체 장치에서의 취급이 곤란하여 용이하지 않다. 이는 특히 테이프 캐리어방식에 의하여 제작된 반도체 장치는 소형이므로 사람손작업에 의한 반송, 시험때의 테스터에의 조임등이 극히 곤란하다. 따라서, 상기한 바와 같이 에이징때도, 박막으로서, 연하여 변형하기 쉬운 리드를 가지고 그리고, 소형상의 테이프 캐리어 방식의 반도체 장치의 취급이 극히 곤란하다. 또한, 이와 같은 박막으로서 연하여 변형하기 쉬운 리드에 동작시험용의 단자를 부착하거나 소형 형상의 반도체 장치의 하나하나에 대하여 균등하게 그리고 적정한 환경하에서 에이징을 양적시험을 능률적으로 행함은 실제적으로는 불가능에 가까운 일이다.
그러므로, 열적 환경 조건에서의 동작시험을 종래는 충분히 행할 수 없었기 대문에 불량품이나 잠재적 결함을 갖는 반도체 장치를 정확히 발견하기가 극히 곤란하였다.
그러나, 본 발명은 테이프 캐리어 상태대로에서 다수개의 반도체 펠렛이 에이징시험 및 열환경동작시험과 같은, 각종의 시험을 각각의 반도체 펠렛을 사람손에 의하여 취급하지 않는 상태에서 행할 수 있다. 따라서, TAB(Tape Automated Bonding) 제품의 본 발명의 반도체 장치는 종래에 극히 곤란하였던 양적 시험을 사람손을 통하지 않고, 자동적으로 행하는 시험 공정이 극히 능률적으로 행해질 수 있다는 것이다.
본 발명의 반도체 장치는 열적 환경하에서의 동작시험을 능률적으로 행할 수 있다.
본 발명의 반도체 장치는 양적 시험을 능률적으로 행할 수 있다.
본 발명은 적정한 시험을 종료한 후 양품의 고신뢰도의 반도체 장치를 제공함에 있다.
본 발명은 양적 시험이 능률적으로 행해질 수 있는 반도체 장치의 제조방법을 제공할 수가 있다.
본 발명은 양적 동작시험이 능률적으로 행해질 수 있는 테이프 캐리어를 제공할 수가 있다.
본 발명의 제효과는 다음과 같다.
(1) 각 테이프 캐리어 단위의 전원용 리드를 분지한 형으로 전기 접속된 전원간선 및 각 테이프 캐리어의 그라운드용 리드를 분지한 형으로 전기 접속된 그라운드 간선이 각각 장축방향으로 연속형성되고 그리고 탑재하는 반도체 펠렛의 에이징용 배선을 통하여 장축방향의 도통이 가능한 제어신호용 리드가 형성된 테이프 캐리어를 준비하고 이 테이프 캐리어에 상기 에이징용 배선을 갖는 반도체 펠렛을 탑재함으로써 탑재된 다수개의 모든 반도체 펠렛에 대하여 전원을 인가하며, 그리고 제어신호를 공급할 수가 있음으로써, 임의의 길이의 테이프 캐리어에 대하여 탑재해 있는 모든 반도체 펠렛의 도통(동작)시험을 동시에 행할 수가 있다.
(2) 상기 동작(도통) 시험을 소정 온도로 가열하여 행함으로써 임의의 길이의 테이프 캐리어에 탑재된 다수개의 반도체 펠렛의 모두에 대하여 동시에 에이징을 행할 수가 있다.
(3) 상기 (2)에 의하여 대량의 반도체 펠렛에 대하여 동시 에이징이 가능하므로 소정시간내에 양적시험이 능률적으로 행해질 수 있으므로, 테이프 캐리어형 반도체 장치의 원가저감을 달성할 수 있다.
(4) 상기 (3)과 같은 이유에 의하여 양적시험을 능률적으로 행할 수가 있으므로, 다수개의 반도체 펠렛을 콤팩트한 상태에서 에이징이 행해질 수 있으므로, 장시간 에이징을 행할 수 있으므로 반도체 장치의 신뢰성을 향상할 수 있다.
(5) 상기 (2)에 의하여 반도체 펠렛의 에이징을 행할 경우, 이 에이징 중, 또는 직후에 인접하는 테이프 캐리어 단위사이의 제어신호용 리드를 절단함으로써 테이프 캐리어 단위의 반도체 펠렛에 대하여 에이징 직후의 프로우브 검사를 할수 있다. 그러므로, 경시 회복성 결함 프로우브 검사에 의하여 발견할 수가 있으므로 신뢰도가 높은 반도체 장치를 고객에게 제공할 수가 있다.
(6) 상기 (1)~(5)에 의하여 고신뢰성의 테이프 캐리어형 반도체 장치를 염가로 고객에게 제공할 수가 있다.

Claims (31)

  1. 절연성 테이프로 형성되어 있는 테이프 캐리어 방식의 복수본의 리드에 와이어리스 본딩에 의하여 반도체 펠렛의 패드 전극이 고착되어 있는 반도체 장치에 있어서, 4각형의 반도체 펠렛의 1변의 근방에 형성되어 있는 적어도 1개의 제어신호 입력용 패드 전극과, 상기 변에 대향하는 변의 근방에 형성되어 있는 적어도 1개의 패드 전극이 도전체에 의하여 전기 접속되어 있음을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 반도체 펠렛에는 반도체 집적회로 소자가 형성되어 있음을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서, 반도체 펠렛에는 다층 배선층이 형성되어 있으며, 그 다층 배선층의 배선 패턴의 일부로서, 도전체가 형성되어 있음을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서, 패드 전극에는 전원 입력용 패드 전극, 그라운드 접속용 패드 전극, 제어신호 입력용 패드 전극이 있음을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서, 패드 전극으로서는, 제어신호 입력용 패드 전극이 2개 이상 형성되어 있음을 특징으로 하는 반도체 장치.
  6. 절연성 테이프로 형성되어 있는 테이프 캐리어방식의 복수본의 리드의 일단에, 와이어 리스 본딩에 의하여 반도체 펠렛의 패드 전극이 고착되어 있으며, 상기 리드의 타단이 배선기판의 배선 패턴에 고착되어 있는 반도체 장치에 있어서, 4각형의 반도체 펠렛의 1변의 근방에 형성되어 있는 적어도 1개의 제어신호 입력용 패드 전극과 상기 변에 대향하는 변의 근방에 형성되어 있는 적어도 1개의 패드 전극이 도전체에 의하여 전기 접속되어 있음을 특징으로 하는 반도체 장치.
  7. 제 6 항에 있어서, 반도체 펠렛에는 반도체 집적회로 소자가 형성되어 있음을 특징으로 하는 반도체 장치.
  8. 제 6 항에 있어서, 반도체 펠렛에는 다층 배선층이 형성되어 있고, 그 다층 배선층의 배선 패턴의 일부로서, 도전체가 형성되어 있음을 특징으로 하는 반도체 장치.
  9. 제 6 항에 있어서, 패드 전극에는 전원 입력용 패드 전극, 그라운드 접속용 패드 전극, 제어신호 입력용 패드 전극이 있음을 특징으로 하는 반도체 장치.
  10. 제 6 항에 있어서, 패드 전극으로서는 제어신호 입력용 패드 전극이 2개 이상 형성되어 있음을 특징으로 하는 반도체 장치.
  11. 절연성 테이프로 형성되어 있는 테이프 캐리어 방식의 복수본의 리드에 와이어리스본딩에 의하여 반도체 펠렛의 패드 전극이 고착되어 있는 반도체 장치에 있어서, 4각형의 반도체 펠렛의 1변의 근방에 형성되어 있는 적어도 1개의 패드전극과 상기 변에 대향하는 변의 근방에 형성되어 있는 적어도 1개의 패드 전극이 도전체에 의하여 전기 접속되어 있음을 특징으로 하는 반도체 장치.
  12. 제 11 항에 있어서, 반도체 펠렛에는 반도체 집적회로 소자가 형성되어 있음을 특징으로 하는 반도체 장치.
  13. 제 11 항에 있어서, 반도체 펠렛에는 다층 배선층이 형성되어 있고, 그 다층 배선층의 배선 패턴의 일부로서, 도전체가 형성되어 있음을 특징으로 하는 반도체 장치.
  14. 제 11 항에 있어서, 패드 전극에는 전원 입력용 패드 전극, 그라운드 접속용 패드 전극, 제어신호 입력용 패드 전극이 있음을 특징으로 하는 반도체 장치.
  15. 제 11 항에 있어서, 패드 전극으로서는, 제어신호 입력용 패드 전극이 2개 이상 형성되어 있음을 특징으로 하는 반도체 장치.
  16. 장척 형상의 절연성 테이프에 복수본의 리드를 갖는 배선 패턴이 형성되어 있는 테이프 캐리어 단위가 일정한 이간간격을 갖고 다수개 형성되어 있는 테이프 캐리어로서, 서로 인접하는 테이프 캐리어 단위의 제어신호 입력용 리드가 도전성 리드에 의하여 단락 결선되어 있고, 그리고 테이프의 장축방향으로 적어도 1본 이상의 간선리드가 테이프의 거의 전 길이에 걸쳐서 형성되어 있고, 상기 간선리드로부터 분지된 리드가 이에 대응하는 각각의 테이프 캐리어 단위의 리드에 단락 결선되어 있는 테이프 캐리어를 준비하는 공정과, 4각형의 반도체 펠렛의 1변의 근방에 형성되어 있는 적어도 1개의 제어신호 입력용 패드 전극과, 상기변에 대향하는 변의 근방에 형성되어 있는 적어도 1개의 패드 전극이 도전체에 의하여 전기 접속되어 있는 반도체 펠렛을 준비하는 공정과, 상기 테이프 캐리어의 복수본의 리드에 상기 반도체 펠렛의 복수개의 패드전극을 와이어 리스 본딩에 의하여 다점동시접합을 행하는 공정과, 상기 테이프 캐리어의 제어신호 입력용 리드에 제어신호를 인가함과 동시에 간선리드에 전원전압을 인가한 상태에서 반도체 펠렛의 동작시험을 행하는 공정을 적어도 포함함을 특징으로 하는 반도체 장치의 제조방법.
  17. 제 16 항에 있어서, 동작시험 중에 반도체 펠렛의 가열환경 시험도 동시에 행함을 특징으로 하는 반도체 장치의 제조방법.
  18. 제 16 항에 있어서, 반도체 펠렛에는 반도체 집적회로가 형성되어 있음을 특징으로 하는 반도체 장치의 제조방법.
  19. 장척형상의 절연성 테이프에 복수본의 리드를 갖는 배선 패턴이 형성되어 있는 테이프 캐리어 단위가 일정한 이간간격을 갖고, 다수개 형성되어 있는 테이프 캐리어에 있어서, 서로 인접하는 테이프 캐리어 단위의 제어신호 입력용 리드가 도전성 리드에 의하여 단락결선되어 있고, 그리고 테이프의 장축방향으로 적어도 1본 이상의 간선리드가 테이프의 거의 전 길이에 걸쳐서, 형성되어 있고, 상기 간선리드로부터 분지된 리드가 이에 대응하는 각각의 테이프 캐리어 단위의 리드에 단락 결선되어 있음을 특징으로 하는 테이프 캐리어.
  20. 제 19 항에 있어서, 간선용 리드로서는 전원 배선용 간선리드와, 그라운드 배선용 간선리드가 있음을 특징으로 하는 테이프 캐리어.
  21. 제 19 항에 있어서, 절연성 테이프는 폴리이미드로써된 필름임을 특징으로 하는 테이프 캐리어.
  22. 제 19 항에 있어서, 배선 패턴은 동박으로서 되어 있음을 특징으로 하는 테이프 캐리어.
  23. 제 19 항에 있어서, 제어신호 입력용 리드가 2본이상 형성되어 있음을 특징으로 하는 테이프 캐리어.
  24. 장척형상의 절연성 테이프에 복수본의 리드를 갖는 배선 패턴이 형성되어 있는 테이프 캐리어 단위가 일정한 이간간격을 갖고 다수개 형성되어 있는 테이프 캐리어에 있어서, 서로 인접하는 테이프 캐리어 단위의 제어신호 입력용 리드가 도전성 리드에 의하여 단락 결선되어 있음을 특징으로 하는 테이프 캐리어.
  25. 제 24 항에 있어서, 절연성 테이프는 폴리이미드로써된 필름임을 특징으로 하는 테이프 캐리어.
  26. 제 24 항에 있어서, 배선 패턴은 동박으로서 되어 있음을 특징으로 하는 테이프 캐리어.
  27. 제 24 항에 있어서, 제어신호 입력용 리드가 2본이상 형성됨을 특징으로 하는 테이프 캐리어.
  28. 통전상태의 에이징을 가능하게 한 2개의 전극 및 이 전극 사이를 접속하는 배선이 형성된 반도체 펠렛을 탑재하여서된 테이프 캐리어형 반도체 장치.
  29. 제 28 항에 있어서, 상기 배선이 대향하는 2변에 형성된 통전 상태의 에이징을 가능하게 한 전극에 접속되어 있음을 특징으로 하는 테이프 캐리어형 반도체 장치.
  30. 각 테이프 캐리어 단위의 전원용 리드에 접속된 전원 간선 및 각 테이프 캐리어 단위의 그라운드용 리드에 접속된 그라운드 간선이 테이프 캐리어의 장축방향으로 연재하여 형성되고, 그리고 탑재하는 반도체 펠렛의 통전 상태의 에이징을 가능하게 한 배선을 통하여 테이프 캐리어의 장축방향의 도통이 가능한 제어신호용 리드가 형성되어서 된 테이프 캐리어.
  31. 제 30 항에 있어서, 상기 배선은 테이프 캐리어의 장축방향으로 위치하는 대향 2변 근방에 각각 형성된 통전 상태의 에이징을 가능하게 한 전극에 접속되어 있음을 특징으로 하는 테이프 캐리어.
KR1019860010734A 1985-12-25 1986-12-15 반도체 장치 및 그 제조방법과, 그 반도체 장치의 제법에 사용되는 테이프 캐리어 KR900002689B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60-290520 1985-12-25
JP60290520A JPS62150728A (ja) 1985-12-25 1985-12-25 テ−プキヤリアおよびそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
KR870006628A KR870006628A (ko) 1987-07-13
KR900002689B1 true KR900002689B1 (ko) 1990-04-23

Family

ID=17757088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860010734A KR900002689B1 (ko) 1985-12-25 1986-12-15 반도체 장치 및 그 제조방법과, 그 반도체 장치의 제법에 사용되는 테이프 캐리어

Country Status (3)

Country Link
US (1) US4792532A (ko)
JP (1) JPS62150728A (ko)
KR (1) KR900002689B1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2614134B1 (fr) * 1987-04-17 1990-01-26 Cimsa Sintra Procede de connexion d'un composant electronique pour son test et son montage, et dispositif de mise en oeuvre de ce procede
JPH0526746Y2 (ko) * 1987-07-14 1993-07-07
US4967261A (en) * 1987-07-30 1990-10-30 Mitsubishi Denki Kabushiki Kaisha Tape carrier for assembling an IC chip on a substrate
US4980753A (en) * 1988-11-21 1990-12-25 Honeywell Inc. Low-cost high-performance semiconductor chip package
US4956605A (en) * 1989-07-18 1990-09-11 International Business Machines Corporation Tab mounted chip burn-in apparatus
US5150047A (en) * 1989-07-21 1992-09-22 Nippon Steel Corporation Member for use in assembly of integrated circuit elements and a method of testing assembled integrated circuit elements
US5053357A (en) * 1989-12-27 1991-10-01 Motorola, Inc. Method of aligning and mounting an electronic device on a printed circuit board using a flexible substrate having fixed lead arrays thereon
US6759732B1 (en) * 1990-04-24 2004-07-06 Seiko Epson Corporation Semiconductor device with circuit cell array and arrangement on a semiconductor chip
US5130275A (en) * 1990-07-02 1992-07-14 Digital Equipment Corp. Post fabrication processing of semiconductor chips
US5184206A (en) * 1990-10-26 1993-02-02 General Electric Company Direct thermocompression bonding for thin electronic power chips
US5148003A (en) * 1990-11-28 1992-09-15 International Business Machines Corporation Modular test oven
JP2530754Y2 (ja) * 1991-01-25 1997-03-26 関西日本電気株式会社 Ｔａｂテープ
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5703405A (en) * 1993-03-15 1997-12-30 Motorola, Inc. Integrated circuit chip formed from processing two opposing surfaces of a wafer
JP2524764Y2 (ja) * 1993-06-08 1997-02-05 株式会社ダイワ製作所 延線用ローラー
US5766983A (en) * 1994-04-29 1998-06-16 Hewlett-Packard Company Tape automated bonding circuit with interior sprocket holes
US5494856A (en) * 1994-10-18 1996-02-27 International Business Machines Corporation Apparatus and method for creating detachable solder connections
US6204074B1 (en) * 1995-01-09 2001-03-20 International Business Machines Corporation Chip design process for wire bond and flip-chip package
JP3362545B2 (ja) * 1995-03-09 2003-01-07 ソニー株式会社 半導体装置の製造方法
US5971253A (en) * 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
WO1998018163A1 (en) * 1996-10-22 1998-04-30 Seiko Epson Corporation Film carrier tape, tape carrier semiconductor device assembly, semiconductor device, its manufacturing method, package substrate, and electronic appliance
US5952726A (en) * 1996-11-12 1999-09-14 Lsi Logic Corporation Flip chip bump distribution on die
US6635514B1 (en) * 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
JP2000048374A (ja) 1998-07-30 2000-02-18 Matsushita Electric Ind Co Ltd ディスク記録再生装置
KR20000050605A (ko) * 1999-01-12 2000-08-05 박천주 적층 전도체 배선 패널 압착에 의한 솔더리스 와이어리스 소켓형 회로 기판
TW460927B (en) 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
US6865743B2 (en) 1999-02-24 2005-03-08 Matsushita Electric Industrial Co., Ltd. Optical head and method of manufacturing the same
US6436517B1 (en) * 2000-05-08 2002-08-20 Irwin Zahn Continuous molded electronic circuits
JP4906747B2 (ja) * 2008-01-29 2012-03-28 ルネサスエレクトロニクス株式会社 信頼性試験に用いられるテストボード及び信頼性試験方法
EP2242094A1 (en) 2009-04-17 2010-10-20 Nxp B.V. Foil and method for foil-based bonding and resulting package
CN109326529B (zh) * 2018-09-29 2020-04-24 中电智能卡有限责任公司 一种dfn/qfn生产工艺

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4283839A (en) * 1978-07-26 1981-08-18 Western Electric Co., Inc. Method of bonding semiconductor devices to carrier tapes
US4332341A (en) * 1979-12-26 1982-06-01 Bell Telephone Laboratories, Incorporated Fabrication of circuit packages using solid phase solder bonding
US4627151A (en) * 1984-03-22 1986-12-09 Thomson Components-Mostek Corporation Automatic assembly of integrated circuits
US4635092A (en) * 1984-06-04 1987-01-06 General Electric Company Tape automated manufacture of power semiconductor devices
US4689875A (en) * 1986-02-13 1987-09-01 Vtc Incorporated Integrated circuit packaging process

Also Published As

Publication number Publication date
KR870006628A (ko) 1987-07-13
JPS62150728A (ja) 1987-07-04
US4792532A (en) 1988-12-20

Similar Documents

Publication Publication Date Title
KR900002689B1 (ko) 반도체 장치 및 그 제조방법과, 그 반도체 장치의 제법에 사용되는 테이프 캐리어
US4977441A (en) Semiconductor device and tape carrier
US4801561A (en) Method for making a pre-testable semiconductor die package
US5550406A (en) Multi-layer tab tape having distinct signal, power and ground planes and wafer probe card with multi-layer substrate
US5315241A (en) Method for testing integrated circuits
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
US4763409A (en) Method of manufacturing semiconductor device
US4701781A (en) Pre-testable semiconductor die package
EP0459493A2 (en) A semiconductor device using a lead frame and its manufacturing method
US4956605A (en) Tab mounted chip burn-in apparatus
JP3512169B2 (ja) マルチチップ半導体モジュール及びその製造方法
JPH0613436A (ja) キャリアのない集積回路パッケージ
US5897193A (en) Semiconductor wafer
JPH0658926B2 (ja) 動的チツプ・バーン・イン可能なテープ構造
KR100198682B1 (ko) 반도체 디바이스 제조방법
JPS63208233A (ja) 半導体装置およびその製造方法並びにその半導体装置の製法に用いられるテ−プキヤリア
JPH05160215A (ja) 半導体装置用評価装置
JP2001110858A (ja) 半導体装置およびその製造方法、ならびにバーンイン装置
JPH02156547A (ja) フレキシブル基板と集積回路のテスト方法
US6410937B1 (en) Integrated circuit chip carrier
JP3208095B2 (ja) 半導体装置の検査装置
JP2002280693A (ja) 電子部品の実装方法
JPH0282634A (ja) テープキャリア
JP2503754B2 (ja) フィルムキャリアテ―プ
JPH04144147A (ja) フィルムキャリヤテープおよびこのフィルムキャリヤテープを用いた半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010420

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee