JPH0613436A - キャリアのない集積回路パッケージ - Google Patents

キャリアのない集積回路パッケージ

Info

Publication number
JPH0613436A
JPH0613436A JP3263929A JP26392991A JPH0613436A JP H0613436 A JPH0613436 A JP H0613436A JP 3263929 A JP3263929 A JP 3263929A JP 26392991 A JP26392991 A JP 26392991A JP H0613436 A JPH0613436 A JP H0613436A
Authority
JP
Japan
Prior art keywords
die
insulating layer
contact pads
traces
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3263929A
Other languages
English (en)
Other versions
JP3113005B2 (ja
Inventor
Man K Lam
マン・ケイ・ラム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atomel Corp
Original Assignee
Atomel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atomel Corp filed Critical Atomel Corp
Publication of JPH0613436A publication Critical patent/JPH0613436A/ja
Application granted granted Critical
Publication of JP3113005B2 publication Critical patent/JP3113005B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Abstract

(57)【要約】 （修正有） 【目的】集積回路ダイがキャリアを必要とせずに基板に
ボンディングされ得る集積回路パッケージおよびその製
造方法を提供する。 【構成】集積回路ダイ１０は対向する活性面２０および
不活性面を有し、かつ側面２６を有する。電気的絶縁層
２２の材料が不活性および側面上に形成される。金属マ
スク２４は活性面および被覆された側面を覆うように形
成される。金属マスクは側面上および活性面上に延びる
スロット２８，３０，３２，３４を含む。スロットのア
レイは活性面の入出力コンタクトパッド１２，１４，１
６，１８のアレイに対応する。金属はスロット内にスパ
ッタリングされ、その後マスク２４が取除かれ、コンタ
クトパッドから活性面および側面に沿ってＬ形導電性ト
レースを設ける。このアセンブリは、不活性面上の基板
および基板上のコンタクトパッド１２−１８にボンディ
ングされたＬ形トレース上に置かれることができる。こ
のアセンブリはダイレベルでの検査を許容する。

Description

【発明の詳細な説明】
【０００１】
【技術分野】この発明は、一般的に電子構成要素のアセ
ンブリに関するものであり、より特定的には集積回路チ
ップのリードのないパッケージングに関するものであ
る。
【０００２】
【背景技術】集積回路ダイのパッケージングは電子構成
要素の製造者から大きな関心を寄せられている。パッケ
ージング設計者は与えられた大きさの集積回路ダイの回
路密度が高くなるにつれてより厳しい試練に直面する。
特定のダイの回路密度は典型的にはダイの動作に関する
入出力信号の数において重要な役割を果たす。入出力総
数の増加はパッケージング設計者によって考慮されねば
ならない多くの要因に影響を与える。
【０００３】まず、高い入出力総数は、パッケージ内の
電気結合およびパッケージから外部回路への電気結合の
いずれに関しても、相応ずる高い相互接続密度を必要と
する。高密度の相互接続スキームは電気的に短絡しやす
い。
【０００４】第２の要因は第１の要因から生ずる。高密
度の相互接続スキームを有する集積回路ダイは典型的に
は相対的に低い製造歩留まりに関連する。したがって、
ダイレベルでの検査を容易にするパッケージング設計が
望ましい。
【０００５】第３の要因は熱放散を含む。高密度の集積
回路ダイはより大きいパッケージを必要とすることが多
く、それによってパッケージはより低密度の集積回路ダ
イに使用されるパッケージよりも、より多くの熱を放散
することができる。電子産業界における今までの目標は
小型化の目標である。したがって、パッケージング設計
者は印刷回路板上の不動産が最小であるパッケージを提
供することを試みる。
【０００６】しかし、別の重要な要因はコストである。
パッケージされた集積回路ダイの費用に著しく影響を与
えるとはいえ、パッケージングは全体のコストを支配す
るべきではない。
【０００７】最も一般的なパッケージは、デュアル・イ
ン・ラインパッケージ（ＤＩＰ）、リードのないチップ
キャリア、リードのついたチップキャリア、およびピン
・グリッドである。ダイのコンタクトパッドへの相互接
続スキームはパッドへのワイヤボンディング小型ワイヤ
またはパッドで形成されるはんだバンプへのフリップ・
チップはんだボンディングによるものであってもよい。
いずれの場合も、相互接続スキームはパッケージングの
完成に先立って検査装置へ接続することは困難である。
パッケージそのものは典型的にはセラミックまたはプラ
スチック材料である。この型の装置はガット（Ｇａｔｔ
ｏ）らによる米国特許第４４２３４６８号、ホンダ（Ｈ
ｏｎｄａ）による第４４９３１４５号、ミタ（Ｍｉｔ
ａ）らによる第４６９７２０４号、およびアカサキ（Ａ
ｋａｓａｋｉ）らによる第４６８２２０７号に説明され
る。
【０００８】別の相互接続技術はテープ自動化ボンディ
ングとして参照され、ハロウェル（Ｈａｌｌｏｗｅｌ
ｌ）らによる米国特許第４８９９２０７号に説明され
る。この技術は特定の集積回路ダイの入出力パッドに対
応するパターンに配列される内部リードを有する複数の
導電性フィンガを使用する。この内部リードは入出力パ
ッドにボンディングされるが、放射状に外方に延びた外
部リードは印刷回路板などにボンディングされる。テー
プ自動化ボンディングの１つの利点は、集積回路ダイが
外部リードの印刷回路板への取付けに先だって容易に検
査されることができるということである。
【０００９】この発明の目的は、ダイレベルでの検査を
容易にし、かつ小型化および高い歩留まりを促進する集
積回路ダイのための相互接続およびパッケージングアプ
ローチを提供することである。さらなる目的は、効率的
なコストでこのようなアプローチを提供することであ
る。
【００１０】
【発明の概要】上述の目的は、ダイの基板へのボンディ
ングに先だち集積回路ダイのためのキャリアを設ける必
要性を除去するパッケージングアプローチによって満た
される。集積回路ダイはダイの他の回路との通信のため
の入出力コンタクトパッドのアレイを有する活性面を含
む。この発明において、ダイはそのダイが上に取付けら
れるべき基板に最も近い活性面を有するその正常な配向
に関して反転される。
【００１１】電気的絶縁層の材料は反転されたダイ上に
形成され、それによってその電気的絶縁材料は活性面に
対向する不活性面を覆い、かつダイの側面を覆うが、活
性面は露出されたままにする。そして、マスクはまだ露
出されている活性面および側面を覆うように形成され
る。このマスクはダイの入出力コンタクトパッドから活
性面の端縁へ突出し、側面を覆う電気的絶縁材料の下に
突き抜けるスロットを含む。金属はマスクのスロット内
での形成のためにスパッタリングされる。形成された金
属は第１の端を入出力コンタクトパッドに有し、かつ活
性面に対向するパッケージされたダイと実質的に同一延
長上にある第２の端を有するトレースを形成する。マス
クは取除かれ、側面および活性面に沿ってＬ形の導電性
トレースを残す。Ｌ形トレースは他の技術の使用によっ
て形成されてもよい。たとえば、このトレースはフォト
リソグラフィーの使用によって、または当該技術におい
て既知のスパッタリングまたはエッチング技術によって
絶縁材料上に形成されてもよい。
【００１２】まだ反転しているダイは、導電性トレース
の第２の端に対応するコンタクトパッドを有する基板上
に置かれる。基板コンタクトパッドは、基板および集積
回路ダイにボンディングされる他の回路間の電気的通信
のために、導電性トレースの第２の端にはんだ付けされ
る。この基板は印刷回路板または任意に密封され、かつ
印刷回路板に取付けられる多チップキャリアであっても
よい。
【００１３】この発明の利点は、キャリアのないパッケ
ージが集積回路ダイレベルでの検査を許容することであ
る。多チップモジュールにおいて、複数のダイが取付け
られ、かつ機能的関係に相互接続される。多チップモジ
ュールはパッケージング密度および動作速度を増加させ
るが、より多数のダイになるため、多チップモジュール
は単一チップパッケージよりも欠点を含む可能性が高く
なる。この発明は個々のダイ上のトレースを露出するた
め、ダイは多チップモジュール内の相互接続に先立ち容
易に検査されることができる。
【００１４】別の利点は、このパッケージが小さい「足
跡（ｆｏｏｔｐｒｉｎｔ）」を有すること、すなわちダ
イがボンディングされるべき基板上のコンタクトパッド
が狭い範囲内に配列されてもよく、それゆえ広範囲の基
板の不動産を他の装置に残すことができるということで
ある。別の利点は製造コストに関連するものである。先
行技術の典型はチップキャリアにダイを相互接続し、そ
のチップキャリアを母板に相互接続する２段階アセンブ
リシステムである。この発明は第１のステップの必要性
を取除き、それによって労力および材料コストを節約す
る。
【００１５】
【この発明を実行するためのベストモード】図１および
２を参照すると、集積回路ダイ１０は複数の入出力コン
タクトパッド１２、１４、１６および１８を含み、ダイ
１０の回路と外部回路との間の電気的通信を許容するよ
うに示される。典型的には、このダイは多数のコンタク
トパッド１２−１８を含む。実際には、何百のコンタク
トパッドがあってもよい。しかし、コンタクトパッドの
数はこの発明には重要でなく、明瞭にするために、限ら
れた数だけ示される。
【００１６】第１のステップにおいて、集積回路ダイ１
０は反転され、それによってコンタクトパッド１２−１
８を有する活性面２０は下方に面する。酸化物のような
絶縁材料２２はダイの不活性面および側面上に形成され
る。この絶縁層２２は、ダイが接続される基板からダイ
をより良く絶縁するように作用する。さらに、後により
十分に説明されるであろうように、絶縁層は入出力コン
タクトパッド１２−１８から延びる導電性トレースを支
持する。
【００１７】図１では、マスク２４が集積回路ダイ１０
と整列されて示される。マスクはダイ上に摺動可能に取
付けるように寸法決めされ、ダイの活性面２０および側
面２６を収容する。マスク２４の構成において、金属
の、好ましくはモリブデンの平たい片が角を切取られ、
それによってその材料の外端縁がその後下方に折り畳ま
れ、図１に示されるマスクの形を形成することができ
る。端縁の折り畳みに先立ち、複数のスロット２８、３
０、３２および３４がレーザテクノロジーを使用して平
たい材料に切込まれる。これらのスロットは入出力コン
タクトパッド１２−１８のパターンに対応するパターン
を規定するように形成される。スロットの内端縁はコン
タクトパッドに延びる。この材料の端縁は次に下方に折
り畳まれ、図１に示されるように上部３６および４つの
側面３８を有するマスク２４を形成する。集積回路ダイ
１０の不活性面および側面のコーティングの後、かつマ
スク２４の形成の後、マスクはダイ上に置かれる。
【００１８】図３を参照すると、スロット２８−３４の
内部端がダイの入出力コンタクトパッド１２−１８と整
列する。マスクおよびダイはスパッタリングチャンバ内
に置かれ、金属の局在化されたトレースを形成する。好
ましい実施例において、これらのトレースはチタン、プ
ラチナおよび金の３金属組成を有する。金属マスク２４
はダイから取除かれ、図４に最もよく見られるように、
絶縁層によってその不活性面および側面を覆われたダイ
のアセンブリと導電性トレース４０、４２、４４および
４６とを設ける。
【００１９】導電性トレース４０−４６はダイ１０の入
出力コンタクトパッド１２−１８から延び、かつダイの
活性面２０および側面２６に接するＬ形部材である。導
電性トレースは好ましくは側面の底端と同一延長上にあ
るが、このことは重要ではない。重要なのは、導電性ト
レースが基板５２上の基板コンタクトパッド４８および
５０に容易にはんだ付けできるということである。導電
性トレースの基板コンタクトパッド４８および５０への
ボンディングは当該技術において既知のいかなる手段に
よってでもよい。たとえば、表面装着技術（ｓｕｒｆａ
ｃｅ ｍｏｕｎｔ ｔｅｃｈｎｏｌｏｇｙ）が使用され
てもよい。基板５２上に予め形成されたはんだが高温に
熱せられて再溶解し、その後はんだの凝固によって導電
性トレース４０−４６の基板コンタクトパッド４８−５
０への適当なボンディングが与えられる。
【００２０】基板コンタクトパッド４８および５０は、
図示されていないが、トレースによって基板５２上の他
の回路に接続される。したがって、Ｌ形導電性トレース
４０−４６は集積回路ダイ１０と外部回路との間の電気
的通信を許容する。基板５２は印刷回路板または多チッ
プモジュール内に含まれる基板であってもよく、この基
板は他の集積回路ダイも含み、ダイを密封するシールも
任意に含む。
【００２１】この発明は、Ｌ形導電性トレース４０−４
６の形成においてマスク２４を使用して示され、かつ説
明されているが、他の技術がこの導電性トレースを形成
するために使用されてもよい。たとえば、フォトリソグ
ラフィーが使用されてもよい。金属が絶縁層２２上にス
パッタリングされ、Ｌ形導電性トレースを作るようにエ
ッチングされてもよい。
【００２２】この発明の１つの利点は、Ｌ形導電性トレ
ース４０−４６の形成後、集積回路ダイ１０が徹底的に
検査されかつ焼付けられることができるということであ
る。導電性トレースはダイの剥き出しの入出力コンタク
トパッド１２−１８よりもアクセスしやすい接続を与え
る。したがって、エラストマータイプのコネクタが検査
に使用されてもよい。このようなコネクタが検査の目的
のためにダイ１０の側面２６に対して押しつけられても
よい。ダイレベルでの検査は、適当な動作を行なう集積
回路ダイのみが多チップモジュールへボンディングする
ことを確実にする。他の利点はダイを基板に直接ボンデ
ィングすることによって生じる労力および材料の節約を
含む。
【図面の簡単な説明】
【図１】この発明に従った集積回路ダイおよびダイのパ
ッケージングのステップのためにダイ上に位置決めされ
るマスクの斜視図である。
【図２】線２−２に沿って切取られた図１のダイの側
面、部分的断面図である。
【図３】金属をマスクの開口にスパッタリングした後
の、図１のマスクおよびダイの斜視図である。
【図４】基板にボンディングされた図３のダイの斜視図
である。
【符号の説明】
１０ 集積回路ダイ ４０，４２，４４，４６ 導電性トレース ２２ 絶縁層 １２，１４，１６，１８ コンタクトパッド ２４ マスク

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 対向する活性面および不活性面を有し、
    かつ複数の側面を有する集積回路ダイを含み、前記活性
    面はその上にコンタクトパッドのアレイを有し、 前記不活性面上および前記側面上に電気的絶縁層の材料
    をさらに含み、前記活性面は露出されたままであり、 前記活性面上のコンタクトパッドの前記アレイに接続さ
    れる第１の部分を有し、かつ前記第１の部分から実質的
    に垂直に前記不活性面に延び、前記側面上の前記絶縁層
    に取付けられる第２の部分を有する複数の露出されたＬ
    形導電性トレースをさらに含み、前記第２の部分は前記
    側面上の前記絶縁層と概して同一延長上にある端部を有
    する、キャリアのない集積回路パッケージ。
  2. 【請求項２】 前記ダイの前記コンタクトパッドは入出
    力パッドである、請求項１に記載のパッケージ。
  3. 【請求項３】 前記導電性トレースは金属製であり、金
    を含む、請求項１に記載のパッケージ。
  4. 【請求項４】 対向する第１および第２の主要面を有
    し、かつ複数の側面を有する集積回路ダイを設けるステ
    ップを含み、前記第１の主要面はその上に導電性コンタ
    クトパッドのアレイを有し、 前記ダイの前記第２の主要面および前記側面上に電気的
    絶縁層の材料を形成するステップと、 前記第１の主要面および側面の頂上に金属材料のトレー
    スを形成し、それによって各金属製トレースは前記第１
    の主要面上の前記コンタクトパッドの１つから延び、前
    記第２の主要面上に形成される前記絶縁層と実質的に同
    一平面で終端するため前記側面上に形成される前記絶縁
    層上に横たわり、それによって前記トレースが前記第２
    の主要面の前記絶縁層と接続される基板にボンディング
    されることを許容するステップとを含む、基板に直接ボ
    ンディングするためのキャリアのない電子装置を作る方
    法。
  5. 【請求項５】 トレースを形成する前記ステップは局在
    化されるトレースを設けるスパッタリングプロセスによ
    って行なわれる、請求項４に記載の方法。
  6. 【請求項６】 前記トレースは、前記トレースの所望の
    パターンに対応するスロットを有するマスクの使用によ
    って局在化される、請求項５に記載の方法。
  7. 【請求項７】 前記第１の主要面上および前記側面上に
    形成される前記絶縁層上にマスクを置くステップをさら
    に含み、前記マスクは前記コンタクトパッドから前記第
    １の主要面の端縁に延び、さらに前記ダイの前記側面に
    平行に延びるスロットを有する、請求項４に記載の方
    法。
  8. 【請求項８】 前記スロットに金属をスパッタリングし
    て、前記トレースを形成するステップをさらに含む、請
    求項７に記載の方法。
  9. 【請求項９】 トレースを形成する前記ステップは金の
    形成を含む、請求項４に記載の方法。
  10. 【請求項１０】 前記マスクはモリブデンからなる、請
    求項７に記載の方法。
JP03263929A 1990-10-12 1991-10-11 キャリアのない集積回路パッケージ Expired - Lifetime JP3113005B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/596,690 US5079835A (en) 1990-10-12 1990-10-12 Method of forming a carrierless surface mounted integrated circuit die
US596690 1990-10-12

Publications (2)

Publication Number Publication Date
JPH0613436A true JPH0613436A (ja) 1994-01-21
JP3113005B2 JP3113005B2 (ja) 2000-11-27

Family

ID=24388292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03263929A Expired - Lifetime JP3113005B2 (ja) 1990-10-12 1991-10-11 キャリアのない集積回路パッケージ

Country Status (7)

Country Link
US (1) US5079835A (ja)
JP (1) JP3113005B2 (ja)
KR (1) KR100204950B1 (ja)
DE (1) DE4133598C2 (ja)
FR (1) FR2667983B1 (ja)
GB (1) GB2248721B (ja)
TW (1) TW243533B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034375A (ja) * 2008-07-30 2010-02-12 Aoi Electronics Co Ltd 半導体装置およびその製造方法
JP2011254110A (ja) * 2011-09-15 2011-12-15 Aoi Electronics Co Ltd 半導体装置およびその製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574629A (en) * 1989-06-09 1996-11-12 Sullivan; Kenneth W. Solderless printed wiring devices
DE4438449A1 (de) * 1994-10-28 1996-07-04 Sibet Gmbh Sican Forschungs Un Verfahren zur direkten Kontaktierung elektronischer Bauelemente mit einem Träger und direkt kontaktierbare Bauelemente hierzu
US7654432B2 (en) * 1997-05-27 2010-02-02 Wstp, Llc Forming solder balls on substrates
US7819301B2 (en) * 1997-05-27 2010-10-26 Wstp, Llc Bumping electronic components using transfer substrates
US6609652B2 (en) 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
US6293456B1 (en) * 1997-05-27 2001-09-25 Spheretek, Llc Methods for forming solder balls on substrates
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
US7288471B2 (en) * 1997-05-27 2007-10-30 Mackay John Bumping electronic components using transfer substrates
US7007833B2 (en) * 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US6335225B1 (en) * 1998-02-20 2002-01-01 Micron Technology, Inc. High density direct connect LOC assembly
JP2004222486A (ja) * 2002-12-27 2004-08-05 Murata Mfg Co Ltd スイッチング電源モジュール
JP2005129552A (ja) * 2003-10-21 2005-05-19 Rohm Co Ltd 回路基板
KR100877551B1 (ko) * 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3398232A (en) * 1965-10-19 1968-08-20 Amp Inc Circuit board with interconnected signal conductors and interconnected shielding conductors
US3483308A (en) * 1968-10-24 1969-12-09 Texas Instruments Inc Modular packages for semiconductor devices
GB1250248A (ja) * 1969-06-12 1971-10-20
JPS5571558U (ja) * 1978-11-08 1980-05-16
US4249299A (en) * 1979-03-05 1981-02-10 Hughes Aircraft Company Edge-around leads for backside connections to silicon circuit die
US4288841A (en) * 1979-09-20 1981-09-08 Bell Telephone Laboratories, Incorporated Double cavity semiconductor chip carrier
US4423468A (en) * 1980-10-01 1983-12-27 Motorola, Inc. Dual electronic component assembly
US4538346A (en) * 1981-09-14 1985-09-03 Sfe Technologies, Inc. Method for manufacture of selectively coated carrier plate
FR2515428A1 (fr) * 1981-10-27 1983-04-29 Thomson Csf Boitier comportant au moins deux circuits integres
JPS58159360A (ja) * 1982-03-17 1983-09-21 Fujitsu Ltd 半導体装置
JPS5921047A (ja) * 1982-07-27 1984-02-02 Fuji Xerox Co Ltd リ−ドレスチツプキヤリア
US4551747A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation
US4572757A (en) * 1984-01-23 1986-02-25 The Jade Corporation Method of making a microcircuit substrate
US4670770A (en) * 1984-02-21 1987-06-02 American Telephone And Telegraph Company Integrated circuit chip-and-substrate assembly
JPS62263666A (ja) * 1986-05-10 1987-11-16 Matsushita Electronics Corp 樹脂封止型半導体パツケ−ジ
JPH0770558B2 (ja) * 1986-05-13 1995-07-31 三菱電機株式会社 半導体装置
US4899207A (en) * 1986-08-27 1990-02-06 Digital Equipment Corporation Outer lead tape automated bonding
US4860443A (en) * 1987-01-21 1989-08-29 Hughes Aircraft Company Method for connecting leadless chip package
US4821007A (en) * 1987-02-06 1989-04-11 Tektronix, Inc. Strip line circuit component and method of manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034375A (ja) * 2008-07-30 2010-02-12 Aoi Electronics Co Ltd 半導体装置およびその製造方法
JP2011254110A (ja) * 2011-09-15 2011-12-15 Aoi Electronics Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR920008899A (ko) 1992-05-28
JP3113005B2 (ja) 2000-11-27
GB2248721B (en) 1994-07-06
DE4133598C2 (de) 2000-06-21
GB2248721A (en) 1992-04-15
DE4133598A1 (de) 1992-04-16
US5079835A (en) 1992-01-14
FR2667983A1 (fr) 1992-04-17
TW243533B (ja) 1995-03-21
FR2667983B1 (fr) 1994-01-28
KR100204950B1 (ko) 1999-06-15
GB9121255D0 (en) 1991-11-20

Similar Documents

Publication Publication Date Title
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US5817535A (en) LOC SIMM and method of fabrication
US6127833A (en) Test carrier for attaching a semiconductor device
EP0073149B1 (en) Semiconductor chip mounting module
US4975765A (en) Highly integrated circuit and method for the production thereof
US4949224A (en) Structure for mounting a semiconductor device
JPH0550134B2 (ja)
JPH0621173A (ja) 試験専用接点を有する半導体デバイスの製造方法
JPH07301642A (ja) 半導体ウェハをプローブする方法
EP0676091A4 (ja)
JP3113005B2 (ja) キャリアのない集積回路パッケージ
JP3512169B2 (ja) マルチチップ半導体モジュール及びその製造方法
US5113314A (en) High-speed, high-density chip mounting
US5138115A (en) Carrierles surface mounted integrated circuit die
US6329594B1 (en) Integrated circuit package
JPS6220707B2 (ja)
JP4038021B2 (ja) 半導体装置の製造方法
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JPH10154768A (ja) 半導体装置及びその製造方法
JP3466354B2 (ja) 半導体装置
JP3210503B2 (ja) マルチチップモジュールおよびその製造方法
KR19980043249A (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
US5434450A (en) PGA package type semiconductor device having leads to be supplied with power source potential
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造
GB1504663A (en) Large area hybrid microcircuit assembly

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000905

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 12