JPS5921047A - リ−ドレスチツプキヤリア - Google Patents

リ−ドレスチツプキヤリア

Info

Publication number
JPS5921047A
JPS5921047A JP57131013A JP13101382A JPS5921047A JP S5921047 A JPS5921047 A JP S5921047A JP 57131013 A JP57131013 A JP 57131013A JP 13101382 A JP13101382 A JP 13101382A JP S5921047 A JPS5921047 A JP S5921047A
Authority
JP
Japan
Prior art keywords
electrode terminals
chip carrier
insulating layer
carrier
leadless chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57131013A
Other languages
English (en)
Inventor
Tsunemasa Mita
恒正 三田
Yoshitake Kato
加藤　良毅
Soichi Sekimoto
関本　宗一
Yoshiyuki Shirotsuki
白附　好之
Hiroshi Arisawa
宏 有沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP57131013A priority Critical patent/JPS5921047A/ja
Priority to US06/516,451 priority patent/US4697204A/en
Publication of JPS5921047A publication Critical patent/JPS5921047A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は底部表面にリード線に代わる外部リード接続
端子（以−下、電極端子という）を具えたリードレスチ
ップギヤリアに関し、特にこの電極端子構造の改良に関
する。
近年、電子機器の小型軽量化や薄型化、さらにはこれま
で以上の高性能化への要求が高まるにつれ、回路を構成
するＩＣ（集積回路）やダイオード等の素子もこれまで
のリード線を有するディスクリートタイプのものに代わ
って単に電極端子だ（１） けを具えたリードレスチップキャリアが使用されるよう
になりてきた。
第１図に、覗、在使用されている１ルードレスデツプキ
ヤリアの一例を示す。ただ［７、第１図（ａ）はこのリ
ードレステップキャリア１０の底面図であり、第１図（
ｂ）１１このリードレスチップギヤリア１０の側面図で
ある。
さてこのリードレスチップキャリア１０は、絶縁層１１
、電極端子１２、および内部回路を保護するためのキャ
ップ１３により概略構成されており、特に底部表面の絶
縁層１１と電極端子１２とは同第１図（ａ）およびの）
に示すようにほば同一平面上に形成されている。
したがって、このようなリー　ドレスチップキャリア１
０を図示しない印刷配線基板に取付ける場合、ａ）リー
ドレスチップキャリア１０の接続を所望する印刷配線基
板の回路導体面にあらかじめクリーム状の半田ペースト
を塗布しておき、該半田ペーストの粘着性を利用して上
記リー　ドレスチップキャリア１０の底部を仮固足した
後この半田ペーストを高温度に加熱して再溶融する。
ｂ）印刷配線基板の所望位置に接着剤を用いてリードレ
スチップキャリア１０の底部を固定し、この後印刷配線
基板ごと溶融牛田楢に浸漬する。
といった主に２つの方法がとられている。
ところで、上記ａ）、の方法によりリードレステップキ
ャリア１０を印刷配線基板に取付ける場合、電極端子１
２の構成とは無関係に均等な半田接続が行なわれ、しか
も半田接合面積もごく僅かであることから高密度実装が
可能になるという利点はあるが、上記半田ペーストを高
温で再溶融した際ＶＣ半田の流動性によってリードレス
チップキャリア１０の位置ずれを招き易いという不都合
も併せ生じる。％にリード間隔の狭いチップキャリアを
取付ける場合にこの問題は深刻であり、上記位置ずれが
ほんの僅かであったとしても隣接リード同士の短絡を招
き、ひいてはチップキャリアを破壊に至らしめることも
あった。さらに、このようなリードレスチップキャリア
１０は電極端子１２のメタライズ層の面が平坦であるこ
とから、上記ａ）、の方法で取付けを行なったとしても
、該メタライズ層と印刷配線基板の外部リードとが密着
した部分で十分な半田量を確保することができず、した
がって十分な接着強度を得ることができなかった。
また、上記ｂ）、の方法によりリードレスチップキャリ
ア１０を印刷配線基板に取付ける場合、上記ａ）、の方
法に比べて接着強度は確かに向上するが、該リードレス
チップキャリア１０を複数個近接して装着したときに（
一般にこのような態様で用いられることが多い）半田付
は工程で半田ブリッジやフラックスのたまりによる半田
付は不良が発生し易くなるという不都合を生じる。この
ような場合、半田付は後の修正に多大の時間や労力を費
やすことになる。
この発明は上記実情に鑑みてなされたものであシ、印刷
配線基板の外部リードとの接着における強度および信頼
性を高めて高密度な実装を可能とするリードレスチップ
キャリアを提供することを目的とする。
すなわちこの発明は、リードレステップキャリアの電極
端子ｔｌ−該キャリア底部表面の絶縁層から積極的に陥
設してこれら底部表面と電極端子の少なくとも一部とが
相対的に段差を有する構造となるようにしたものである
。これにより、溶融された半田が上記電極端子の部分に
溜まｐ、また上記電極端子間の絶縁層がこの溶融された
半田の流動を遮るようになって、上記接着における強度
および信頼性は著しく改善される。
以下、この発明にかかるリードレスチップキャリアを添
附図面に示す実施例にしたがって詳細に説明する。
第２図はこの発明にかかるリードレスチップキャリアの
一実施例を示すものであシ、第２図（ａ）にこの実施例
チップキャリア２０の底面図、第２図（ｂ）に同じくこ
のチップキャリア加の側面図を示す。
さて、このリードレスチップキャリア２０も先の第１図
に示したチップキャリア１０と同様、絶縁層２１、電極
端子２２、および内部回路を保護するためのキャップ２
３にｉシ概略構成されるが、同第２図にても明らかなよ
うにこのチップキャリア加の場合Ｖｉ特に上記電極端子
２２が底部表面の絶縁層２１から陥設されておｐ、これ
ら絶縁層２１と電極端子２２とて相対的に段差を形成す
る構造となっている。
したがって、このリードレスチップキャリア２０を例え
ば前記ａ）、の方法を用いて図示しない印刷配線基板に
取付ける場合、肢基板の外部リードと上記電極端子２２
とで密着することがないとともにこの陥設された電極端
子２２の部分に前記溶融された半田が溜ることから、接
着に関係する半田量および表面積が増大し、接着強度も
大幅に向上する。
また、特に前記ａルの方法においては、上記電　　　　
　：。
極端子２２の間の絶縁層３２が前記溶融された半田流れ
止めの役割を果すことから前述した位置ずれ０°“１°
゛・　　　　　　　　１□１．−なお、このリードレス
テップキャリア２０を第２図に示したような構造に形成
するための手法は任意であり、例えば イ）、従来の手法によって形成したり一ドレスチップキ
ャリアの底部表面にさらに数１０μｍの厚さを有するガ
ラス等の絶縁体をスクリーン印刷法によりその中央部分
はもとより各電極端子２２の間にも印刷して絶縁層２１
を形成し、これによって電極端子２２の部分を相対的に
窪才せる。
口）、電極材料をスクリーン印刷により配設した後、所
望の形状に打ち抜いたグリーンシート状のセラミックを
これに積層して焼結することにより相対的に段差を有す
る絶縁層２１と電極端子２２とを一体成形する。
等々の手法を用いて容易に実現することができる。
ところで、第２図に示した実施例では、上述した段差の
底面部分、すなわち四部の底面部分のみに電極端子２２
を配設した場合について示したが、メッキ等の手段によ
っ−Ｃ凹部の内壁全面に電極端子２２を配設するように
してもよい。このようにすれば前記印刷配線基板との接
着における信頼性はさらに向」ニする。
以上説明したように、この発明にかかるリードレスチッ
プキャリアによれば、十分な強度で、かつ高信頼性のも
とに印刷配線基板の外部リードとの接着を行なうことが
できる。
【図面の簡単な説明】
第１図は従来の１ルードレスチツプギヤリアの外部構造
を示す底面図および側面図、第２図はこの発明にかかる
リードレスチップキャリアの一実施例についてその外部
構造を示す底面図および側面図である１、 １、（１、２０リード［ノスチノプキャリ”ア、１．１
　、２１・。

Claims (1)

    【特許請求の範囲】
  1. 底部表向に外部リー　ド接続端子を具えたリードレスチ
    ップギヤリアにおいて、前記外部リード接続端子の少な
    くとも一部を前記底部表向から陥設したことを特徴とす
    るリードレスチップキャリア。
JP57131013A 1982-07-27 1982-07-27 リ−ドレスチツプキヤリア Pending JPS5921047A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57131013A JPS5921047A (ja) 1982-07-27 1982-07-27 リ−ドレスチツプキヤリア
US06/516,451 US4697204A (en) 1982-07-27 1983-07-22 Leadless chip carrier and process for fabrication of same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57131013A JPS5921047A (ja) 1982-07-27 1982-07-27 リ−ドレスチツプキヤリア

Publications (1)

Publication Number Publication Date
JPS5921047A true JPS5921047A (ja) 1984-02-02

Family

ID=15047939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57131013A Pending JPS5921047A (ja) 1982-07-27 1982-07-27 リ−ドレスチツプキヤリア

Country Status (2)

Country Link
US (1) US4697204A (ja)
JP (1) JPS5921047A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208755A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジ及びその製造方法
JP2003534662A (ja) * 2000-05-26 2003-11-18 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 表面金属被覆を備える半導体構成エレメント
CN105306001A (zh) * 2014-07-24 2016-02-03 精工爱普生株式会社 电子部件、电子部件的制造方法、电子设备以及移动体

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4858072A (en) * 1987-11-06 1989-08-15 Ford Aerospace & Communications Corporation Interconnection system for integrated circuit chips
US5146308A (en) * 1990-10-05 1992-09-08 Micron Technology, Inc. Semiconductor package utilizing edge connected semiconductor dice
US5079835A (en) * 1990-10-12 1992-01-14 Atmel Corporation Method of forming a carrierless surface mounted integrated circuit die
US5138115A (en) * 1990-10-12 1992-08-11 Atmel Corporation Carrierles surface mounted integrated circuit die
DE4135007C2 (de) * 1990-10-25 1994-12-22 Cts Corp SMD-Bauelemente mit Maßnahmen gegen Lötbrückenbildung und Temperaturwechselbeanspruchung
US6084309A (en) * 1992-10-20 2000-07-04 Fujitsu Limited Semiconductor device and semiconductor device mounting structure
US6165819A (en) 1992-10-20 2000-12-26 Fujitsu Limited Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure
EP0657932B1 (en) * 1993-12-13 2001-09-05 Matsushita Electric Industrial Co., Ltd. Chip package assembly and method of production
US6043100A (en) * 1996-04-19 2000-03-28 Weaver; Kevin Chip on tape die reframe process
JP3026426B2 (ja) * 1996-08-29 2000-03-27 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法及びその金型構造
DE69942902D1 (de) * 1998-03-31 2010-12-16 Tdk Corp Elektronisches Bauelement in Chipbauweise und Verfahren zu seiner Herstellung
KR100604819B1 (ko) * 2003-06-12 2006-07-28 삼성전자주식회사 반도체 패키지용 배선 기판, 그 제조방법 및 이를 이용한반도체 패키지
US9645603B1 (en) 2013-09-12 2017-05-09 Advanced Processor Architectures, Llc System clock distribution in a distributed computing environment
US9429983B1 (en) 2013-09-12 2016-08-30 Advanced Processor Architectures, Llc System clock distribution in a distributed computing environment
US11042211B2 (en) 2009-08-07 2021-06-22 Advanced Processor Architectures, Llc Serially connected computing nodes in a distributed computing system
US8555096B2 (en) * 2009-08-07 2013-10-08 Advanced Processor Architectures, Llc Method and apparatus for selectively placing components into a sleep mode in response to loss of one or more clock signals or receiving a command to enter sleep mode

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55107249A (en) * 1979-02-12 1980-08-16 Mitsubishi Electric Corp Manufacture of container for semiconductor device
US4288841A (en) * 1979-09-20 1981-09-08 Bell Telephone Laboratories, Incorporated Double cavity semiconductor chip carrier
US4463217A (en) * 1981-09-14 1984-07-31 Texas Instruments Incorporated Plastic surface mounted high pinout integrated circuit package
JPS5927549A (ja) * 1982-08-03 1984-02-14 Toshiba Corp 半導体装置
US4554575A (en) * 1983-05-12 1985-11-19 Westinghouse Electric Corp. Low stress leadless chip carrier and method of assembly

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208755A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジ及びその製造方法
JPH0473297B2 (ja) * 1983-05-12 1992-11-20 Sony Corp
JP2003534662A (ja) * 2000-05-26 2003-11-18 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 表面金属被覆を備える半導体構成エレメント
CN105306001A (zh) * 2014-07-24 2016-02-03 精工爱普生株式会社 电子部件、电子部件的制造方法、电子设备以及移动体
US9773713B2 (en) 2014-07-24 2017-09-26 Seiko Epson Corporation Electronic component, method for manufacturing electronic component, electronic apparatus, and moving object
CN105306001B (zh) * 2014-07-24 2020-05-22 精工爱普生株式会社 电子部件、电子部件的制造方法、电子设备以及移动体

Also Published As

Publication number Publication date
US4697204A (en) 1987-09-29

Similar Documents

Publication Publication Date Title
JPS5921047A (ja) リ−ドレスチツプキヤリア
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US4993148A (en) Method of manufacturing a circuit board
JPH08321671A (ja) バンプ電極の構造およびその製造方法
JP3279844B2 (ja) 半導体装置及びその製造方法
JP2554694Y2 (ja) プリント基板
US20040021219A1 (en) Method of mounting integrated circuit die in a package using a solder preform having isolatable portions
JP3441194B2 (ja) 半導体装置及びその製造方法
JP2676107B2 (ja) 電子部品搭載用基板
JP2003273291A (ja) 電子部品及びその製造方法
JP3279846B2 (ja) 半導体装置の製造方法
JPH0445251Y2 (ja)
JPH0314292A (ja) 高密度実装モジュールの製造方法
JPS60251636A (ja) 半導体装置
JPH08236889A (ja) 電子回路装置およびその実装構造
JP3808358B2 (ja) 配線基板
JPH03269962A (ja) 電気的接続部材の製造方法
JPS5923432Y2 (ja) 半導体装置
JPS63211655A (ja) 半田埋め込みレジストシ−ト
JPS5916349A (ja) 集積回路装置
JPH0750752B2 (ja) 印刷回路素子
JPS63177582A (ja) 混成集積回路装置の製造方法
JPS5921093A (ja) リ−ドレスチツプキヤリアの取付方法
JPS59204265A (ja) 混成集積回路の製造方法
JPS58124292A (ja) 混成集積回路装置とその製造方法