JPH08236889A - 電子回路装置およびその実装構造 - Google Patents
電子回路装置およびその実装構造Info
- Publication number
- JPH08236889A JPH08236889A JP3384895A JP3384895A JPH08236889A JP H08236889 A JPH08236889 A JP H08236889A JP 3384895 A JP3384895 A JP 3384895A JP 3384895 A JP3384895 A JP 3384895A JP H08236889 A JPH08236889 A JP H08236889A
- Authority
- JP
- Japan
- Prior art keywords
- mother
- electrode pad
- hybrid
- electronic circuit
- mother board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 ハイブリッドＩＣをマザー基板に表面実装
するに当たり、マザー基板の有効面積の減少を防止し、
マザー基板製品の薄型化を図ると共に、実装の高密度化
と自動化を容易にし、簡単に実装できるようにしたハイ
ブリッドＩＣと、その実装構造を提供する。 【構成】 ハイブリッドＩＣの端子を絶縁基板を貫通
するスルーホールを介して、該絶縁基板の裏面に形成さ
れた配線パターンの外部接続用電極パッドに接続し、該
外部接続用電極パッドをマザー基板上に形成された接続
用電極パッドの端子に接続することにより表面実装す
る。
するに当たり、マザー基板の有効面積の減少を防止し、
マザー基板製品の薄型化を図ると共に、実装の高密度化
と自動化を容易にし、簡単に実装できるようにしたハイ
ブリッドＩＣと、その実装構造を提供する。 【構成】 ハイブリッドＩＣの端子を絶縁基板を貫通
するスルーホールを介して、該絶縁基板の裏面に形成さ
れた配線パターンの外部接続用電極パッドに接続し、該
外部接続用電極パッドをマザー基板上に形成された接続
用電極パッドの端子に接続することにより表面実装す
る。
Description
【０００１】
【産業上の利用分野】 本発明は電子回路装置およびそ
の実装構造に関する。より詳しくはマザー基板上に実装
される面実装用ハイブリッドＩＣの端子をマザー基板上
の回路パターンに電気的に接続する接続方法を改良した
ハイブリッドＩＣおよびその実装構造に関する。尚、本
明細書において、「スルーホール」とは、基板に設けた
貫通孔の内壁に導電層を形成したもの又は上記貫通孔の
孔内に導電体を充填したものを意味する。
の実装構造に関する。より詳しくはマザー基板上に実装
される面実装用ハイブリッドＩＣの端子をマザー基板上
の回路パターンに電気的に接続する接続方法を改良した
ハイブリッドＩＣおよびその実装構造に関する。尚、本
明細書において、「スルーホール」とは、基板に設けた
貫通孔の内壁に導電層を形成したもの又は上記貫通孔の
孔内に導電体を充填したものを意味する。
【０００２】
【従来の技術】 図５は従来のハイブリッドＩＣの実装
構造を示すもので、セラミックのような絶縁基板１２に
複数のチップ部品１３からなる回路素子が搭載されてな
るハイブリッドＩＣ１１には、前記チップ部品１３に電
気的に接続されたリード端子１６が突出しており、該リ
ード端子１６が予め所望の配線パターンが形成されたメ
イン基板であるマザー基板１４の表面１４ａから裏面１
４ｂにかけて形成されたスルーホール１７に挿通され
て、前記リード端子１６の先端部分には半田１５がデッ
プされている。ところで前記ハイブリッドＩＣの実装構
造では、マザー基板１４の裏面にリード端子１６の先端
部が突出するので、マザー基板１４の表面１４ａおよび
裏面１４ｂがハイブリッドＩＣ１１のリード端子１６に
よって占有されてしまうため、ハイブリッドＩＣを実装
するために使用できるマザー基板の有効面積が減少する
とともに、実装されたマザー基板製品の厚みが厚くなっ
てしまうという欠点がある。また、ハイブリッドＩＣ１
１のリード端子１６をマザー基板１４のスルーホール１
７に挿通させるための工程が必要であり実装するときの
自動化が困難になり、実装に時間がかかるという問題も
ある。そこで、マザー基板に表面実装可能な方法として
図４（ａ）に示すようなハイブリッドＩＣ１１の絶縁基
板１２上の導体パターン２０の電極パッドに半田付けさ
れたリード端子を絶縁基板１２から平面方向に突出して
Ｌ字型に屈曲してマザー基板上の接続用電極パッドに半
田付けする構造が一般的に用いられるようになってきて
いる。すなわち、チップ部品１３を搭載したハイブリッ
ドＩＣ１１の絶縁基板１２にはチップ部品１３を他の基
板に電気的に接続するための導体パターン２０が設けら
れ、該導体パターン２０の終端部の電極パッド２１には
ハイブリッドＩＣ１１をマザー基板１４へ実装するため
にＬ字型に屈曲したリード端子１８が接続されている。
そして、前記マザー基板１４の接続用電極パッド１９上
にクリーム半田を印刷等の手段でのせ、ハイブリッドＩ
Ｃ１１をマウントした後、リフローにより前記リード端
子１８を前記接続用電極パッド１９に半田付することに
よりハイブリッドＩＣ１１をマザー基板１４に実装す
る。かかる方法により、ハイブリッドＩＣの絶縁基板１
２のリード端子１８をマザー基板１４の接続用電極パッ
ド１９に表面実装することが可能となり、マザー基板１
４の表面および裏面がともにハイブリッドＩＣによって
占有されてしまうこともないので、マザー基板の有効面
積の減少を防止できる。しかしながら、このようなリー
ド端子１８を備えたハイブリッドＩＣ１１では、該リー
ド端子１８をマザー基板１４上に表面実装するため、マ
ザー基板１４の実装表面上の接続用電極パッド１９に載
置できるように、図４（ａ）に示す通り各リード端子１
８の先端部を折曲して平行にしなければならず、折曲工
程を必要とする上に、前記リード端子１８が前記絶縁基
板１２から平面方向に突出しているため前記マザー基板
１４におけるハイブリッドＩＣの設置スペースが拡大し
て高密度実装が図り難いという問題が出てくる。また、
特開平５−３７１１１に開示され、かつ図４（ｂ）に示
すようにハイブリッドＩＣの絶縁基板１２の導体パター
ン２０を、前記絶縁基板１２の端縁に設けた半円状の切
欠きの内壁に形成した電極層２２に延設し、この電極層
２２をマザー基板１４の接続用電極パッド１９に接続す
ることにより前記絶縁基板１２の表面に形成された導体
パターン２０と前記マザー基板１４の配線パターンを表
裏方向で接続するハイブリッドＩＣの実装構造も考えら
れている。そして、この半円状の切欠きに形成された電
極層２２は次のように作製される。すなわち、絶縁基板
１２の板厚方向に貫通する貫通孔を穿設し、この貫通孔
内に導体金属を流し込むことにより内壁に電極層を形成
したスルーホールを設けた後、前記切欠きの電極層２２
と前記マザー基板１４の接続用電極パッド１９が接続さ
れることを目視で確認できるように、例えば図４（ｃ）
に示すように前記スルーホールの径方向の一側面（内壁
面）を外部に露出させるために、ほぼ半円状に分断する
ように絶縁基板１２を切断して作製する。しかし、この
場合、前記絶縁基板１２の切断時に、前記貫通孔内に形
成された電極層２２が剥落して電気的接続が不良になる
おそれがある。また、図４（ａ）に示すハイブリッドＩ
Ｃの折曲された前記リード端子１８をマザー基板１４の
接続用電極パッド１９上に載置して表面実装した場合と
同様に、前記切欠きの電極層２２を絶縁基板１２の端縁
に形成するために、該絶縁基板１２の面積が大きくなる
ので、マザー基板１４における設置スペースが拡大して
しまうという不都合が依然として残る。
構造を示すもので、セラミックのような絶縁基板１２に
複数のチップ部品１３からなる回路素子が搭載されてな
るハイブリッドＩＣ１１には、前記チップ部品１３に電
気的に接続されたリード端子１６が突出しており、該リ
ード端子１６が予め所望の配線パターンが形成されたメ
イン基板であるマザー基板１４の表面１４ａから裏面１
４ｂにかけて形成されたスルーホール１７に挿通され
て、前記リード端子１６の先端部分には半田１５がデッ
プされている。ところで前記ハイブリッドＩＣの実装構
造では、マザー基板１４の裏面にリード端子１６の先端
部が突出するので、マザー基板１４の表面１４ａおよび
裏面１４ｂがハイブリッドＩＣ１１のリード端子１６に
よって占有されてしまうため、ハイブリッドＩＣを実装
するために使用できるマザー基板の有効面積が減少する
とともに、実装されたマザー基板製品の厚みが厚くなっ
てしまうという欠点がある。また、ハイブリッドＩＣ１
１のリード端子１６をマザー基板１４のスルーホール１
７に挿通させるための工程が必要であり実装するときの
自動化が困難になり、実装に時間がかかるという問題も
ある。そこで、マザー基板に表面実装可能な方法として
図４（ａ）に示すようなハイブリッドＩＣ１１の絶縁基
板１２上の導体パターン２０の電極パッドに半田付けさ
れたリード端子を絶縁基板１２から平面方向に突出して
Ｌ字型に屈曲してマザー基板上の接続用電極パッドに半
田付けする構造が一般的に用いられるようになってきて
いる。すなわち、チップ部品１３を搭載したハイブリッ
ドＩＣ１１の絶縁基板１２にはチップ部品１３を他の基
板に電気的に接続するための導体パターン２０が設けら
れ、該導体パターン２０の終端部の電極パッド２１には
ハイブリッドＩＣ１１をマザー基板１４へ実装するため
にＬ字型に屈曲したリード端子１８が接続されている。
そして、前記マザー基板１４の接続用電極パッド１９上
にクリーム半田を印刷等の手段でのせ、ハイブリッドＩ
Ｃ１１をマウントした後、リフローにより前記リード端
子１８を前記接続用電極パッド１９に半田付することに
よりハイブリッドＩＣ１１をマザー基板１４に実装す
る。かかる方法により、ハイブリッドＩＣの絶縁基板１
２のリード端子１８をマザー基板１４の接続用電極パッ
ド１９に表面実装することが可能となり、マザー基板１
４の表面および裏面がともにハイブリッドＩＣによって
占有されてしまうこともないので、マザー基板の有効面
積の減少を防止できる。しかしながら、このようなリー
ド端子１８を備えたハイブリッドＩＣ１１では、該リー
ド端子１８をマザー基板１４上に表面実装するため、マ
ザー基板１４の実装表面上の接続用電極パッド１９に載
置できるように、図４（ａ）に示す通り各リード端子１
８の先端部を折曲して平行にしなければならず、折曲工
程を必要とする上に、前記リード端子１８が前記絶縁基
板１２から平面方向に突出しているため前記マザー基板
１４におけるハイブリッドＩＣの設置スペースが拡大し
て高密度実装が図り難いという問題が出てくる。また、
特開平５−３７１１１に開示され、かつ図４（ｂ）に示
すようにハイブリッドＩＣの絶縁基板１２の導体パター
ン２０を、前記絶縁基板１２の端縁に設けた半円状の切
欠きの内壁に形成した電極層２２に延設し、この電極層
２２をマザー基板１４の接続用電極パッド１９に接続す
ることにより前記絶縁基板１２の表面に形成された導体
パターン２０と前記マザー基板１４の配線パターンを表
裏方向で接続するハイブリッドＩＣの実装構造も考えら
れている。そして、この半円状の切欠きに形成された電
極層２２は次のように作製される。すなわち、絶縁基板
１２の板厚方向に貫通する貫通孔を穿設し、この貫通孔
内に導体金属を流し込むことにより内壁に電極層を形成
したスルーホールを設けた後、前記切欠きの電極層２２
と前記マザー基板１４の接続用電極パッド１９が接続さ
れることを目視で確認できるように、例えば図４（ｃ）
に示すように前記スルーホールの径方向の一側面（内壁
面）を外部に露出させるために、ほぼ半円状に分断する
ように絶縁基板１２を切断して作製する。しかし、この
場合、前記絶縁基板１２の切断時に、前記貫通孔内に形
成された電極層２２が剥落して電気的接続が不良になる
おそれがある。また、図４（ａ）に示すハイブリッドＩ
Ｃの折曲された前記リード端子１８をマザー基板１４の
接続用電極パッド１９上に載置して表面実装した場合と
同様に、前記切欠きの電極層２２を絶縁基板１２の端縁
に形成するために、該絶縁基板１２の面積が大きくなる
ので、マザー基板１４における設置スペースが拡大して
しまうという不都合が依然として残る。
【０００３】
【発明が解決しようとする課題】 本発明は叙上の問題
を解決するために対処してなされたもので、ハイブリッ
ドＩＣをマザー基板に表面実装するに当たり、マザー基
板の有効面積の減少を防止して実装を高密度化し、マザ
ー基板製品の薄型化を図ると共に、実装の自動化を容易
にしたハイブリッドＩＣと、その実装構造を提供するこ
とを目的とするものである。
を解決するために対処してなされたもので、ハイブリッ
ドＩＣをマザー基板に表面実装するに当たり、マザー基
板の有効面積の減少を防止して実装を高密度化し、マザ
ー基板製品の薄型化を図ると共に、実装の自動化を容易
にしたハイブリッドＩＣと、その実装構造を提供するこ
とを目的とするものである。
【０００４】
【課題を解決するための手段】 本発明は、表面に複数
の回路素子が搭載された絶縁基板と、該絶縁基板を貫通
するスルーホールと、前記絶縁基板の裏面に形成された
外部接続用電極パッドとを有し、前記回路素子が前記ス
ルーホールを介して、前記外部接続用電極パッドに配線
接続されることを特徴とする。また本発明は、表面に複
数の回路素子が搭載された絶縁基板と、該絶縁基板を貫
通するスルーホールと、前記絶縁基板の裏面に形成され
た外部接続用電極パッドとを有し、前記回路素子が前記
スルーホールを介して、前記外部接続用電極パッドに配
線接続される電子回路装置の実装構造において、該電子
回路装置の前記外部接続用電極パッドがマザー基板上に
形成された電極パッドに電気的に接続されることによ
り、前記電子回路装置を前記マザー基板上に実装するこ
とを特徴とする。
の回路素子が搭載された絶縁基板と、該絶縁基板を貫通
するスルーホールと、前記絶縁基板の裏面に形成された
外部接続用電極パッドとを有し、前記回路素子が前記ス
ルーホールを介して、前記外部接続用電極パッドに配線
接続されることを特徴とする。また本発明は、表面に複
数の回路素子が搭載された絶縁基板と、該絶縁基板を貫
通するスルーホールと、前記絶縁基板の裏面に形成され
た外部接続用電極パッドとを有し、前記回路素子が前記
スルーホールを介して、前記外部接続用電極パッドに配
線接続される電子回路装置の実装構造において、該電子
回路装置の前記外部接続用電極パッドがマザー基板上に
形成された電極パッドに電気的に接続されることによ
り、前記電子回路装置を前記マザー基板上に実装するこ
とを特徴とする。
【０００５】
【実施例】 本発明の実施例を図１乃至図３に基づいて
以下に説明する。図１（ａ）は、本発明の実施例にかか
る電子回路装置であるハイブリッドＩＣの配線パターン
の要部を示す平面図である。モノリシックＩＣのチップ
等のＩＣ部品９は、抵抗等のその他の回路素子１０とと
もに絶縁基板１の表面１ａ上に搭載され、該表面１ａ上
に形成された接続用電極パッド３および配線パターン４
に接続されている。図１（ｂ）はハイブリッドＩＣの絶
縁基板１の裏面１ｂにおける配線パターンの要部を示す
平面図である。前記ＩＣ部品９およびその他の回路素子
１０は前記絶縁基板１を貫通する貫通孔の内壁に導電層
を形成したスルーホール２を介して前記絶縁基板１の裏
面１ｂに形成された配線パターン５およびその端部にお
ける外部接続用電極パッド６に電気的に接続されてい
る。図２は前記ハイブリッドＩＣの基板をマザー基板に
実装したときの図１におけるＡ−Ａ´の断面図である。
ハイブリッドＩＣの絶縁基板１は、例えばセラミックよ
り構成され、表裏に貫通し、内壁に導電層が設けられた
前記スルーホール２が、形成されている。そして、前記
接続用電極パッド３は前記絶縁基板１の表面１ａにおい
て形成された配線パターン４を介し、表面１ａから裏面
１ｂにかけて形成されたスルーホール２を通して裏面１
ｂの配線パターン５に電気的に接続される。該配線パタ
ーン５は、その端部における外部接続用電極パッド６に
おいて、マザー基板８のマザー接続用電極パッド７に半
田付けされている。従って、ＩＣ部品９およびその他の
回路素子１０は接続用電極パッド３、配線パターン４、
スルーホール２、配線パターン５、外部接続用電極パッ
ド６の経路で、マザー基板８上のマザー接続用電極パッ
ド７に導通する。尚、前記配線パターン５をマザー基板
８のマザー接続用電極パッド７に接続する方法として、
前記絶縁基板１の裏面１ｂにおいて形成された前記配線
パターン５の端部に前記外部接続用電極パッド６の代わ
りとしてバンプ状の端子を設け、該バンプ状端子を前記
マザー基板８のマザー接続用電極パッド７に圧着、加熱
してもよい。図３（ａ）から図３（ｅ）は、実施例の電
子回路装置であるハイブリッドＩＣの組み立て工程をそ
れぞれ順に説明する概略図である。まず、図３（ａ）に
示すようにセラミックからなる絶縁基板１を用意し、該
基板の板厚方向に貫通する貫通孔を穿設した後、該絶縁
基板１の表面１ａにおいて厚膜ペーストで回路をスクリ
ーン印刷し、ハイブリッドＩＣの配線パターン４、並び
にＩＣ部品９を載置する接続用電極パッド３等の回路パ
ターンを形成する。ペーストはガラス、銀、酸化パラジ
ウム、酸化ルテニウム、樹脂、溶媒などの混合したもの
を用いる。次に同様の方法で図３（ｂ）に示すように前
記絶縁基板１を裏返して、該基板の裏面１ｂにおいて配
線パターン５、外部接続用電極パッド６等の回路パター
ンを形成する。そして図３（ｃ）に示すように、前記絶
縁基板１を再度裏返して前記貫通孔に対して、周知の厚
膜技術を適用して例えば、銀を含む導電ペーストを前記
貫通孔内に流し込み、前記絶縁基板１の裏面から真空で
吸引することにより、導電ペーストをスムーズに前記貫
通孔内に付着させた後、乾燥させることにより金属導体
が塗られたスルーホール２を形成する。更に、図３
（ｄ）に示すように、モノリシックＩＣ等のＩＣ部品９
を前記絶縁基板１の表面１ａ上に載置して、ワイヤボン
ディングにより該表面１ａ上に形成された前記接続用電
極パッド３に接続する。また、クリーム半田を印刷等の
手段で前記接続用電極パッド３にのせ、ＩＣ部品９をマ
ウントし、リフローにより該ＩＣ部品９を前記接続用電
極パッド３に半田付けしてもよい。図３（ｅ）は前記絶
縁基板１をマザー基板８へ面実装する説明図である。前
記絶縁基板１を自動実装機構（図示せず）を用いて、前
記絶縁基板１の裏面１ｂに対応するように配線パターン
が形成されたマザー基板８へリフロー方式によって半田
付けして面実装する。すなわち前記マザー基板８のマザ
ー接続用電極パッド７にはあらかじめ半田クリームを印
刷しておくことにより、この半田クリームがリフローさ
れて前記ハイブリッドＩＣの前記外部接続用電極パッド
６へ付着することにより、該外部接続用電極パッド６と
前記マザー接続用電極パッド７とが接続され面実装され
る。
以下に説明する。図１（ａ）は、本発明の実施例にかか
る電子回路装置であるハイブリッドＩＣの配線パターン
の要部を示す平面図である。モノリシックＩＣのチップ
等のＩＣ部品９は、抵抗等のその他の回路素子１０とと
もに絶縁基板１の表面１ａ上に搭載され、該表面１ａ上
に形成された接続用電極パッド３および配線パターン４
に接続されている。図１（ｂ）はハイブリッドＩＣの絶
縁基板１の裏面１ｂにおける配線パターンの要部を示す
平面図である。前記ＩＣ部品９およびその他の回路素子
１０は前記絶縁基板１を貫通する貫通孔の内壁に導電層
を形成したスルーホール２を介して前記絶縁基板１の裏
面１ｂに形成された配線パターン５およびその端部にお
ける外部接続用電極パッド６に電気的に接続されてい
る。図２は前記ハイブリッドＩＣの基板をマザー基板に
実装したときの図１におけるＡ−Ａ´の断面図である。
ハイブリッドＩＣの絶縁基板１は、例えばセラミックよ
り構成され、表裏に貫通し、内壁に導電層が設けられた
前記スルーホール２が、形成されている。そして、前記
接続用電極パッド３は前記絶縁基板１の表面１ａにおい
て形成された配線パターン４を介し、表面１ａから裏面
１ｂにかけて形成されたスルーホール２を通して裏面１
ｂの配線パターン５に電気的に接続される。該配線パタ
ーン５は、その端部における外部接続用電極パッド６に
おいて、マザー基板８のマザー接続用電極パッド７に半
田付けされている。従って、ＩＣ部品９およびその他の
回路素子１０は接続用電極パッド３、配線パターン４、
スルーホール２、配線パターン５、外部接続用電極パッ
ド６の経路で、マザー基板８上のマザー接続用電極パッ
ド７に導通する。尚、前記配線パターン５をマザー基板
８のマザー接続用電極パッド７に接続する方法として、
前記絶縁基板１の裏面１ｂにおいて形成された前記配線
パターン５の端部に前記外部接続用電極パッド６の代わ
りとしてバンプ状の端子を設け、該バンプ状端子を前記
マザー基板８のマザー接続用電極パッド７に圧着、加熱
してもよい。図３（ａ）から図３（ｅ）は、実施例の電
子回路装置であるハイブリッドＩＣの組み立て工程をそ
れぞれ順に説明する概略図である。まず、図３（ａ）に
示すようにセラミックからなる絶縁基板１を用意し、該
基板の板厚方向に貫通する貫通孔を穿設した後、該絶縁
基板１の表面１ａにおいて厚膜ペーストで回路をスクリ
ーン印刷し、ハイブリッドＩＣの配線パターン４、並び
にＩＣ部品９を載置する接続用電極パッド３等の回路パ
ターンを形成する。ペーストはガラス、銀、酸化パラジ
ウム、酸化ルテニウム、樹脂、溶媒などの混合したもの
を用いる。次に同様の方法で図３（ｂ）に示すように前
記絶縁基板１を裏返して、該基板の裏面１ｂにおいて配
線パターン５、外部接続用電極パッド６等の回路パター
ンを形成する。そして図３（ｃ）に示すように、前記絶
縁基板１を再度裏返して前記貫通孔に対して、周知の厚
膜技術を適用して例えば、銀を含む導電ペーストを前記
貫通孔内に流し込み、前記絶縁基板１の裏面から真空で
吸引することにより、導電ペーストをスムーズに前記貫
通孔内に付着させた後、乾燥させることにより金属導体
が塗られたスルーホール２を形成する。更に、図３
（ｄ）に示すように、モノリシックＩＣ等のＩＣ部品９
を前記絶縁基板１の表面１ａ上に載置して、ワイヤボン
ディングにより該表面１ａ上に形成された前記接続用電
極パッド３に接続する。また、クリーム半田を印刷等の
手段で前記接続用電極パッド３にのせ、ＩＣ部品９をマ
ウントし、リフローにより該ＩＣ部品９を前記接続用電
極パッド３に半田付けしてもよい。図３（ｅ）は前記絶
縁基板１をマザー基板８へ面実装する説明図である。前
記絶縁基板１を自動実装機構（図示せず）を用いて、前
記絶縁基板１の裏面１ｂに対応するように配線パターン
が形成されたマザー基板８へリフロー方式によって半田
付けして面実装する。すなわち前記マザー基板８のマザ
ー接続用電極パッド７にはあらかじめ半田クリームを印
刷しておくことにより、この半田クリームがリフローさ
れて前記ハイブリッドＩＣの前記外部接続用電極パッド
６へ付着することにより、該外部接続用電極パッド６と
前記マザー接続用電極パッド７とが接続され面実装され
る。
【０００６】
【発明の作用効果】 本発明による電子回路装置によれ
ば、マザー基板に実装される電子回路装置の端子は、該
電子回路装置の絶縁基板の表面から裏面にかけて形成さ
れたスルーホールを介して、前記マザー基板上の接続用
端子に接続されている。このため該電子回路装置のリー
ド端子の先端部を折曲して、平行にそろえたり、また径
方向の一側面が露出した電子回路装置の切欠き端子の端
面電極部分をマザー基板に載置したりするための設置ス
ペースも必要ないので、前記マザー基板の基板有効面積
の増大を図ることができ高密度実装が可能となる。ま
た、本発明による電子回路装置の実装構造によれば、前
記電子回路装置の前記絶縁基板と前記マザー基板は、そ
れぞれの基板内に設けられ相互に半田付けされた接続用
電極パッドで密着しているので、前記マザー基板に前記
電子回路装置から突出したリード端子を挿通させるため
のスルーホールを要することもなく、該電子回路装置の
絶縁基板を前記マザー基板へ確実に表面実装させること
ができるので、前記電子回路装置の表面実装されたマザ
ー基板製品の厚みを抑え、著しく薄型化できる利点があ
る。更に、前記電子回路装置の端子の接続用電極パッド
とマザー基板の端子の接続用電極パッドをリフロー方式
によって半田付け等により表面実装することができるの
で、実装の自動化が容易となり、これに伴う時間をかけ
ることなく簡単に実装することができ量産性に秀れた効
果を発揮する。
ば、マザー基板に実装される電子回路装置の端子は、該
電子回路装置の絶縁基板の表面から裏面にかけて形成さ
れたスルーホールを介して、前記マザー基板上の接続用
端子に接続されている。このため該電子回路装置のリー
ド端子の先端部を折曲して、平行にそろえたり、また径
方向の一側面が露出した電子回路装置の切欠き端子の端
面電極部分をマザー基板に載置したりするための設置ス
ペースも必要ないので、前記マザー基板の基板有効面積
の増大を図ることができ高密度実装が可能となる。ま
た、本発明による電子回路装置の実装構造によれば、前
記電子回路装置の前記絶縁基板と前記マザー基板は、そ
れぞれの基板内に設けられ相互に半田付けされた接続用
電極パッドで密着しているので、前記マザー基板に前記
電子回路装置から突出したリード端子を挿通させるため
のスルーホールを要することもなく、該電子回路装置の
絶縁基板を前記マザー基板へ確実に表面実装させること
ができるので、前記電子回路装置の表面実装されたマザ
ー基板製品の厚みを抑え、著しく薄型化できる利点があ
る。更に、前記電子回路装置の端子の接続用電極パッド
とマザー基板の端子の接続用電極パッドをリフロー方式
によって半田付け等により表面実装することができるの
で、実装の自動化が容易となり、これに伴う時間をかけ
ることなく簡単に実装することができ量産性に秀れた効
果を発揮する。
【図１】 本発明の実施例の実装構造を示すハイブリッ
ドＩＣ基板の表面および裏面の平面図である。
ドＩＣ基板の表面および裏面の平面図である。
【図２】 本発明の実施例によりハイブリッドＩＣの基
板をマザー基板に実装したときの断面図である。
板をマザー基板に実装したときの断面図である。
【図３】 本発明の実施例による実装方法の工程を示す
説明図である。
説明図である。
【図４】 従来のハイブリッドＩＣの実装構造を示す説
明図である。
明図である。
【図５】 従来のハイブリッドＩＣの実装構造を示す説
明図である。
明図である。
１ 絶縁基板 ２ スルーホール ３ 接続用電極パッド ４，５ 配線パターン ６ 外部接続用電極パッド ７ マザー接続用電極パッド ８ マザー基板 ９ ＩＣ部品 １０ 回路素子
Claims (2)
- 【請求項１】 表面に複数の回路素子が搭載された絶縁
基板と、該絶縁基板を貫通するスルーホールと、前記絶
縁基板の裏面に形成された外部接続用電極パッドとを有
し、前記回路素子が前記スルーホールを介して、前記外
部接続用電極パッドに配線接続されることを特徴とする
電子回路装置。 - 【請求項２】 表面に複数の回路素子が搭載された絶縁
基板と、該絶縁基板を貫通するスルーホールと、前記絶
縁基板の裏面に形成された外部接続用電極パッドとを有
し、前記回路素子が前記スルーホールを介して、前記外
部接続用電極パッドに配線接続される電子回路装置の実
装構造において、該電子回路装置の前記外部接続用電極
パッドがマザー基板上に形成された電極パッドに電気的
に接続されることにより、前記電子回路装置を前記マザ
ー基板上に実装することを特徴とする電子回路装置の実
装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3384895A JPH08236889A (ja) | 1995-02-22 | 1995-02-22 | 電子回路装置およびその実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3384895A JPH08236889A (ja) | 1995-02-22 | 1995-02-22 | 電子回路装置およびその実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236889A true JPH08236889A (ja) | 1996-09-13 |
Family
ID=12397929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3384895A Pending JPH08236889A (ja) | 1995-02-22 | 1995-02-22 | 電子回路装置およびその実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08236889A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450354B1 (ko) * | 2000-05-30 | 2004-09-30 | 알프스 덴키 가부시키가이샤 | 전자회로유닛 |
-
1995
- 1995-02-22 JP JP3384895A patent/JPH08236889A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450354B1 (ko) * | 2000-05-30 | 2004-09-30 | 알프스 덴키 가부시키가이샤 | 전자회로유닛 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5921047A (ja) | リ−ドレスチツプキヤリア | |
| JP3198661B2 (ja) | 誘電体共振器装置およびその実装構造 | |
| JP2512828B2 (ja) | チップ部品の実装方法 | |
| JPH08236889A (ja) | 電子回路装置およびその実装構造 | |
| JP3424685B2 (ja) | 電子回路装置とその製造方法 | |
| JPH0685425A (ja) | 電子部品搭載用基板 | |
| JP3728813B2 (ja) | 電子部品 | |
| JP2516606Y2 (ja) | 表面実装型電子部品 | |
| JP2715957B2 (ja) | 混成集積回路装置 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JP3065013B2 (ja) | 回路基板および回路パターンの形成方法 | |
| JPH04147692A (ja) | プリント基板 | |
| JPH03252192A (ja) | 混成集積回路部品及び組立方法 | |
| JPS58105587A (ja) | 回路基板 | |
| JPH06164096A (ja) | 回路基板 | |
| JPH11145602A (ja) | プリント配線基板 | |
| JPH0528917B2 (ja) | ||
| JPS61131494A (ja) | 回路基板 | |
| JP2950234B2 (ja) | 多層プリント配線板 | |
| JPH07297542A (ja) | フレキシブルプリント基板のハンダ接続方法 | |
| JPS60143618A (ja) | 電子部品 | |
| JPH07326705A (ja) | 電子部品およびこれを利用した実装方法 | |
| JPH04354355A (ja) | チップキャリヤ | |
| JPS62243393A (ja) | プリント基板 | |
| JPS6251292A (ja) | 配線回路基板の製造方法 |