JPH03252192A - 混成集積回路部品及び組立方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、電気回路を主回路基板と補助回路基板とに
機能分割して、該主回路基板に補助回路基板を多段状に
重合組立した混成集積回路部品及び組立方法に関し、さ
らに詳細には、クリップリードまたはコネクタ等を使用
する必要なく主回路基板と補助回路基板とを電気的に接
続するとともに、混成集積回路部品を小型薄型化に組み
立てることができ、しかも設計の自由度ならびに信頼性
を向上することができる混成集積回路部品及び組立方法
に関するものである。

（従来の技術） 近年、電子機器の小型薄型化の要求にともない、内蔵さ
れる電子回路の混成集積回路化が頻繁に行われるように
なってきた。

一般に、前記電子回路は、高機能化とともに基板に搭載
される電子部品が増大し、単一基板上に該電子回路を構
成することが困難になり、複数の基板に電子回路を電気
的に機能分割する方法により対応している。

上記のように、機能分割された各基板は、コネクタおよ
びケーブル（ハーネス）またはクリップリード等を使用
して電気的接続ならびに実装が行われている。

従来の混成集積回路部品は、第五図に示すように、電気
的に機能分割された各基板同士がコネクタ及びクリップ
リード等を介して電気的に接続されることにより構成さ
れている。

第六図は第五図に示した従来の混成集積回路部品の側面
図である。

混成集積回路化される電気回路は、実装設計の際、各機
能ブロックごとに主回路基板２と第一の補助回路基板３
と第二の補助回路基板４とに分割される。

主回路基板２の主面に形成された図示しない部品搭載ラ
ンドには、電子回路を構成する受動及び能動素子等の第
一の電子部品５が搭載されるとともに半田固定されてい
る。

該主回路基板２の主面反対面には、他第−の電子部品５
ａが搭載されるとともに半田固定されている。

また、該主回路基板２の主面側端部には、他の回路基板
と電気的接続をなす主基板コネクタ８が搭載されるとと
もに半田１４により半田固定されている。

一方、第一の補助回路基板３には、第二の電子部品６が
半田搭載されるとともに、該第−の補助回路基板３の側
端部に、補助基板コネクタ９が搭載されて半田１４によ
り半田固定されている。

従って主回路基板２と第一の補助回路基板３とは、主基
板コネクタ８と補助基板コネクタ９とにハーネス１０が
装着されることにより、電気的に接続されている。

また、第二の補助回路基板４には、第三の電子部品７が
半田搭載されるとともに、該第二の補助回路基板４の両
側端部に、クリップリード１）が嵌着されるとともに半
田付されている。

前記第二の補助回路基板４のクリップリード１）は、該
主回路基板２に貫通形成された搭載孔１２に挿通されて
半田１４により半田固定されている。

従って、主回路基板２と第二の補助回路基板４とは、該
クリップリード端子１）により電気的に接続されている
。

また、主回路基板２他側端部には、他の回路基板との電
気的接続に供する地主基板コネクタ１３が搭載されると
ともに半田１４により半田固定されている。

上記のようにして混成集積回路部品ｌが構成されている
。

次に、該混成集積回路部品ｌが組み立てられる手順を、
第七図のフローチャートを参照しながら説明する。

第七図に示されているように、主回路基板２の組立工程
■と第一の補助回路基板３と第二の補助回路基板４とよ
りなる補助回路基板の組立工程■とは、各々が電気的に
接続される組立工程■まで独立している。

はじめに、主回路基板の組立工程Ｉは、該主回路基板２
の主面に形成された図示しない電子部品搭載ランドに、
ペースト状の半田を印刷する（ステップＡ）。

受動および能動素子よりなる第一の電子部品５を、該主
面に搭載する（ステップＢ）。

しかる後、第一の電子部品５が搭載された主回路基板２
を、半田リフローして、該第−の電子部品５を半田固定
する（ステップＣ）。

つぎに、主回路基板２の主面反対面に形成された図示し
ない電子部品搭載ランドに、ペースト状の半田を印刷す
る（ステップＤ）。

他第−の電子部品５ａを、該反対面に搭載する（ステッ
プＥ）。

しかる後、他第−の電子部品５ａが搭載された主回路基
板２を、半田リフローして該他第−の電子部品５ａを半
田固定する（ステップＦ）。

一方、第一の補助回路基板３と第二の補助回路基板４と
よりなる補助回路基板の組立工程■は、第一の補助回路
基板３と第二の補助回路基板４との部品搭載面に形成さ
れた図示しない電子部品搭載ランドに、ペースト状の半
田を各々印刷する（ステップＡ′）。

第一の補助回路基板３と第二の補助回路基板４とに各々
第二の電子部品６と第三の電子部品７とを搭載する（ス
テップＢ′）。

しかる後、第一の補助回路基板３と第二の補助回路基板
４とを、半田リフローして各々第二の電子部品６と第三
の電子部品７とを半田固定する（ステップＣ′）。

つぎに、第二の補助回路基板４の両側端部にクリップリ
ード端子１）を装着するとと１に半田固定する（ステッ
プＤ’）。

さらに、第一の補助回路基板３の側端部に補助基板コネ
クタ９を半田搭載する（ステップＥ′）。

前記主回路基板と補助回路基板とを電気的に接続すると
ともに組み立てる工程■は、第二の補助回路基板４を主
回路基板２に貫通された搭載孔１２に挿通するとともに
、半田ゴテを使用して半田固定する（ステップＧ）。

また、主回路基板２と第一の補助回路基板３とは、各々
に搭載された主基板コネクタ８と補助基板コネクタ９と
にハーネスｌＯを装着することにより接続する。

上記のような手順により、混成集積回路部品１が組み立
てられる。

（発明が解決しようとする課題） しかしながら、上記従来の混成集積回路部品及び組立方
法によれば、電気的に機能分割された主回路基板と第一
の補助回路基板との電気的接続が、各々の基板に搭載さ
れた主基板コネクタと補助基板コネクタとにハーネスを
装着して、該ハーネスを介して行っているため、混成集
積回路部品の構成が大がかりになるとともに、ハーネス
の線長による線路インピーダンスが増加して、ノイズの
影響を受けやす（、回路構成上特性低下の原因になると
いう問題点があった。

また、主回路基板と第二の補助回路基板とを電気的に接
続するとともに多段状に重合実装するためには１、クリ
ップリードを第二の補助回路基板に装着し、且つ主回路
基板に半田ゴテを使用して半田固定するという複雑な工
程が必要であるとともに、該クリップリード端子の高さ
により混成集積回路部品を薄型化に構成することができ
ないという問題点があった。

また、主回路基板と第一および第二の補助回路基板との
電気的接続を行う際に、主基板コネクタ、ハーネス及び
クリップリードを必要とするため、混成集積回路部品の
製作コストが上昇するという問題点があった。

また、主回路基板と第一の補助回路１板との側端部に各
々主基板コネクタと補助基板コネクタとが実装されてい
るため、電子部品等の電子回路の構成素子の実装面積が
低下するとともに、回路基板側端部の基板コネクタまで
導体パターンを引き回す必要があり、パターン設計が複
雑になり設計の自由度が低下するという問題点があった
。

本発明は、上ＭＥ事情に鑑みてなされたものであり、複
数の回路基板に機能分割された電子回路を小型薄型化に
組立構成できるとともに、回路インピーダンスが増大す
ることによる特性劣化を防止し、また半田ゴテを使用し
なくても半田付が行えるため製作工程が簡単容易になり
、混成集積回路部品の信頼性が向上するとともに、各基
板同士の接続設計の自由度も向上させることができる混
成集積回路部品及び組立方法を提供するものである。

（課題を解決するための手段） 上記目的を達成するために、本発明の混成集積回路部品
は、少なくとも一方の面に電子部品が搭載された主回路
基板に、電子部品が搭載された少なくとも一つの補助回
路基板を実装してなる混成集積回路部品において、前記
補助回路基板に形成されたスルーホールから主面反対面
に導出された少なくとも一つの第一の電極ランドと、主
回路基板面に形成された少なくとも一つの第二の電極ラ
ンドと、が半田結合されることにより、前記主回路基板
と補助回路基板とが電気的に接続されるとともに、多段
状に重合されて電子回路を構成することにより上記目的
を達成するものである。

また、本発明の混成集積回路部品の組立方法は。

補助回路基板に形成されたスルーホールから該補助回路
基板の主面反対面に導出された第一の電極ランドを、主
回路基板面に形成された第二の電極ランドに半田結合す
ることにより、主回路基板に補助回路基板を電気的に接
続させるとともに、多段状に重合させるようにして組立
る組立方法により、上記目的を達成するものである。

（作用） 本発明においては、電子回路が機能分割されることによ
り分離された主回路基板と補助回路基板とが、補助回路
基板に設けられたスルーホールより導出された第一の電
極ランドと、主回路基板に形成された第二の電極ランド
とが半田結合されることにより電気的に接続されている
ため、回路接続部でのインピーダンスが大きくなる恐れ
がなくなるとともに、コネクタ、ハーネス及びクリップ
リード等が不要になる。

また、第一の電極ランドと第二の電極ランドとが半田結
合されることにより、主回路基板に補助回路基板が実装
されているため、混成集積回路部品を小型薄型化に構成
できるとともに、半田印刷りフロー法を適用することで
半田結合することができる。

（実施例） 本発明の実施例を１図面に基いて詳細に説明する。

第一図は本発明に係わる混成集積回路部品の実施例を示
す斜視図、第二図は本実施例の混成集積回路部品の断面
を示す断面図、第三図は主回路基板と補助回路基板との
半田付部を拡大して示す一部断面図、第四図は混成集積
回路部品の組立手順を示すフローチャートが示されてい
る。

混成集積回路化される電子回路は、実装設計に際して各
機能ブロックごとに主回路基板２１と補助回路基板２２
とに機能分割される。

主回路基板２１の主面に形成された図示しない部品搭載
ランドには、主回路基板２１上にあって第一の電子回路
を構成する受動及び能動素子等の第一の電子部品２６が
搭載されるとともに半田固定されている。

該主回路基板２１の主面反対面には、同じく他第−の電
子部品２８が搭載されるとともに半田固定されている。

一方、補助回路基板２２は、主回路基板２１に多段状に
重合実装される際に、該主回路基板２１に搭載された第
一の電子部品２６を回避するために、貫通孔２３が貫通
形成され、ざらに切欠部２４が切り欠き加工されている
。

また、補助回路基板２２の上面には、図示しない部品搭
載ランドが形成されるとともに、該ランドに第二の電子
部品２７が搭載されて半田固定されている。

さらに前記補助回路基板２２には、スルーホール孔２９
が貫通され、該スルーホール孔２９の壁面にスルーホー
ル導体３０が形成されることによって、該補助回路基板
２２の上面から下面に導体を通すスルーホール２５が形
成されている。

該スルーホール２５のスルーホール導体３０は、補助回
路基板２２の下面に導出されて第二の電極ランド３２を
形成している。

この際、スルーホール２５の径は、１．５〜２．０＋ｓ
ｍとする。

前記主回路基板２１と補助回路基板２２とは、第三図に
示すようにして、半田固定される。

主回路基板２１の主面には、前記スルーホール２５の第
二の電極ランド３２に対向する部位に第一の電極ランド
３１が形成されている。

この際、第一の電極ランド３１の径１ま、３．０ｍｍ程
とする。

前記第二の電極ランド３２に第一の電極ランド３１が対
向するように、補助回路基板２２が主回路基板２１に搭
載されて、半田３３により半田固定される。

従って、主回路基板２１と補助回路基板２２とが、電気
的に接続されるとともに多段状に重合実装されている。

上記のようにして、混成集積回路部品２０が構成されて
いる。

次に、混成集積回路部品２０が組み立てられる手順を、
第四図のフローチャートを参照しながら説明する。

第四図に示されているように、主回路基板２１の組立工
程Ｉと補助回路基板２２の組立工程■とは、各々が電気
的に接続される組立工程■まで独立している。

はじめに、主回路基板２１の組立工程■は、該主回路基
板２１の主面に形成された図示しない電子部品搭載ラン
ドに、ペースト状の半在を印刷する（ステップＡ）。

受動及び能動素子よりなる第一の電子部品２６を、該主
面の電子部品搭載ランドに搭載する（ステップＢ）。

しかる後、第一の電子部品２６が搭載された主回路基板
２１を、半田リフローして、該第−の電子部品２６を半
田固定する（ステップＣ）。

次に、主回路基板２１の主面に形成された第一の電極ラ
ンド３１に、ペースト状の半田を印刷する（ステップＤ
）。

一方、補助回路基板２２の組立工程■は、該補助回路基
板２２の部品搭載面に形成された図示しない電子部品搭
載ランドに、ペースト状の半田を印刷する（ステップＡ
′）。

受動及び能動素子よりなる第二の電子部品２７を、該部
品搭載面に搭載する（ステップＢｉ。

しかる後、第二の電子部品２７が搭載された補助回路基
板２２を、半田リフローして、該第二の電子部品２７を
半田固定する（ステップＣＩ。

前記主回路基板２１と補助回路基板で２とを電気的に接
続するとともに組み立てる工程■は、主回路基板２１の
主面に形成されるととも、；ニステップＤにて半田印刷
された第一の電極ランド３１と、補助回路基板２２に形
成されたスルーホール２５より導出された第二の電極ラ
ンド３２とを対向するようにして主回路基板２１に補助
回路基板２２を搭載する（ステップＥ）。

しかる後、半田リフローを行い、前記第一の電極ランド
３１と第二の電極ランド３２とを、半田３３により半田
結合する（ステップＦｌ。

上記のような手順により、補助回路基板２２が多段状に
重合実装された主回路基板２１よりなる混成集積回路部
品２０が組み立てられる。

前記混成集積回路部品２０は、電気的に機能分割された
主回路基板２１と補助回路基板２２とが、主回路基板２
１に形成された第一の電極ランド３１と、補助回路基板
２２に形成されたスルーホール２５より導出された第二
の電極ランド３２とを半田結合することにより電気的接
続並びに組み立てられているため、主回路基板２１に補
助回路基板２２を搭載する搭載高さＨを小さくすること
ができ、混成集積回路部品２０を薄型化に構成すること
ができる。

また、主回路基板２１と補助回路基板２２との電気的接
続を、適宜第一の電極ランド３１と第二の電極ランド３
２とを半田結合することにより行えるため、半田付置が
短く回路インピーダンスが大きくなることを防止できる
とともに、任意の部位で電気接続ができ、しかも基板上
の導体パターンを一点に引き回す必要がなくなることよ
り、設計の自由度が向上する。

また、主回路基板２１と補助回路基板２２との半田結合
が、半田印刷りフロー法により行えるため、半田ゴテな
使用して半田付を行う必要がなく、組立工程が短縮でき
るとともに、第三図の矢印よりスルーホール孔２９を介
して半田３３の半田付状態が目視により確認できるため
、混成集積回路部品２０の信頼性を向上することができ
る。

さらに、コネクタ、ハーネス及びクリップリード等が不
要になり、製作コストが削減できるとともに、コネクタ
、ハーネス及びクリップリード等の実装面積が不要にな
る分、電子部品の実装面積が大きくなり、混成集積回路
部品２０を小型に構成することができる。

なお、本発明は混成集積回路基板であればよく、アルミ
ナ等を材質とする基板に厚膜スクリーン印刷法を使用し
て回路パターンを形成したものでもガラスエポキシ等を
材質とする基板にエツチイング処理を施して回路パター
ンを形成したものでもよい。

また、本実施例においては、主回路基板の主面に補助回
路基板を搭載実装した場合であったが。

該主面反対面に他の補助回路基板を搭載実装してもよい
。

さらに、補助回路基板の部品実装面反対面には保護絶縁
層とともに導体パターンを形成することもできる。

（発明の効果） 本発明に係わる混成集積回路部品及び組立方法は、上記
のように構成されているため、以下に記載するような効
果を有する。

（Ａ＋混成集積回路部品が、電気的に機能分割された主
回路基板と補助回路基板とが、主回路基板に形成された
第一の電極ランドと、補助回路基板に形成されたスルー
ホールより導出された第二の電極ランドとを半田結合す
ることにより電気的接続並びに組み立てが行われている
ため、主回路基板に補助回路基板を搭載する搭載高さＨ
が小さくなり、混成集積回路部品を薄型化に構成するこ
とができるという優れた効果を有する。

（Ｂｌまた、主回路基板と補助回路基板との電気的接続
を、適宜第一の電極ランドと第二の電極ランドとを半田
結合することにより行っているため、回路インピーダン
スが大きくなることを防止することができるとともに、
任意にスルーホールを介して電気的接続を行うことがで
きるので、−点に導体パターンを引き回す必要がなくな
り、パターン設計の自由度が向上するという優れた効果
を有する。

（Ｃ１また、主回路基板と補助回路基板との半田結合が
、半田印刷りフロー法により行えるため、半田ゴテを使
用して半田付を行う必要がなく、組立工程が簡単容易に
なり、しかも短縮できるとともに、スルーホール孔を介
して半田付状態を目視により確認することができるため
、高信頼性の混成集積回路部品を提供することができる
という優れた効果を有する。

ｆＤ）さらに、コネクタ、ハーネス及びクリップリード
等が不要になり、製作コストが削減できるとともに、コ
ネクタ、ハーネス及びクリップリード等の実装面積が不
要になる分、電子部品の実装面積が大きくなり、混成集
積回路部品を小型に構成することができるという優れた
効果を有する。

【図面の簡単な説明】

第一図は本発明に係わる混成集積回路部品の実施例を示
す斜視図、 第二図は本実施例の混成集積回路部品の断面を示す断面
図、 第三図は主回路基板と補助回路基板との半田付部を拡大
して示す一部断面図。 第四図は混成集積回路部品の組立手順を示すフローチャ
ート、 第五図は従来の混成集積回路部品を示す斜視図、第六図
は従来の混成集積回路部品を示す側面図、第七図は従来
の混成集積回路部品の組立手順を示すフローチャートで
ある。 ２０　・ ２　ｌ　・ ２２　・ ２５　・ ３１　・ ３２　・ ３３　・ Ｈ・　・ ・混成集積回路部品。 ・主回路基板、 ・補助回路基板、 ・スルーホール、 ・第一の電極ランド、 ・第二の電極ランド、 ・半田。 搭載高さ

Claims (2)

【特許請求の範囲】
1. （１）少なくとも一方の面に電子部品が搭載された主回
   路基板に、電子部品が搭載された少なくとも一つの補助
   回路基板を実装してなる混成集積回路部品において、前
   記補助回路基板に形成されたスルーホールから主面反対
   面に導出された少なくとも一つの第一の電極ランドと、
   主回路基板面に形成された少なくとも一つの第二の電極
   ランドと、が半田結合されることにより、前記主回路基
   板と補助回路基板とが電気的に接続されるとともに、多
   段状に重合されて電子回路を構成することを特徴とする
   混成集積回路部品。
2. （２）補助回路基板に形成されたスルーホールから、該
   補助回路基板の主面反対面に導出された第一の電極ラン
   ドを、主回路基板面に形成された第二の電極ランドに半
   田結合することにより、主回路基板に補助回路基板を電
   気的に接続させるとともに、多段状に重合させるように
   して組み立てることを特徴とする請求項１記載の混成集
   積回路部品の組立方法。