JPH03136396A - 電子回路部品とその製造方法及び電子回路装置 - Google Patents
電子回路部品とその製造方法及び電子回路装置Info
- Publication number
- JPH03136396A JPH03136396A JP1275304A JP27530489A JPH03136396A JP H03136396 A JPH03136396 A JP H03136396A JP 1275304 A JP1275304 A JP 1275304A JP 27530489 A JP27530489 A JP 27530489A JP H03136396 A JPH03136396 A JP H03136396A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- layer
- electronic circuit
- conductor layer
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004020 conductor Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000011347 resin Substances 0.000 claims abstract description 12
- 229920005989 resin Polymers 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 abstract description 66
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 5
- 239000003822 epoxy resin Substances 0.000 abstract description 5
- 229920000647 polyepoxide Polymers 0.000 abstract description 5
- 239000011889 copper foil Substances 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000002344 surface layer Substances 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 238000007747 plating Methods 0.000 abstract description 2
- 239000011888 foil Substances 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は広範な電子機器に用いられる電子回路部品とそ
の製造方法およびこの電子回路部品をマザープリント配
線板に実装した電子回路装置に関するものである。
の製造方法およびこの電子回路部品をマザープリント配
線板に実装した電子回路装置に関するものである。
従来の技術
近年、電子機器の小型化や高機能化、高性能化に対する
ニーズが高まるにつれて電子回路系の高密度化が必要不
可欠となっている。
ニーズが高まるにつれて電子回路系の高密度化が必要不
可欠となっている。
電子回路系の高密度化をはかる方法としては従来からい
ろんな方策が講じられているが、その−手段として電子
回路系の機能ブロック化による高密度化がある。
ろんな方策が講じられているが、その−手段として電子
回路系の機能ブロック化による高密度化がある。
１、発明の名称
電子回路部品とその製造方法及び電子回路装置２、特許
請求の範囲 （１）所望とする機能回路ブロックを構成する複数個の
受動回路素子を内蔵した樹脂系多層回路基板の最外層に
半導体素子を実装し、他方前記多 ３、層回路基板の裏
面に任意の間隔を有する外部接続端子層を備えた電子回
路部品。
請求の範囲 （１）所望とする機能回路ブロックを構成する複数個の
受動回路素子を内蔵した樹脂系多層回路基板の最外層に
半導体素子を実装し、他方前記多 ３、層回路基板の裏
面に任意の間隔を有する外部接続端子層を備えた電子回
路部品。
（２） 受動回路素子として平面接続タイプのチップ
状回路素子を使用し、また外部接続端子層がリードレス
構造を有する請求項１記載の電子回路部品。
状回路素子を使用し、また外部接続端子層がリードレス
構造を有する請求項１記載の電子回路部品。
ｆ３＋ 所望とする機能回路ブロックを構成する複数
個の受動回路素子を樹脂系多層配線基板の内層に実装し
、この多層回路基板の一方の表面に半導体素子を実装し
、前記多層回路基板の裏面に任意の間隔を有する外部接
続端子層を設けた電子回路部品の製造方法。
個の受動回路素子を樹脂系多層配線基板の内層に実装し
、この多層回路基板の一方の表面に半導体素子を実装し
、前記多層回路基板の裏面に任意の間隔を有する外部接
続端子層を設けた電子回路部品の製造方法。
（４） 所望とする機能回路ブロックを構成する複数
これは電子回路系をいくつかの機能ブロックに割して各
機能回路ブロックを構成する複数の回路素子を高密度に
集積化した回路ブロック体を構成し、この回路ブロック
体を一つの電子回路部品としてその複数個をマザープリ
ント配線板に実装して大規模な電子回路系を構築するも
のである。
これは電子回路系をいくつかの機能ブロックに割して各
機能回路ブロックを構成する複数の回路素子を高密度に
集積化した回路ブロック体を構成し、この回路ブロック
体を一つの電子回路部品としてその複数個をマザープリ
ント配線板に実装して大規模な電子回路系を構築するも
のである。
従来、この電子回路部品（回路ブロック体）には様々な
実装形態のものが使用されているがその一例として第３
図に示すものがある。
実装形態のものが使用されているがその一例として第３
図に示すものがある。
第３図において１は多層配線板の層間絶縁層、２は多層
配線板の回路導体層、３スルーホール、４は受動回路素
子、５は半導体素子、６ははんだ金属層、７はリード端
子である。
配線板の回路導体層、３スルーホール、４は受動回路素
子、５は半導体素子、６ははんだ金属層、７はリード端
子である。
この電子回路部品はガラスエポキシ樹脂やポリイミド樹
脂等から成る絶縁層１と回路導体層２を交互に積層し、
スルーホール３全通して層間の回路導体層２を電気的に
接続したいわゆる多層配線板の表面層に所望とする機能
回路ブロックを構成する抵抗、コンデンサー、コイル等
の受動回路素子４やパッケージされた半導体素子５等の
各種回路素子を高密度に実装して各回路素子４，６の外
部接続端子を多層プリント配線板の最外層回路導体層２
とをはんだ６で接続して構成したものであり、この機能
回路ブロック体をマザープリント配線板に実装するため
の外部端子として一定ピッチのリード端子７を回路素子
４．５と同一面にはんだ付して取り付けたものである。
脂等から成る絶縁層１と回路導体層２を交互に積層し、
スルーホール３全通して層間の回路導体層２を電気的に
接続したいわゆる多層配線板の表面層に所望とする機能
回路ブロックを構成する抵抗、コンデンサー、コイル等
の受動回路素子４やパッケージされた半導体素子５等の
各種回路素子を高密度に実装して各回路素子４，６の外
部接続端子を多層プリント配線板の最外層回路導体層２
とをはんだ６で接続して構成したものであり、この機能
回路ブロック体をマザープリント配線板に実装するため
の外部端子として一定ピッチのリード端子７を回路素子
４．５と同一面にはんだ付して取り付けたものである。
そして、この電子回路部品（機能回路ブロック体）はそ
のリード端子７をマザープリント配線板の貫通穴に挿入
して電子回路装置が構成されるものである。
のリード端子７をマザープリント配線板の貫通穴に挿入
して電子回路装置が構成されるものである。
発明が解決しようとする珠題
しかしながらこのような従来例による電子回路部品は機
能回路ブロックを構成する各種回路素子が多層プリント
配線板の表面に単に平面的に実装されたものであるので
、電子回路部品のｌＪＳ型高密度化には限界がある。
能回路ブロックを構成する各種回路素子が多層プリント
配線板の表面に単に平面的に実装されたものであるので
、電子回路部品のｌＪＳ型高密度化には限界がある。
また一方、この機能回路ブロック体はその外部接続用の
リード端子が各種回路素子を実装した多層配線板の同一
面にはんだ付して取り付けられた構造のものであるので
、このような構造の電子回路部品ではマザープリント配
線板に実装するに際してプリント配線板の貫通穴に電子
回路部品のリード端子を挿入してはんだ付を行わねばな
らず、このような実装方法ではマザープリント配線板上
での占有面積が大きくなシ、電子回路系のトータル的な
高密度化かはかシにぐいという問題点があった。
リード端子が各種回路素子を実装した多層配線板の同一
面にはんだ付して取り付けられた構造のものであるので
、このような構造の電子回路部品ではマザープリント配
線板に実装するに際してプリント配線板の貫通穴に電子
回路部品のリード端子を挿入してはんだ付を行わねばな
らず、このような実装方法ではマザープリント配線板上
での占有面積が大きくなシ、電子回路系のトータル的な
高密度化かはかシにぐいという問題点があった。
本発明はこのような従来例の問題点を解決してより小型
で高密度化に適した電子回路部品とそれをマザープリン
ト配線板に実装して電子回路装置の高密度化をはかるこ
とを目的としたものである。
で高密度化に適した電子回路部品とそれをマザープリン
ト配線板に実装して電子回路装置の高密度化をはかるこ
とを目的としたものである。
課題を解決するための手段
この課題を解決するために本発明は所望とする機能回路
ブロックを構成するための複数個の受動回路素子を内蔵
した樹脂系多層回路基板の最外層に半導体素子を実装し
、他方この多層回路基板の裏面層に任意の間隔を有する
外部接続端子層となる導体層を備えたリードレス構造を
有する電子回路部品である。
ブロックを構成するための複数個の受動回路素子を内蔵
した樹脂系多層回路基板の最外層に半導体素子を実装し
、他方この多層回路基板の裏面層に任意の間隔を有する
外部接続端子層となる導体層を備えたリードレス構造を
有する電子回路部品である。
そしてこの電子回路部品の外部接続端子をプリント配線
板の回路導体層と直接はんだにより面接続することによ
って電子回路装置を構成したものである。
板の回路導体層と直接はんだにより面接続することによ
って電子回路装置を構成したものである。
作用
これによシ、機能回路ブロックを構成する回路素子が立
体的に配置された三次元構造になるので、電子回路部品
の高密度化がはかられ、またこの電子回路部品をマザー
プリント配線板にリード線を介さずに直接外部接続端子
層をはんだ接続した実装構造になるので電子回路装置全
体の高密度化が実現されることとなる。
体的に配置された三次元構造になるので、電子回路部品
の高密度化がはかられ、またこの電子回路部品をマザー
プリント配線板にリード線を介さずに直接外部接続端子
層をはんだ接続した実装構造になるので電子回路装置全
体の高密度化が実現されることとなる。
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例における電子回路部品の断面
図である。
図である。
第１図において８は多層配線板を構成する絶縁基板１．
９ａは多層配線板を構成する内層の回路導体層、９ｂは
同じく最外層の回路導体層、９ｃは外部接続端子と成る
最外層の回路導体層、１Ｑは多層配線板の層間絶縁層、
１１はスルーホール、１２は受動回路素子、１３は受動
回路素子の外部接続端子、１４は半導体ＩＣチップ、１
５は金属ワイヤー、１６は封止樹脂である。
９ａは多層配線板を構成する内層の回路導体層、９ｂは
同じく最外層の回路導体層、９ｃは外部接続端子と成る
最外層の回路導体層、１Ｑは多層配線板の層間絶縁層、
１１はスルーホール、１２は受動回路素子、１３は受動
回路素子の外部接続端子、１４は半導体ＩＣチップ、１
５は金属ワイヤー、１６は封止樹脂である。
以上のように構成された電子回路部品について以下その
構成方法の実施例について詳細に説明する。
構成方法の実施例について詳細に説明する。
先ず第一の実施例では、例えばガラスクロスにエポキシ
樹脂を含浸させた絶縁基板８０両面に銅箔を接着した所
謂銅張り基板をエツチングして所望とする内層の回路導
体層９ａを形成した両面プリント配線板を作り、この表
裏両面層に所望とする機能回路ブロックを構成するに必
要な受動回路素子１２として例えば抵抗、コンデンサー
、コイル等の回路素子を搭載してその外部接続端子１３
と内層の回路導体層９１Ｌと電気的に接続した。
樹脂を含浸させた絶縁基板８０両面に銅箔を接着した所
謂銅張り基板をエツチングして所望とする内層の回路導
体層９ａを形成した両面プリント配線板を作り、この表
裏両面層に所望とする機能回路ブロックを構成するに必
要な受動回路素子１２として例えば抵抗、コンデンサー
、コイル等の回路素子を搭載してその外部接続端子１３
と内層の回路導体層９１Ｌと電気的に接続した。
この場合、受動回路素子１２の形状としては直法体を有
する平面接続タイプのリードレスチップ部品を使用し、
この受動回路素子１２の外部接続端子１３と回路導体層
９ａとの電気的接続方法としては銀や銅の導電性ペース
ト法、高融点はんだ付法、溶接法等種々の方法が考えら
れるが本実施例では銀の導電性ペーストによる接続を行
、った。
する平面接続タイプのリードレスチップ部品を使用し、
この受動回路素子１２の外部接続端子１３と回路導体層
９ａとの電気的接続方法としては銀や銅の導電性ペース
ト法、高融点はんだ付法、溶接法等種々の方法が考えら
れるが本実施例では銀の導電性ペーストによる接続を行
、った。
次に、受動回路素子１２を実装した両面プリント配線板
の表裏両面にエポキシ樹脂等の絶縁樹脂を被服して絶縁
層１０を形成し、その表面に熱プレスを用いて銅箔を接
着し、必要な箇所にドリルによる貫通穴１１をあけ、そ
の内壁面にめっき法によって導体層を形成すると共に、
不要な銅箔をエツチングにより除去して最外層に必要な
回路導体層９ｂと、外部接続端子と成る導体層９Ｃを形
成することによシ受動回路素子１２を内蔵した多層回路
基板を構成した。
の表裏両面にエポキシ樹脂等の絶縁樹脂を被服して絶縁
層１０を形成し、その表面に熱プレスを用いて銅箔を接
着し、必要な箇所にドリルによる貫通穴１１をあけ、そ
の内壁面にめっき法によって導体層を形成すると共に、
不要な銅箔をエツチングにより除去して最外層に必要な
回路導体層９ｂと、外部接続端子と成る導体層９Ｃを形
成することによシ受動回路素子１２を内蔵した多層回路
基板を構成した。
それからこの多層回路基板の一方の最外層に半導体ＩＣ
チップ１４を搭載してその外部接続端子と回路導体層９
ｂとを例えばワイヤーボンド法により金層ワイヤー１５
で電気的に接続し、半導体ＩＣチップ１４をエポキシ樹
脂等の絶縁樹脂１６で封止した。
チップ１４を搭載してその外部接続端子と回路導体層９
ｂとを例えばワイヤーボンド法により金層ワイヤー１５
で電気的に接続し、半導体ＩＣチップ１４をエポキシ樹
脂等の絶縁樹脂１６で封止した。
この場合、半導体素子を最外層に実装する理由は回路設
計の容易さや、熱プレス等の工程でのＩＣの損傷による
歩留まシ低下の防止、内層の回路導体層との接続の煩雑
さを解消するためである。
計の容易さや、熱プレス等の工程でのＩＣの損傷による
歩留まシ低下の防止、内層の回路導体層との接続の煩雑
さを解消するためである。
またこの半導体ＸＣＣチラノ実装方法としては、上述し
たワイヤーボンド法以外に半導体ＩＣチップ１４のアル
ミ外部電極層に例えばはんだ等の金属により突起状の電
極層（バンプ）を形成してフェースダウンによるフリッ
プチップ方式によって最外層の回路導体層１０ｂと電気
的に接続する実装方法、ＴＡＢによる実装方式等いろい
ろな方法で行ってよい。
たワイヤーボンド法以外に半導体ＩＣチップ１４のアル
ミ外部電極層に例えばはんだ等の金属により突起状の電
極層（バンプ）を形成してフェースダウンによるフリッ
プチップ方式によって最外層の回路導体層１０ｂと電気
的に接続する実装方法、ＴＡＢによる実装方式等いろい
ろな方法で行ってよい。
さらに、外部電極端子層１０Ｃはマザープリント配線板
との接続をしやすくするために部分的に突起状の導体層
を構成した。
との接続をしやすくするために部分的に突起状の導体層
を構成した。
このようにして作った本実施例による電子回路部品は機
能回路ブロックを構成する各種回路素子が立体的に配置
された三次元構造となるため、機能回路ブロックが高密
度化され、よシ小型化された電子回路部品が実現される
こととなる。
能回路ブロックを構成する各種回路素子が立体的に配置
された三次元構造となるため、機能回路ブロックが高密
度化され、よシ小型化された電子回路部品が実現される
こととなる。
そして、この電子回路部品はその１個または複数個を第
２図に示すようにマザープリント配線板に実装して電子
回路装置を構成した。
２図に示すようにマザープリント配線板に実装して電子
回路装置を構成した。
第２図において、１７は電子回路部品、１８はマザープ
リント配線板、１９はマザープリント配線板の回路導体
層、２０ははんだ金属層である。
リント配線板、１９はマザープリント配線板の回路導体
層、２０ははんだ金属層である。
この電子回路部品１７をマザープリント配線板１８に実
装した電子回路装置は、電子回路部品１７の裏面に構成
した外部接続用の回路導体層１０Ｃを外部接続端子とし
て、マザープリント配線板１８の回路導体層１９と直接
はんだ２０によ、って接続した面実装構造となるためマ
ザープリント配線板上での占有面積が小さくなシ、電子
回路装置全体の高密度化がはかれるものである。
装した電子回路装置は、電子回路部品１７の裏面に構成
した外部接続用の回路導体層１０Ｃを外部接続端子とし
て、マザープリント配線板１８の回路導体層１９と直接
はんだ２０によ、って接続した面実装構造となるためマ
ザープリント配線板上での占有面積が小さくなシ、電子
回路装置全体の高密度化がはかれるものである。
発明の効果
以上の説明から明らかなように本発明による電子回路部
品は、多層配線板の内層に受動回路素子を実装し、最外
層の一方の面に半導体ＩＣチップのみを実装し、他方の
面には外部接続端子層を設けた構造のものであり、機能
回路ブロックを構成する各種回路素子が立体的に配置さ
れた三次元構造となるので電子回路部品として大幅に小
型化でき、またこの電子部品の裏面に構成した導体層を
外部接続端子としてマザープリント配線板の回路導体層
に直接はんだ接合して電子回路装置を構成することによ
シミ子回路装置全体のより一層の高密度化がはかれる効
果が得られるものであるっ
品は、多層配線板の内層に受動回路素子を実装し、最外
層の一方の面に半導体ＩＣチップのみを実装し、他方の
面には外部接続端子層を設けた構造のものであり、機能
回路ブロックを構成する各種回路素子が立体的に配置さ
れた三次元構造となるので電子回路部品として大幅に小
型化でき、またこの電子部品の裏面に構成した導体層を
外部接続端子としてマザープリント配線板の回路導体層
に直接はんだ接合して電子回路装置を構成することによ
シミ子回路装置全体のより一層の高密度化がはかれる効
果が得られるものであるっ
【図面の簡単な説明】
第１図は本発明の一実施例における電子回路部品の要部
断面図、第２図は本発明の電子回路部品をマザープリン
ト配線板に実装したものの要部断面図、第３図は従来例
による電子回路部品の要部断面図である。 ８・・・・・多層配線板を構成する絶縁基板、９＆・・
・多層配線板を構成する内層の回路導体層、９ｂ・・・
・・多層配線板を構成する最外層の回路導体層、９Ｃ・
・・・・外部接続用導体層、１０・・・・・・層間絶縁
層、１１・・・・スルーホール、１２・・・・・・受動
回路素子、１３・・・・・受動回路素子の外部接続端子
、１４・・・・・半導体ＩＣチップ、１６・・・・・・
金属ワイヤー、１６・・・・・・封止樹脂、１７・・・
・・・電子回路部品、１８・・・・・マザープリント配
線板、１９・・・・・・マザープリント配線板の回路導
体層、２０・・・・・・はんだ金属層。
断面図、第２図は本発明の電子回路部品をマザープリン
ト配線板に実装したものの要部断面図、第３図は従来例
による電子回路部品の要部断面図である。 ８・・・・・多層配線板を構成する絶縁基板、９＆・・
・多層配線板を構成する内層の回路導体層、９ｂ・・・
・・多層配線板を構成する最外層の回路導体層、９Ｃ・
・・・・外部接続用導体層、１０・・・・・・層間絶縁
層、１１・・・・スルーホール、１２・・・・・・受動
回路素子、１３・・・・・受動回路素子の外部接続端子
、１４・・・・・半導体ＩＣチップ、１６・・・・・・
金属ワイヤー、１６・・・・・・封止樹脂、１７・・・
・・・電子回路部品、１８・・・・・マザープリント配
線板、１９・・・・・・マザープリント配線板の回路導
体層、２０・・・・・・はんだ金属層。
Claims (4)
- （１）所望とする機能回路ブロックを構成する複数個の
受動回路素子を内蔵した樹脂系多層回路基板の最外層に
半導体素子を実装し、他方前記多層回路基板の裏面に任
意の間隔を有する外部接続端子層を備えた電子回路部品
。 - （２）受動回路素子として平面接続タイプのチップ状回
路素子を使用し、また外部接続端子層がリードレス構造
を有する請求項１記載の電子回路部品。 - （３）所望とする機能回路ブロックを構成する複数個の
受動回路素子を樹脂系多層配線基板の内層に実装し、こ
の多層回路基板の一方の表面に半導体素子を実装し、前
記多層回路基板の裏面に任意の間隔を有する外部接続端
子層を設けた電子回路部品の製造方法。 - （４）所望とする機能回路ブロックを構成する複数個の
受動回路素子を内蔵した樹脂系多層回路基板の一方の最
外層に半導体素子を実装し、前記多層回路基板の裏面に
任意の間隔を有するリードレス構造の外部接続端子を備
えた電子回路部品をマザープリント配線板の回路導体層
と直接はんだ接続してなる電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1275304A JPH03136396A (ja) | 1989-10-23 | 1989-10-23 | 電子回路部品とその製造方法及び電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1275304A JPH03136396A (ja) | 1989-10-23 | 1989-10-23 | 電子回路部品とその製造方法及び電子回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03136396A true JPH03136396A (ja) | 1991-06-11 |
Family
ID=17553573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1275304A Pending JPH03136396A (ja) | 1989-10-23 | 1989-10-23 | 電子回路部品とその製造方法及び電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03136396A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274224B1 (en) | 1999-02-01 | 2001-08-14 | 3M Innovative Properties Company | Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article |
| JP2001223299A (ja) * | 1999-12-01 | 2001-08-17 | Ibiden Co Ltd | パッケージ基板 |
| US6577492B2 (en) | 2001-07-10 | 2003-06-10 | 3M Innovative Properties Company | Capacitor having epoxy dielectric layer cured with aminophenylfluorenes |
-
1989
- 1989-10-23 JP JP1275304A patent/JPH03136396A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274224B1 (en) | 1999-02-01 | 2001-08-14 | 3M Innovative Properties Company | Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article |
| US6638378B2 (en) | 1999-02-01 | 2003-10-28 | 3M Innovative Properties Company | Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article |
| JP2001223299A (ja) * | 1999-12-01 | 2001-08-17 | Ibiden Co Ltd | パッケージ基板 |
| JP4592177B2 (ja) * | 1999-12-01 | 2010-12-01 | イビデン株式会社 | パッケージ基板 |
| US6577492B2 (en) | 2001-07-10 | 2003-06-10 | 3M Innovative Properties Company | Capacitor having epoxy dielectric layer cured with aminophenylfluorenes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3492348B2 (ja) | 半導体装置用パッケージの製造方法 | |
| EP1761119B1 (en) | Ceramic capacitor | |
| US5519176A (en) | Substrate and ceramic package | |
| JP2005045013A (ja) | 回路モジュールとその製造方法 | |
| JP2001111232A (ja) | 電子部品実装多層基板及びその製造方法 | |
| KR920007120B1 (ko) | 표면장착용 배선기판의 제조방법 | |
| US8546186B2 (en) | Planar interconnect structure for hybrid circuits | |
| JP3086332B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH03156905A (ja) | 積層形コンデンサを用いた電子部品 | |
| JPH03136396A (ja) | 電子回路部品とその製造方法及び電子回路装置 | |
| JP2004056115A (ja) | 多層配線基板 | |
| JP2006339293A (ja) | 回路モジュール | |
| JP3424685B2 (ja) | 電子回路装置とその製造方法 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JPH01175296A (ja) | 多層印刷配線板装置 | |
| JPS6175596A (ja) | スルホール多層回路基板の製造方法 | |
| JP2517315B2 (ja) | 電子回路パッケ―ジ | |
| JPH08167676A (ja) | 半導体装置 | |
| JP2867631B2 (ja) | 半導体チップキャリア | |
| KR20210091497A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| JPH02305494A (ja) | 多層配線基板の製造方法 | |
| JP2003168852A (ja) | 電子部品の実装方法 | |
| JPH0629443A (ja) | 混成集積回路の製造方法 | |
| JPH04165689A (ja) | アウターリード付き回路基板 | |
| JPH0521689A (ja) | 多層リードフレーム |