JP2867631B2 - 半導体チップキャリア - Google Patents
半導体チップキャリアInfo
- Publication number
- JP2867631B2 JP2867631B2 JP16339390A JP16339390A JP2867631B2 JP 2867631 B2 JP2867631 B2 JP 2867631B2 JP 16339390 A JP16339390 A JP 16339390A JP 16339390 A JP16339390 A JP 16339390A JP 2867631 B2 JP2867631 B2 JP 2867631B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit
- cavity
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、多層プリント配線板からなる半導体チッ
プキャリアに関する。
プキャリアに関する。
近年、半導体チップの高集積化、高速化、高機能化に
伴い半導体装置の外部接続用の端子数は著しく増加して
きている。この対応の一つとして多層プリント配線板の
チップキャリアが使われるようになってきた。
伴い半導体装置の外部接続用の端子数は著しく増加して
きている。この対応の一つとして多層プリント配線板の
チップキャリアが使われるようになってきた。
多層プリント配線板の表面に露出している導体回路
は、そのインナーリード部分で半導体チップと金線など
で接続される。多層プリント配線板のこの導体回路と、
電源回路やアース回路などとして形成される内層用回路
とを接続するには、スルホールを利用したスルホールメ
ッキによる方法があり、一従来例として第９図の断面図
にその方法による半導体チップキャリアを示した。
は、そのインナーリード部分で半導体チップと金線など
で接続される。多層プリント配線板のこの導体回路と、
電源回路やアース回路などとして形成される内層用回路
とを接続するには、スルホールを利用したスルホールメ
ッキによる方法があり、一従来例として第９図の断面図
にその方法による半導体チップキャリアを示した。
半導体チップキャリアを構成する多層プリント配線板
10の第１の内層用回路１と第２の内層用回路２がスルホ
ール３の内壁に形成されたスルホールメッキ４によって
接続されている。しかし、半導体チップの一層の高集積
化、高速化、高機能化に伴いスルホール３を設けるのが
回路設計上できない場合が増えてきている。
10の第１の内層用回路１と第２の内層用回路２がスルホ
ール３の内壁に形成されたスルホールメッキ４によって
接続されている。しかし、半導体チップの一層の高集積
化、高速化、高機能化に伴いスルホール３を設けるのが
回路設計上できない場合が増えてきている。
他の方法は、半導体チップ搭載用の凹部５の内部全体
に金属メッキを施し、この内部に露出した内層用回路１
を相互に接続する方法で、この方法による半導体チップ
キャリアを第10図の断面図で示した。
に金属メッキを施し、この内部に露出した内層用回路１
を相互に接続する方法で、この方法による半導体チップ
キャリアを第10図の断面図で示した。
この場合、内層用回路１として形成された複数の電源
回路層やアース回路層へ別々に接続ができないのと、半
導体チップ搭載用の凹部５の電位を独立させる半導体チ
ップキャリアには利用できない問題があった。
回路層やアース回路層へ別々に接続ができないのと、半
導体チップ搭載用の凹部５の電位を独立させる半導体チ
ップキャリアには利用できない問題があった。
半導体チップが接続する多層プリント配線板の導体回
路と内層用回路との接続をスルホールを用いることなく
短い距離で容易に行うことができ、しかも、複数の内層
用回路への接続が別々に行うことができ、半導体チップ
搭載用の凹部の電位を独立して導体回路に接続できる半
導体チップキャリアを提供することにある。
路と内層用回路との接続をスルホールを用いることなく
短い距離で容易に行うことができ、しかも、複数の内層
用回路への接続が別々に行うことができ、半導体チップ
搭載用の凹部の電位を独立して導体回路に接続できる半
導体チップキャリアを提供することにある。
本発明は、前記課題を解決する半導体チップキャリア
であり、その特徴は、半導体チップ搭載用の凹部を有す
る多層プリント配線板において、凹部の壁面が傾斜した
面を含み、傾斜した面に多層プリント配線板の回路間を
接続する導電路を有することにある。
であり、その特徴は、半導体チップ搭載用の凹部を有す
る多層プリント配線板において、凹部の壁面が傾斜した
面を含み、傾斜した面に多層プリント配線板の回路間を
接続する導電路を有することにある。
以下、図面にしたがって、本発明の実施例について説
明する。
明する。
なお、図面は、本発明に係わる部分のみの作図で他の
回路や端子ピン用のスルホールなどの部分は省略した。
また、配線はモデル化した一例であり、特に実施例のも
のや本数に限定するものではない。
回路や端子ピン用のスルホールなどの部分は省略した。
また、配線はモデル化した一例であり、特に実施例のも
のや本数に限定するものではない。
第１図は、本発明の第１の実施例の半導体チップキャ
リアの平面図であり、第２図はそのＭ−Ｎ断面図であ
る。第１図、第２図の半導体チップキャリアは、４層の
多層プリント配線板10と外部端子用のピン11とからな
る。４層プリント配線板10は、正方形の外形をし、その
中央部に半導体チップ搭載用の凹部（以下キャビティと
記載する）５が形成されている。キャビティ５の壁面６
は底７から開口部分の外に向かって広がる形状で傾斜し
た面を有するものであり、キャビティ５の底７の平面形
状は四角形に限るものではなく円形、六角形などでも良
く特に限定するものではない。その深さは、多層プリン
ト配線板10の厚み内で任意に選定することができる。
リアの平面図であり、第２図はそのＭ−Ｎ断面図であ
る。第１図、第２図の半導体チップキャリアは、４層の
多層プリント配線板10と外部端子用のピン11とからな
る。４層プリント配線板10は、正方形の外形をし、その
中央部に半導体チップ搭載用の凹部（以下キャビティと
記載する）５が形成されている。キャビティ５の壁面６
は底７から開口部分の外に向かって広がる形状で傾斜し
た面を有するものであり、キャビティ５の底７の平面形
状は四角形に限るものではなく円形、六角形などでも良
く特に限定するものではない。その深さは、多層プリン
ト配線板10の厚み内で任意に選定することができる。
壁面６の傾斜する面の角度は、キャビティ底７とその
開口の大きさできまり、特に限定するものではない。ま
た、相互に接続する第１の内層用回路１、第２の内層用
回路２の端部はキャビティの壁面６に露出している。キ
ャビティの壁面６に露出した第１の内層用回路１と表面
の導体回路8aのインナーリード部とが傾斜した壁面６に
形成された導電路9aによって接続されていることが第２
図の断面図より、この導電路9aは２つ置いた隣の導体回
路8aのインナーリードへ接続されていることが第１図の
平面図から分かる。また、別の導電路9bによっては、キ
ャビティの壁面６に露出した第２の内層用回路２と表面
の導体回路8bのインナーリードとが、接続されている。
この実施例より、多層プリント配線板にスルホールが加
工できないときも、多層プリント配線板の導体回路のイ
ンナーリードと内層用回路とを傾斜した面を有するキャ
ビティの壁面を使って最短距離で接続することができる
のである。また、複数の内層用回路を別々に導体回路の
インナーリードに接続することができるのである。第１
図の平面図では、さらに、４層の多層プリント配線板10
の表面の導体回路８のインナーリードとキャビティト底
部７とを接続する２本の導電路9c,9cが、キャビティの
壁面６の傾斜する面に形成されている。この実施例よ
り、キャビティの壁面と底面の電位を独立して導体回路
に接続して用いることもできるのである。したがって、
高集積化、高速化、多機能化した多数の外部端子を必要
とする半導体装置用の半導体チップキャリアとして適す
るのである。
開口の大きさできまり、特に限定するものではない。ま
た、相互に接続する第１の内層用回路１、第２の内層用
回路２の端部はキャビティの壁面６に露出している。キ
ャビティの壁面６に露出した第１の内層用回路１と表面
の導体回路8aのインナーリード部とが傾斜した壁面６に
形成された導電路9aによって接続されていることが第２
図の断面図より、この導電路9aは２つ置いた隣の導体回
路8aのインナーリードへ接続されていることが第１図の
平面図から分かる。また、別の導電路9bによっては、キ
ャビティの壁面６に露出した第２の内層用回路２と表面
の導体回路8bのインナーリードとが、接続されている。
この実施例より、多層プリント配線板にスルホールが加
工できないときも、多層プリント配線板の導体回路のイ
ンナーリードと内層用回路とを傾斜した面を有するキャ
ビティの壁面を使って最短距離で接続することができる
のである。また、複数の内層用回路を別々に導体回路の
インナーリードに接続することができるのである。第１
図の平面図では、さらに、４層の多層プリント配線板10
の表面の導体回路８のインナーリードとキャビティト底
部７とを接続する２本の導電路9c,9cが、キャビティの
壁面６の傾斜する面に形成されている。この実施例よ
り、キャビティの壁面と底面の電位を独立して導体回路
に接続して用いることもできるのである。したがって、
高集積化、高速化、多機能化した多数の外部端子を必要
とする半導体装置用の半導体チップキャリアとして適す
るのである。
第３図は、第２の実施例であり、第１の実施例の変形
で、キャビティ壁面６の四つの傾斜した面に導電路9a,9
bをそれぞれ２重に配設したもので、なおかつ9bを互い
に共通する導電路9cで接続したものを示す。この実施例
より、複数の内層用回路を別々に導体回路のインナーリ
ードに接続することができるのである。
で、キャビティ壁面６の四つの傾斜した面に導電路9a,9
bをそれぞれ２重に配設したもので、なおかつ9bを互い
に共通する導電路9cで接続したものを示す。この実施例
より、複数の内層用回路を別々に導体回路のインナーリ
ードに接続することができるのである。
第４図、第５図は第３の実施例で、多層プリント配線
板の導体回路のインナーリードが多段の半導体チップキ
ャリアの平面図とそのＸ−Ｙ断面図である。５層の多層
プリント配線板10を用いて形成された半導体チップキャ
リアである。第１の実施例と同様に２段の階段状の表面
に露出した多層プリント配線板の導体回路８のインナー
リードとキャビティ５の壁面６に露出した内層用回路１
や２との接続が、傾斜した壁面６に形成された金属メッ
キによる導電路９によって接続されたものであり第５図
に示した。さらに、下段のインナーリードの内３本はキ
ャビティの底部７と傾斜した壁面６に形成された金属メ
ッキによる導電路9dによって接続されたものであり第４
図に示した。
板の導体回路のインナーリードが多段の半導体チップキ
ャリアの平面図とそのＸ−Ｙ断面図である。５層の多層
プリント配線板10を用いて形成された半導体チップキャ
リアである。第１の実施例と同様に２段の階段状の表面
に露出した多層プリント配線板の導体回路８のインナー
リードとキャビティ５の壁面６に露出した内層用回路１
や２との接続が、傾斜した壁面６に形成された金属メッ
キによる導電路９によって接続されたものであり第５図
に示した。さらに、下段のインナーリードの内３本はキ
ャビティの底部７と傾斜した壁面６に形成された金属メ
ッキによる導電路9dによって接続されたものであり第４
図に示した。
第６図は、キャビティ５の底部７に熱伝導性に優れた
金属製の熱伝導板12が多層プリント配線板10に埋設され
た本発明の第４の実施例を示したものである。なお、第
６図でキャビティ６の右側は、キャビティの底部７に配
設された金属製の熱伝導板12と、多層プリント配線板10
の表面に露出した導体回路8aのインナーリードとが、キ
ャビティの壁面６の傾斜した面に形成された金属メッキ
による導電路9aによって接続された場合を、左側は導体
回路8bのインナーリードと，内層用回路１とが、キャビ
ティの壁面６の傾斜した面に形成された金属メッキによ
る導電路9bによって接続された場合をそれぞれ示したも
のである。
金属製の熱伝導板12が多層プリント配線板10に埋設され
た本発明の第４の実施例を示したものである。なお、第
６図でキャビティ６の右側は、キャビティの底部７に配
設された金属製の熱伝導板12と、多層プリント配線板10
の表面に露出した導体回路8aのインナーリードとが、キ
ャビティの壁面６の傾斜した面に形成された金属メッキ
による導電路9aによって接続された場合を、左側は導体
回路8bのインナーリードと，内層用回路１とが、キャビ
ティの壁面６の傾斜した面に形成された金属メッキによ
る導電路9bによって接続された場合をそれぞれ示したも
のである。
第７図、第８図は、本発明の第５の実施例を示したも
ので、多層プリント配線板に複数のキャビティを有する
マルチモジュールの半導体チップキャリアの平面図とそ
のＰ−Ｑ断面図をそれぞれ示す。５層の多層プリント配
線板10を用いて形成された半導体チップキャリアであ
り、第１の実施例と同様に多層プリント配線板10の表面
に露出した導体回路８のインナーリードとキャビティの
壁面に露出した第１、第２、第３の各内層用回路１、
２、13との接続が、キャビティの壁面６の傾斜した面に
形成された金属メッキによる導電路９によって接続され
たものである。なお、異なるキャビティ間の異なる層の
内層用回路すなわち、第１の内層用回路１と第３の内層
用回路14とはスルホール３に形成されたスルホールメッ
キ４によって接続、導通されたものである。
ので、多層プリント配線板に複数のキャビティを有する
マルチモジュールの半導体チップキャリアの平面図とそ
のＰ−Ｑ断面図をそれぞれ示す。５層の多層プリント配
線板10を用いて形成された半導体チップキャリアであ
り、第１の実施例と同様に多層プリント配線板10の表面
に露出した導体回路８のインナーリードとキャビティの
壁面に露出した第１、第２、第３の各内層用回路１、
２、13との接続が、キャビティの壁面６の傾斜した面に
形成された金属メッキによる導電路９によって接続され
たものである。なお、異なるキャビティ間の異なる層の
内層用回路すなわち、第１の内層用回路１と第３の内層
用回路14とはスルホール３に形成されたスルホールメッ
キ４によって接続、導通されたものである。
半導体チップ搭載用の凹部であるキャビティ５を有す
る多層のプリント配線板10には、アルミナ、窒化珪素な
どのセラミックや耐熱性、耐湿性に優れかつ樹脂純度、
特にイオン性不純物の少ない樹脂、たとえば、エポキシ
樹脂、ポリイミド樹脂、弗素樹脂、ポリフェニレンオキ
サイド樹脂などから作られた金属張り樹脂積層基板を用
いることができる。樹脂積層基板の場合、含浸する基材
としては紙よりガラス繊維などの無機材料の方が耐熱
性、耐湿性に優れ反りが発生しにくい等で好ましい。
る多層のプリント配線板10には、アルミナ、窒化珪素な
どのセラミックや耐熱性、耐湿性に優れかつ樹脂純度、
特にイオン性不純物の少ない樹脂、たとえば、エポキシ
樹脂、ポリイミド樹脂、弗素樹脂、ポリフェニレンオキ
サイド樹脂などから作られた金属張り樹脂積層基板を用
いることができる。樹脂積層基板の場合、含浸する基材
としては紙よりガラス繊維などの無機材料の方が耐熱
性、耐湿性に優れ反りが発生しにくい等で好ましい。
金属張り樹脂積層基板から多層プリント配線板の半導
体チップキャリアを形成するには、電源回路層や、アー
ス回路層を形成した内層用回路板に、プリプレグを介し
て、銅箔または、片面板または、両面板を重あわせて積
層成形して得られる多層銅張り積層板の表面の銅箔に回
路を形成した後、座ぐり加工で凹部を形成する。座ぐり
加工は、削り進むにしたがって開口部分が小さくなるよ
うに、すなわち、凹部の壁面が底から外の開口部に向か
って広がるように傾斜した面を形成するのである。この
ことによって本発明に有用なキャビティ壁面に傾斜した
面が形成できるのである。
体チップキャリアを形成するには、電源回路層や、アー
ス回路層を形成した内層用回路板に、プリプレグを介し
て、銅箔または、片面板または、両面板を重あわせて積
層成形して得られる多層銅張り積層板の表面の銅箔に回
路を形成した後、座ぐり加工で凹部を形成する。座ぐり
加工は、削り進むにしたがって開口部分が小さくなるよ
うに、すなわち、凹部の壁面が底から外の開口部に向か
って広がるように傾斜した面を形成するのである。この
ことによって本発明に有用なキャビティ壁面に傾斜した
面が形成できるのである。
なお、キャビティ５の壁面６の傾斜した面に配設され
る導電路９、9a、9b、9c、9dの形成には、特に限定する
ものではないが、金属溶射、細線の布線、金属メッキな
どの方法を用いることができる。金属溶射としては、
銅、亜鉛、アルミニウム、マグネシウムなどの金属を、
細線の布線としてはエナメル線を、金属メッキとして
は、種々の金属の無電解メッキおよび、電気メッキを用
いることができる。また、これらの組合せによる方法を
用いることもできる。なお、メッキに用いる金属として
は、金、銀、ニッケル、半田などが好ましく単独でも組
合せでもよい。特に、好ましいものとしては加工性、耐
久性の点からニッケルと金の組合せを用いることができ
る。
る導電路９、9a、9b、9c、9dの形成には、特に限定する
ものではないが、金属溶射、細線の布線、金属メッキな
どの方法を用いることができる。金属溶射としては、
銅、亜鉛、アルミニウム、マグネシウムなどの金属を、
細線の布線としてはエナメル線を、金属メッキとして
は、種々の金属の無電解メッキおよび、電気メッキを用
いることができる。また、これらの組合せによる方法を
用いることもできる。なお、メッキに用いる金属として
は、金、銀、ニッケル、半田などが好ましく単独でも組
合せでもよい。特に、好ましいものとしては加工性、耐
久性の点からニッケルと金の組合せを用いることができ
る。
キャビティの壁面が傾斜した面を有することから、多
層プリント配線板が上からの露光に対して、露光を受け
止める面を有することになるので、回路形成が通常のサ
ブトラクティブ法やアディティブ法、セミアディティブ
法などをそのまま用いることができ、容易に導電路の形
成ができるようになる。また、キャビティから導電路を
形成する余地や空間が確保できるので溶射や細線の布線
などによって回路形成が容易に行うことができるように
なるのである。
層プリント配線板が上からの露光に対して、露光を受け
止める面を有することになるので、回路形成が通常のサ
ブトラクティブ法やアディティブ法、セミアディティブ
法などをそのまま用いることができ、容易に導電路の形
成ができるようになる。また、キャビティから導電路を
形成する余地や空間が確保できるので溶射や細線の布線
などによって回路形成が容易に行うことができるように
なるのである。
本発明のキャビティの壁面の傾斜した面に形成された
回路を利用することによって、半導体チップが接続する
多層プリント配線板の表面の導体回路と内層用回路との
接続をスルホールを用いることなく短い距離で容易に行
うことができ、しかも、複数の内層回路への接続が別々
に行うことができ、また、キャビティの電位を独立して
導体回路に接続できるものである。
回路を利用することによって、半導体チップが接続する
多層プリント配線板の表面の導体回路と内層用回路との
接続をスルホールを用いることなく短い距離で容易に行
うことができ、しかも、複数の内層回路への接続が別々
に行うことができ、また、キャビティの電位を独立して
導体回路に接続できるものである。
第１図は本発明の第１の実施例の平面図、 第２図はその断面図、 第３図は本発明の第２の実施例の平面図、 第４図は本発明の第３の実施例の平面図、 第５図はその断面図、 第６図は本発明の第４の実施例の断面図、 第７図は本発明の第５の実施例の平面図、 第８図はその断面図、 第９図は一従来例の断面図、 第10図は他の従来例の断面図、 １……第１の内層用回路 ２……第２の内層用回路 ３……スルホール ４……スルホールメッキ ５……キャビティ ６……壁面 ７……底 ８、8a、8b……導体回路 ９、9a、9b,9c,9d……導電路 10……多層プリント配線板 11……端子ピン 12……熱伝導板 13……第３の内層回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 樋口 徹 大阪府門真市大字門真1048番地 松下電 工株式会社内 (56)参考文献 特開 平３−177055（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12 H05K 3/46
Claims (1)
- 【請求項１】半導体チップ搭載用の凹部を有する多層プ
リント配線板において、凹部の壁面が傾斜した面を含
み、この傾斜した面に多層プリント配線板の回路間を接
続する導電路を有することを特徴とする半導体チップキ
ャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16339390A JP2867631B2 (ja) | 1990-06-21 | 1990-06-21 | 半導体チップキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16339390A JP2867631B2 (ja) | 1990-06-21 | 1990-06-21 | 半導体チップキャリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0456152A JPH0456152A (ja) | 1992-02-24 |
| JP2867631B2 true JP2867631B2 (ja) | 1999-03-08 |
Family
ID=15773037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16339390A Expired - Lifetime JP2867631B2 (ja) | 1990-06-21 | 1990-06-21 | 半導体チップキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2867631B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825084A (en) * | 1996-08-22 | 1998-10-20 | Express Packaging Systems, Inc. | Single-core two-side substrate with u-strip and co-planar signal traces, and power and ground planes through split-wrap-around (SWA) or split-via-connections (SVC) for packaging IC devices |
-
1990
- 1990-06-21 JP JP16339390A patent/JP2867631B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0456152A (ja) | 1992-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5185502A (en) | High power, high density interconnect apparatus for integrated circuits | |
| JPS5819160B2 (ja) | 多層プリント回路板 | |
| JPS63211692A (ja) | 両面配線基板 | |
| JP3086332B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2758099B2 (ja) | 多層フレキシブルプリント配線板 | |
| US6586687B2 (en) | Printed wiring board with high density inner layer structure | |
| JP2867631B2 (ja) | 半導体チップキャリア | |
| JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JPS63114299A (ja) | プリント配線板 | |
| US5763060A (en) | Printed wiring board | |
| JPH10261854A (ja) | プリント配線板及びその製造方法 | |
| JPS62186594A (ja) | 多層印刷配線板の製造方法 | |
| JP2517315B2 (ja) | 電子回路パッケ―ジ | |
| CN213152527U (zh) | 多层线路板 | |
| JPS62186595A (ja) | 多層印刷配線板の製造方法 | |
| JPS624877B2 (ja) | ||
| JPS6214717Y2 (ja) | ||
| JPH05121860A (ja) | 印刷配線板およびその製造方法 | |
| JPH03136396A (ja) | 電子回路部品とその製造方法及び電子回路装置 | |
| JP2874734B2 (ja) | 高周波デバイス用多層配線基板 | |
| JPS63153894A (ja) | 多層プリント配線板 | |
| JPH06342986A (ja) | 多層回路基板構造およびその多層回路基板を用いてなる多層金属ベース基板 | |
| JPS6218075Y2 (ja) | ||
| JPS6175596A (ja) | スルホール多層回路基板の製造方法 | |
| KR100275376B1 (ko) | 다층회로기판 |