KR100275376B1 - 다층회로기판 - Google Patents

Abstract

다층 회로기판을 개시한다.

개시된 다층 회로기판은, 그 상면에 도전성 제 1 회로 패턴이 형성되어 있는 제 1 수지 코팅층과; 상기 제 1 수지 코팅층의 저면에 부착되는 것으로 그 저면에 도전성 제 2 회로 패턴이 형성된 제 2 수지 코팅층과, 상기 제 1, 2 수지 코팅층사이에 개재되는 것으로 도전성의 메탈 코어를 갖는 다층 회로기판에 있어서, 상기 메탈 코어는, 제 3 회로 패턴을 구성하며, 상기 제 1 회로 패턴과 상기 제 2 패턴 중에서 적어도 하나 이상과 전기적으로 접촉되는 것을 그 특징으로 한다.

이는 회로 패턴이 설계되는 면적의 증가로 회로 패턴을 설계할 수 있는 범위가 증대 되었으며, 따라서 회로 패턴을 단순화할 수 있으며, 제조비용을 절감시킬 수 있는 이점이 있다.

Description

다층 회로기판{Multylayer printed circuit board}

본 발명은 다층 회로기판에 관한 것으로서, 보다 상세하게는 인쇄회로기판(printed circuit board :PCB)용 기판을 제조함에 있어서 메탈 코어를 개선한 다층 회로기판에 관한 것이다.

PCB용 기재 기판으로서 고가의 세라믹 기판을 사용하거나, 또는 폴리이미드계 수지, 플루오로계 수지 및 실리콘계 수지 등을 소재로 하는 수지 기판을 사용한다. 세라믹 기판이나 수지 기판은 모두 그 소재가 절연성이기 때문에 홀을 형성하고 그 홀내에 전도성 부재를 형성하더라도 쇼트 현상이 일어나는 경우가 없으며, 따라서 상기 세라믹 기판 또는 수지 기판에 대해서는 절연물질을 도포하는 별도 공정을 실시하지 않아도 된다.

그러나, 고강도의 수지 기판의 경우에는 재료 자체가 고가일 뿐 아니라 내습성 및 내열성 등이 불량하므로 칩 캐리어용 기판으로는 사용하기가 곤란하다는 문제점이 있으며, 세라믹 기판의 경우에는 고강도 수지 기판에 비해 내열성이 다소 우수한 것은 사실이지만 고강도 수지 기판과 마찬가지로 고가이며, 가공상의 어려움과 함께 가공비가 많이 든다는 단점이 있다.

이러한 종래 기재 기판들의 단점을 극복하기 위하여 메시 (mesh)형 메탈 코어를 사용하는 회로기판이 공지된 바 있다. 금속은 값이 저렴할 뿐만 아니라, 가공이 용이하고 열적 신뢰성이 우수하다는 장점을 가지고 있는 반면에, 이 금속을 이용하여 기판을 제작하는 경우에는, 재료의 특성상 별도의 절연처리가 필요하며 이는 금속기판의 최종 성능을 결정짓는 중요한 요소중의 하나이다.

상술한 바와 같은 일 예를 도면을 이용하여 설명하고자 도 1a에는 일반적인 회로기판의 단면도가 도시되어 있으며, 도 1b에는 통상적인 다층 회로기판의 단면도가 개략적으로 도시되어 있다.

도면을 참조하면, 회로기판(10)은 소정의 두께를 갖는 수지 코팅층(11)과, 상기 수지 코팅층(11)의 상, 하면으로 소정의 두께로 층을 이루는 한 쌍의 회로 패턴 동박층 (12, 12')과, 상기 한 쌍의 회로 패턴 동박층 (12, 12')과 수지 코팅층(11)에 각각 관통되어 상기 한 쌍의 회로 패턴 동박층(12, 12')을 전기적으로 연결되기 위하여 내벽에 전도성 부재가 형성된 쓰루홀(13)을 포함하여 이루어진다.

그러나 상기 회로기판에는 많은 열이 방출되며, 휨이 발생하므로 서, 도 1b와 같은 다층 회로기판(20)이 개발되었다. 상기 다층 회로기판(20)은, 상, 하면 사이를 관통하며 측벽이 수지로 절연 처리된 쓰루홀(21)이 복수개 구비되어 있는 메탈 코어(22)와, 상기 메탈 코어(22)의 상, 하면에 소정의 두께로 적층된 한 쌍의 수지 코팅층(23, 23')과, 상기 수지 코팅층(23, 23') 상에 한 쌍의 회로 패턴 동박층 (24, 24')이 차례로 적층되어 있고, 상기 쓰루홀(21)을 통해 상기 한 쌍의 회로 패턴 동박층 (24, 24')이 상호 도통되도록 전도성 부재가 상기 쓰루홀(21) 내부에 형성되어 있는 구조를 하고 있다.

상기 회로 패턴 동박층 (24, 24')은 통상적으로 동박으로 되며, 한 쌍의 회로 패턴 동박층 (24, 24')과 서로 연결되게 하며, 전기적인 통전을 하기 위하여 도 1c에 도시된 바와 같이 상기 쓰루홀(21)을 메탈 코어(22)에 가공된다.

그런데 상기 다층 회로기판(20)의 회로 패턴 동박층(24, 24')의 상, 하면에 회로 패턴 설계시 전기적 연결을 위한 쓰루홀 가공에 있어서, 구조적으로 직방향 상, 하에 회로가 설계되어야 하는데 이는 회로 설계시 복잡한 회로 구성이 필요하다. 이는 복잡한 회로 패턴 설계시에는 다층의 회로를 구성해야 하므로 제조 비용이 상승하는 요인이 된다. 또한 이러한 다층 회로기판(20)은 열방출 효과가 적다는 단점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창출된 것으로서, 열방출이 용이하고 복잡한 회로 패턴 설계를 단순화하면서 제조비용이 절감될 수 있는 다층 회로기판을 제공함에 그 목적이 있다.

도 1a는 일반적인 회로기판의 단면도,

도 1b는 종래의 기술에 따른 다층 회로기판의 단면도,

도 1c는 도 1b의 다층 회로기판의 메탈 코어를 나타낸 사시도,

도 2a는 본 발명에 따른 다층 회로기판의 단면도,

도 2b는 도 2a의 다층 회로기판의 메탈 코어를 나타낸 사시도이다.

〈도면의 주요 부분에 대한 부호의 설명〉

31...메탈 코어 31a...회로패턴

32, 32'...수지층 33, 33'...회로 패턴 동박층

35a...제 1 쓰루홀 35b...제 2 쓰루홀

상기의 목적을 달성하기 위하여 본 발명의 다층 회로기판은, 그 상면에 도전성 제 1 회로 패턴이 형성되어 있는 제 1 수지 코팅층과; 상기 제 1 수지 코팅층의 저면에 부착되는 것으로 그 저면에 도전성 제 2 회로 패턴이 형성된 제 2 수지 코팅층과, 상기 제 1, 2 수지 코팅층사이에 개재되는 것으로 도전성의 메탈 코어를 갖는 다층 회로기판에 있어서, 상기 메탈 코어는, 제 3 회로 패턴을 구성하며, 상기 제 1 회로 패턴과 상기 제 2 패턴 중에서 적어도 하나 이상과 전기적으로 접촉되는 것을 그 특징으로 한다.

본 발명에 있어서, 상기 제 3 회로 패턴은, 상기 제 1, 2 회로 패턴과의 전기적 접촉은 쓰루홀로 되는 것이 바람직하다.

이하, 첨부된 도면을 들어 본 발명에 따른 다층 회로기판을 보다 상세히 설명하기로 한다.

도 2a에는 본 발명에 따른 다층 회로기판의 단면도가 도시되어 있고, 도 2b에는 상기 다층 회로기판의 메탈 코어의 사시도가 도시되어 있다.

도면을 각각 참조하면, 본 발명의 다층 회로기판(30)은 소정의 두께와 면적을 갖는 금속판으로 된 메탈 코어와, 상기 메탈 코어(31)의 상, 하면에 적층된 한 쌍의 수지 코팅층(32, 32')과, 상기 한 쌍의 수지 코팅층(32, 32') 상에 적층된 한 쌍의 회로 패턴 동박층(33, 33')과, 상기 한 쌍의 회로 패턴 동박층(33, 33')을 전기적으로 연결시키는 제 1 쓰루홀(35a)과, 상기 메탈 코어(31)와 한 쌍의 회로 패턴 동박층(33, 33')을 전기적으로 연결하는 제 2 쓰루홀(35b)이 각각 복수개 구비되어 이루어진다.

상기 제 1, 2 쓰루홀(35a, 35b)은, 상기 다층 회로기판(30)의 상, 하면 사이를 관통하며 측벽이 수지로 절연 처리되어 있으며, 상기 제 1, 2 쓰루홀(35a, 35b)의 내부에는 이를 통해 상기 메탈 코어(31)와 한 쌍의 회로 패턴 동박층(33, 33')이나, 상기 회로 패턴 동박층 상호간에 전기적으로 도통되도록 전도성 부재가 형성되어 있는 구조를 하고 있다.

그리고 본 발명의 특징은 도 2b에 도시된 바와 같이 메탈 코어(31) 상에는 상기 회로 패턴 동박층(33, 33')과 동일하게 회로 패턴(31a)이 설계되고 그 상, 하면으로 수지 코팅층(32, 32')이 적층된다. 따라서 도 2a의 회로 패턴층은 모두 3층으로 구성되어 종래의 다층 회로기판(20) 보다 하나의 패턴층이 더 형성된다. 또, 상기 메탈 코어(31)에 형성된 회로 패턴(31a) 상에는 상술한 바와 같이 제 2 쓰루홀(35b)이 형성되고, 상기 제 2 쓰루홀(35b)은 한 쌍의 회로 패턴 동박층(33, 33')과 전기적으로 연결된다.

따라서 상기 다층 회로기판(30)에는 쓰루홀이 두 가지 형태로 형성된다. 하나는 상기 한 쌍의 회로 패턴 동박층(33, 33')이 서로 전기적으로 연결되는 제 1 쓰루홀(35a)과, 상기 메탈 코어(31)의 회로 패턴(31a)과 상기 한 쌍의 회로 패턴 동박층(33, 33')과 전기적으로 연결되는 제 2 쓰루홀(35b)이 각각 형성된다.

이와 같이 구성된 본 발명에 따른 다층 회로기판(30)은 종래의 메탈 코어(22 : 도 1b 내지 도 1c 참조)와 같이 방열판이나 회로기판의 보강판의 용도로 적용되는 것뿐만 아니라 다층 회로기판의 상, 하면에 형성된 한 쌍의 회로 패턴 동박층(33, 33')과 같이 상기 메탈 코어(31) 상에 직접 회로 패턴(31a)이 구성된다. 그리고 상기 회로 패턴(31a) 상이나 상기 회로 패턴 사이에 제 2 쓰루홀(35b)이 가공되어 용이하게 회로 패턴(31a)이 구성되고 상기 한 쌍의 회로 패턴 동박층(33, 33')과 전기적으로 연결된다.

따라서, 상기 다층 회로기판(30)에는 회로 패턴층이 하나 더 형성되므로 서 상기 다층 회로기판(30) 상에서 회로 패턴을 구성할 수 있는 면적이 증가되며, 이로 인해서 복잡한 회로 구성이 각각 분리 구성되어 회로 패턴층이 보다 단순해진다. 그리고 이 메탈 코어(31)에 회로 패턴 설계가 가능해 지므로 서 복잡한 회로 패턴 설계시 다층 회로기판을 사용해야 하지만 상기 다층 회로기판(30)의 메탈 코어(31)의 회로 패턴(31a) 설계로 고가의 다층 회로기판을 본 발명에 따른 다층 회로기판(30)으로 대체 시킬 수 있다.

상술한 바와 같은 본 발명에 따른 다층 회로기판은 다음과 같은 효과를 가진다.

메탈 코어에 직접 회로 패턴을 구성하므로 서 다층 회로기판의 회로 구성이 단순화되며, 상기 메탈 코어에 직접 회로 패턴을 구성하므로 서 열방출이 용이해 지고, 복잡한 회로 설계시 다층 회로기판을 사용해야 하는데, 이 메탈 코어에 회로 패턴 설계가 가능해 지므로 서 이 다층 회로기판이 상기 다층 회로기판으로 대체되므로 제조비용이 절감된다.

본 발명은 첨부된 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서 정해져야 할 것이다.

Claims (3)

1. 상면에 도전성 제 1회로 패턴(33)이 형성되어 있는 제 1수지 코팅층(32);

   상기 제 1 수지 코팅층(32)의 하부에 부착되어 그 저면에 도전성 제 2회로 패턴(33')이 형성된 제 2 수지 코팅층(32'); 및

   상기 제 1, 2 수지 코팅층(32,32') 사이에 개재되어 제 3회로 패턴을 형성하면서 상기 제 1회로 패턴(33)과 상기 제 2회로 패턴(33') 중에서 적어도 하나 이상과 전기적 접촉되는 도전성 메탈 코어(31);를

   포함하여 이루어지는 것을 특징으로 하는 다층 회로 기판
2. 제 1항에 있어서,

   상기 제 1 및 제 2 수지 코팅층(32,32') 사이에는 그 내측벽이 도금된 제 1 쓰루홀(35a)을 형성시켜, 상기 제 1 회로 패턴(33)과 제 2회로 패턴(33')이 상기 제 1 쓰루홀(35a)을 통하여 전기적 접촉되는 것을 특징으로 하는 다층 회로 기판
3. 제 1항에 있어서,

   상기 메탈 코어(31)와 상기 제 1 또는 제 2 수지 코팅층(32,32') 사이에는 그 내측벽이 도금된 제 2 쓰루홀(35b)을 형성시켜, 상기 메탈 코어(31)와 상기 제 1 또는 제 2 회로 패턴(33,33')이 상기 제 2 쓰루홀(35b)을 통하여 선택적으로 전기적 접촉되는 것을 특징으로 하는 다층 회로 기판

Images