KR980013550A - 회로 기판 및 그 제조방법 - Google Patents

Abstract

본 발명은 반도체 패키지의 부품인 칩 캐리어 (chip carrier) 및 PCB (printed circuit board)용 기판을 제조함에 있어서, 메탈 코어를 기재 기판으로 사용함으로써 열적 신뢰성이 향상된 회로 기판 및 다층 회로 기판의 제조방법에 관한 것으로서, 본 발명의 방법에 따라 제조된 회로 기판 및 다층 회로 기판은 전기적 및 열적 신뢰성이 양호할 뿐 아니라 열에 의한 변형이 거의 일어나지 않으며 메탈 코어와 그 위에 형성된 절연층 (수지층) 간의 접착력도 우수하다 또한, 메시형 메탈을 사용하는 종래의 방법에 비하면 다층 기판으로의 제조시 설계가 간단한 잇점도 있다

Description

회로 기판 및 그 제조방법

본 발명은 회로 기판의 제조방법에 관한 것으로서, 보다 상세하게는 반도체 패키지의 부품인 칩 캐리어(chip carrier) 및 인쇄회로기판 (printed circuit board :PCB)용 기판을 제조함에 있어서 열적으로 안정한 회로 기판을 제조하는 방법에 관한 것이다.

종래에는 칩 캐리어 또는 PCB용 기재 기판으로서 고가의 세라믹 기판을 사용하거나 또는 폴리이미드계 수지, 플루오로계 수지 및 실리콘계 수지 등을 소재로 하는 수지 기판을 사용하여 왔다.

세라믹 기판이나 수지 기판은 모두 그 소재가 절연성이기 때문에 홀을 형성하고 그 홀내에 전도성 부재를 형성하더라도 쇼트 현상이 일어나는 경우가 없으며, 따라서 상기 세라믹 기판 또는 수지 기판에 대해서는 절연물질을 도포하는 별도 공정을 실시하지 않아도 된다.

그러나, 수지 기판의 경우에는 재료 자체가 고가일 뿐 아니라 내습성 및 내열성 능이 불량하므로 칩 캐리어용 기판으로는 사용하기가 곤란하다는 문제점이 있으며, 세라믹 기판의 경우에는 수지 기판에 비해 내열성이 다소 우수한 것은 사실이지만 수지 기판과 마찬가지로 고가이며, 가공상의 어려움과 함께 가공비가 많이 든다는 단점이 있다.

이러한 종래 기재 기판들의 단점을 극복하기 위하여 메시 (mesh)형 메탈 코어를 사용하는 회로 기판이 공지된 바 있다. 그러나, 이 경우, 열방출 효과가 낮을 뿐 아니라, 다층 회로 기판으로의 제조시 쇼트가 일어나지 않도록 설계하기가 매우 어렵다는 단걸이 있다.

따라서, 본 발명자는 이러한 종래의 문제점들을 개선하기 위하여 연구한 결과 본 발명을 완성하게 되었다.

본 발명이 이루고자 하는 첫 번째 기술적 과제는 메탈 코어를 사용함으로써 가격이 저렴할 뿐 아니라 가공이 용이하고 기계적 강도 및 열적 신뢰성이 양호한 회로 기판을 제공하는 것이다.

본 발명이 이루고자 하는 두 번째 기술적 과제는 상기 회로 기판을 다층으로 제조한 다층 회로 기판을 제공하는 것이다.

본 발명이 이루고자 하는 세 벌개 기술적 과제는 메탈 코어를 칩 캐리어 또는 PCB용 기재 기판으로 사용함으로써 열적으로 안정한 회로 기판의 제조방법을 제공하는 것이다.

본 발명이 이루고자 하는 네 번째 기술적 과제는 메탈 코어를 소재 기판으로 사용하는 회로 기판을 다층으로 적층한 다층 회로 기판 제조방법을 제공하는 것이다.

도 1은 본 발명에 따른 회로 기판의 단면도이다

도 2는 본 발명에 따른 다층 회로 기판의 단면도이다.

도 3은 본 발명에 따른 회로 기판의 제조방법을 순서대로 도시한 단면도이다.

도 4는 본 발명에 따른 다층 회로 기판의 제조방법을 순서대로 도시한 단면도이다.

* 도련의 주요 부분에 대한 부호의 설명

10: 메탈 코어, 11: 홀, 11a: 쓰루홀, 11b: 전도성 부재, 12, 12': 수지층, 13, 13': 구리호일층, 13a, 13a': 회로패턴층

본 발명의 첫 번째 기술적 과제는, 상,하면 사이를 관통하며 측벽이 수지로 절연처리된 쓰루홀이 복수개 구비되어 있는 메탈 코어 상기 메탈 코어의 상,하면에 형성되어 있는 수지층: 상기 수지층의 상,하면에 형성되어 있는 한쌍의 회로 패턴층: 상기 한쌍의 회로 패턴층이 상호 도통되도록 상기 쓰루홀의 내부에 주입된 전도성 부재를 포함하는 것을 특징으로 하는 회로 기판에 의하여 이루어진다.

또한, 본 발명의 두 번째 기술적 과제는, 상,하면 사이를 관통하며 측벽이 수지로 절연처리된 쓰루홀이 복수개 구비되어 있는 메탈 코어, 상기 메탈 코어의 상,하면에 형성되어 있는 수지층, 상기 수지층의 상,하면에 형성되어 있는 한쌍의 회로 패턴층, 및 상기 한쌍의 회로 패턴층이 상호 도통되도록 상기 쓰루홀의 내부에 주입된 전도성 부재를 포함하는 두개의 회로 기판: 상기 두개의 회로 기판의 회로 패턴 형성면 사이에 삽입되어 있으며 복수개의 쓰루홀을 갖는 절연성 수지층: 및 상기 두개의 회로 기판이 상호 도통되도록 상기 쓰루홀의 내부에 구입된 전도성 부재를 포함하는 것을 특징으로 하는 다층 회로 기판이 제공된다.

상기 본 발명의 회로 기판 및 다층 회로 기판에 있어서, 상기 메탈 코어로는 구리 또는 알루미늄 등이 사용될 수 있고, 상기 수지층은 폴리에스테르 수지, 에폭시 수지, 디아릴프탈레이트 수지, 페놀 수지 및 멜라민 수지 중 어느 하나로 이루어질 수 있다. 또한, 상기 금속 회로층은 구리로 형성될 수 있다.

본 발명의 세 번째 기술적 과제는, a) 메탈 코어를 시각 또는 타발하여 홀을 형성하는 단계: b) 상기 단계a)의 결과물의 홀을 수지로 메우고, 그 결과물의 양면에 수지층과 금속 호일층을 순차적으로 적층시키는 단계 c) 수지로 메워진 홀을 드릴링하여 쓰루홀을 형성하는 단계: 및 d) 상기 쓰루홀 내에 전도성 부재를 형성하는 단계를 포함하는 회로 기판의 제조방법이 제공된다.

본 발명에 따른 인쇄 회로 기판의 제조방법에 있어서, 상기 단계 a)에서 홀 형성 이후에 메탈 코어의 혹화 처리 단계가 추가로 실시될 수 있으며, 상기 단계 c) 또는 단계 d) 이후에 결과물의 양면에 포토레지스트층를 형성한 다음, 노광 및 에칭하여 회로 패턴을 형성하는 단계가 추가로 실시될 수 있다.

본 발명의 회로 기판을 제조방법을 보다 상세히 설명해 보면, 먼저, 단계 a)에서는 메탈 코어를 식각하거나 타발하여 홀을 형성한 다음, 통상의 방법에 따라 메탈 코어를 혹화 처리한다.

다음으로, 상기 단계 b)에서는 홀이 형성된 메탈 코어의 한쪽면에 수지와 금속 호일을 차례로 도포하고 가열 압착시킴으로써 수지층과 금속 호일층을 순차적으로 적층시킨다. 이때 수지는 메탈 코어의 표면상에 수지층을 형성함과 동시에 홀 내로 흘러들어가서 홀을 메우게 된다. 이렇게 수지로 메워진 홀은 메탈 코어와 그 위에 형성되어 있는 수지층 간의 결합력을 향상시키는 앵커홀 (Anchor hole)고서의 역할을 하게 된다.

이어서, 메탈 코어의 다른쪽 면에 대해서도 상기에서와 같이 수지와 금속 호일을 도포한 후 가열 압착하여 수지층과 금속 호일층을 순차적으로 적층한다. 이때 열처리 온도는 사용되는 수지의 종류에 따라 달라진다.

다음으로, 단계 c)에서는 수지로 메워져 있는 홀을 드릴링하여 쓰루홀을 형성한다. 이때, 상기 메탈 코어의 측변이 드러나지 않도록 측면상에 약 50㎛의 수지층을 잔류시켜, 쓰루홀을 절연처리함으로써 쇼트 발생을 방지한다. 이러한 점을 고려할 때 상기 단계 a)에서 형성되는 각의 크기는 상기 단계 c)에서 형성되는 쓰루홀의 크기보다 100㎛ 정도 크게 형성되어야 한다.

이와 같이, 메탈 코어를 식각하거나 타발하여 형성된 홀을 수지로 메운 다음, 다시 드릴링하여 쓰루홀을 형성하면 전술한 쇼트 방지 효과 이외에도, 쓰루홀 내에서의 공극 발생이 현저하게 감소됨으로써 최종 생성되는 반도체 패키지의 성능 저하를 방지할 수 있으며 수율 증대 효과도 얻을 수 있다.

이어서, 상기 결과물의 양면에 포토레지스트층을 형성한 다음, 칩 캐리어 또는 PCB 제조공정시 사용되는 통상의 노광 및 에칭 공정에 따라 노광 및 에칭 공정을 실시하여 회로 패턴층을 형성함으로써 목적하는 회로 기판을 수득한다. 이러한, 회로 패턴층 형성 단계는 후술되는 단계 d) 이후에 실시될 수도 있다.

마지막으로, 단계 d)에서는 쓰루홀을 무전해 구리 도금하거나 전도성 페이스트를 삽입하여 도통시킨다.

또한, 본 발명의 네 번째 기술적 과제는, a) 메탈 코어에 홀을 형성하는 단계: b) 상기 단계 a)의 결과물의 홀내를 수지로 메우고, 상기 결과물의 양면에 수지층과 금속 호일층을 순차적으로 적층시키는 단계: c) 상기 단계 b)의 결과물을 드릴링하여 쓰루홀을 형성하는 단계; d) 상기 쓰루홀 내부에 전도성 부재를 형성하는 단계, e) 상기 단계 d)의 결과물의 양면 상에 포토레지스트층를 형성하고, 그 중 한면만 노광 및 에칭하여 회로 패턴을 형성한 다음, 양면의 포토레지스트층을 박리함으로써 제1 회로 기판을 제조하는 단계, f) 별도의 메탈 코어에 대하여 상기 단계 a) 및 b)를 실시하는 단계: g) 상기 단계 f)의 결과물의 양면 상에 포토레지스트층을 형성하고, 고 중 한면만 노광 및 에칭하여 회로 패턴을 형성한 다음, 양면의 포토레지스트층을 박리함으로써 제2 회로 기판을 제조하는 방법 h) 상기 제1 및 제2 회로 기판의 회로 패턴 형성 면을 마주대고 기 사이에 절연성 수지층을 삽입하여 두 기판을 결합시키는 단계: i) 상기 단계 h)의 결과물의 양면에 포토레지스트 층을 형성한후 노광 및 에칭한 다음, 상기 포토레지스트층을 박리하여 양면에 회로 패턴을 형성하는 단계: 및 j) 상기 단계 i)의 결과물에 대하여 제1 회로 기판쪽으로부터 드릴링을 실시하여 쓰루홀을 형성한 다음, 상기 쓰루홀 내부에 전도성 부재를 형성하는 단계를 포함하는 것을 특징으로 하는 다층 회로 기판의 제조방법이 제공된다.

본 발명에 따른 다층 회로 기판의 제조방법에 있어서, 단계 a) 및 f)에서는 홀 형성 이후에 메탈 코어에 혹화 처리를 하며, 단계 d) 및 j)에서는 쓰루홀을 무전해 구리 도금하거나 전도성 페이스트를 삽입하여 쓰루홀 내에 전도성 부재를 형성한다. 또한, 이 다층 회로 기판이 칩 캐리어용일 경우에는 단계 j) 다음에 결과물 상에 니켈과 금을 순차적으로 도금하는 패턴 도금 공정을 추가로 실시할 수 있다.

이하, 첨부된 도면을 들어 본 발명에 따른 회로 기판의 제조방법을 보다 상세히 설명해 보고자 한다.

도 1은 본 발명에 따른 회로 기판의 단면도이고, 도 2는 상기 회로 기판을 적층한 다층 회로 기판의 단면도이다.

도 1에 도시된 바와 같이 본 발명의 회로 기판은 상,하면 사이를 관통하며 측벽이 수지로 절연처리된 쓰루홀 (11a)이 복수개 구비되어 있는 메탈 코어 (10)의 상,하면에 한쌍의 수지층 (12, 12') 및 한쌍의 회로 패턴층(13a, 13a')이 차례로 적층되어 있긴, 상기 쓰루홀 (11a)을 통해 상기 한쌍의 치로 패턴층이 상호 도통되도록 전도성 부재 (11b)가 상기 쓰루홀 (11a) 내부에 형성되어 있는 구조를 하고 있다.

또한, 도 2에 도시된 바와 같이, 본 발명에 따른 다층 회로 기판은 상,하면 사이를 관통하며 측벽이 수지로 절연처리된 쓰루홀 (21a, 31a)이 복수개 구비되어 있는 메탈 코어 (20, 30)의 상,하면에 한쌍의 수지층 수지층(22, 22': 32, 32') 및 한쌍의 회로 패턴층 (23a, 23a': 33a, 33a')이 차례로 적층되어 있고, 상기 한쌍의 회로 패턴층이 상호 도통되도록 상기 쓰루홀의 내부에 전도성 부재 (21b, 31b)가 주입되어 있는 두개의 회로 기판이 있고, 이 두개의 회로 기판의 회로 패턴 형성면 사이에 복수개의 쓰루홀 (31a)을 갖는 절연성 수지층 (40)이 삽입되어 있으며, 상기 두개의 회로 기판이 상호 도통되도록 쓰루홀의 내부에 전도성 부재 (31b)가 형성되어 있는 구조를 하고 있다.

도 3은 본 발명에 따른 회로 기판의 제조 공정을 순차적으로 나타낸 도면이다.

먼저, 메탈 코어 (10)를 준비하고, 이 메탈 코어를 식각하거나 타발하여 홀 (11)을 형성한 다음, 혹화처리를 한다 (도, 3의 단계 A).

이렇게 처리된 메탈 코어의 한쪽 면에 수지와 금속 호일을 차례로 도포한 다음, 가열 압착시켜서 수지층(12)과 금속 호일층 (13)을 차례로 적층시키는데, 이때 수지가 상기 홀 (11) 내로 흘러들어가서 홀 (11)을 메운다 (도 3의 단계 B).

또한, 메탈 코어의 다른쪽 멱에 내해서도 동일한 공정을 실시하여 수지층 (12')과 금속 호일층 (13')을 차례로 적층시킨다. 이렇게 되면 메탈 코어 (10)를 중심으로 수지층 (12, 12')과 금속 호일층 (13, 13')이 순차적으로 적층되어 있는 상하 대칭 구조를 이룬다 (도 3의 단계 C).

이어서, 상기 메탈 코어 (10)의 측면이 드러나지 않도록 조심하면서 수지로 메워져 있는 홀을 드릴링하여 홀 (11)보다는 크기가 작은 쓰루홀 (11a)을 형성한 다음, 이 쓰루홀 (11a)내를 무전해 구리 도금하거나 전도성 페이스트를 삽입하여 도통시킨다 (도 3의 단계 D).

다음으로, 상기 결과물의 양면 상에 포토레지스트층 (14, 14')을 형성한 다음 (도 3의 단계 E), 통상의 캐리어 칩 또는 PCB 제조시 사용되는 노광 및 에칭 공정을 실시하여 양면에 회로 패턴 (13a, 13'a)이 형성된 회로 기판을 완성한다 (도 3의 단계 F).

도 4는 본 발명에 따른 다층 회로 기판의 제조공정을 순차적으로 나타낸 도면이다.

메탈 코어 2매를 준비한다. 먼저, 이중 1매의 메탈 코어 (20)에 대하여 본 발명에 따른 회로 기판의 제조시와 마찬가지로 메탈 코어를 식각 또는 타발하여 홀 (21)을 형성한 후, 메탈 코어를 혹화 처리한다. 이어서, 양면에 수지와 금속 호일을 차례로 도포하고 가열 압착시켜서 수지층 (22, 22')과 금속 호일층 (23, 23')을 적층시키는데, 이때 수지가 상기 홀 (21) 내고 흘러들어가 홀 (21)을 메운다 (도 4의 단계 A).

이어서, 메탈 코어의 측면이 드러나지 않도록 조심하면서 수지로 메워져 있는 홀 (21)을 드릴링하여 쓰루홀(21a)을 형성한 다음 (도 4의 단계 B), 그 내부를 무전해 구리, 도금하거나 전도성 페이스트를 삽입하여 도통시킨다 (도 4리 단계 C).

다음으로, 상기 결과물의 양면 상에 포토레지스트층 (24, 24')을 형성하고 (도 4의 단계 D), 이중 한면만 노광 및 에칭한 다음, 양면의 포토레지스트층을 박리해 내어 한면에만 회로 패턴 (23'a)이 형성된 제1 회로 기판을 형성한다 (도 4의 단계 E).

다음으로, 다른 1매의 메탈 코어 (30)에 홀 (31)을 형성한 후, 메탈 코어를 혹화처리한다. 이어서 양면에 수지와 금속 호일을 차례로 도포하고 가열 압착시켜서 수지층 (32, 32')과 금속 호일층 (33, 33')을 적층시킨다. 이 과정에서 홀 (31)내가 수지로 메워진다 (도 4의 단계 F).

상기 결과물의 양면 상에 포토레지스트층 (34, 34')을 형성하고 (도 4의 단계 G), 이중 한면만 노광 및 에칭한 다음 (도 4의 단계 H), 양면의 포토레지스트층을 박리하여 한면에만 회로 패턴 (33a)이 형성된 제2 회로 기판을 형성한다 (도 4의 단계 I).

계속해서, 상기 제1 및 제2 회로 기판의 회로 패턴 형성면을 마주대고, 그 사이에 수지층 (40)을 삽입하여 결합시킨다 (도 4의 단계 J).

이어서 상기 결과물의 양면 상에 포토레지스트층 (미도시)을 형성하고 노광 및 에칭한 다음, 포토레지스트 층을 박리해 냄으로써 양면 모두에 회로 패턴 (23a, 33'a)을 형성하였다 (도 4의 단계 K).

마지막으로, 수지로 메워져 있는 제2 회로 기판의 홀쪽으로부터 드릴링하여 쓰루홀 (31a)을 형성한 다음, 전술한 바와 같은 방법으로 쓰루홀을 도통시킴으로써 다층 회로 기판의 제조를 완성한다 (도 4의 단계 L).

본 발명의 회로 기판 및 다층 회로 기판의 제조방법에 따르면, 기재 기판으로서 메탈 코어를 사용하기 때문에 기계적 강도가 우수할 뿐 아니라, 기판의 고집적화에 따라 발생되는 열을 효과적으로 방출시킬 수 있어 기판의 열적 신뢰성을 향상시킬 수 있으며, 쓰루홀 내에서의 공극 발생이 감소되기 때문에 전기적 신뢰성이 높다는 잇점이 있다.

이외에도, 메시형 메탈을 캐리어 칩이나 PCB용 기재 기판으로 사용하여 다층 기판을 제조하는 종래의 방법에 비하면 설계가 간단하므로 제조 공정을 진행하기가 용이하다.

즉, 본 발명에 따른 회로 기판 및 다층 회로 기판은 전기적 및 열적 신뢰성이 양호할 뿐 아니라 기계적 강도 역시 양호하며, 제조 공정이 용이하다는 잇점이 있다.

Claims (21)

1. 상,하면 사이를 관통하며 측벽이 수지로 절연처리된 쓰루홀이 복수개 구비되어 있는 메탈 코어: 상기 메탈 코어의 상,하면에 형성되어 있는 수지층: 상기 수지층의 상,하면에 형성되어 있는 한쌍의 회로 패턴층: 및 상기 한쌍의 회로 패턴층이 상호 도통되도록 상기 쓰루홀의 내부에 주입된 전도성 부재를 포함하는 것을 특징으로 하는 회로 기판.
2. 제1항에 있어서, 상기 메탈 코어가 구리 또는 알루미늄인 것을 특징으로 하는 회로 기판.
3. 제1항에 있어서, 상기 회로 패턴층이 구리로 형성된 것을 특징으로 하는 회로 기판.
4. 제1항에 있어서, 상기 수지층 및 절연성 수지층이 폴리에스테르 수지, 에폭시 수지, 디아릴프탈레이트 수지, 페놀 수지 및 멜라민 수지로부터 구성된 군으로부터 선택된 적어도 하나로 이루어진 것을 특징으로 하는 회로 기판.
5. 상,하면 사이를 관통하며 측벽이 수지로 절연처리된 쓰루홀이 복수개 구비되어 있는 메탈 코어: 상기 메탈 코어의 상,하면에 형성되어 있는 수지층: 상기 수지층의 상,하면에 형성되어 있는, 한쌍의 회의 패턴층: 및 상기 한쌍의 회로 패턴층이 상호 도통되도록 상기 쓰루홀의 내부에 주입된 전도성 부재를 포함하는 두 개의 회로 기판, 상기 두개의 회로 기판의 회로 패턴 형성면 사이에 삽입되어 있으며 복수개의 쓰루홀을 갖는 절연성 수지층: 및 상기 두개의 회로 기판이 상호 도통되도록 상기 쓰루홀의 내부에 주입된 전도성 부재를 포함하는 것을 특징으로 하는 다층 회로 기판.
6. 제5항에 있어서, 상기 메탈 코어가 구리 또는 알루미늄인 것을 특징으로 하는 회로 기판.
7. 제5항에 있어서, 상기 회로 패턴층이 구리로 형성된 것을 특징으로 하는 회로 기판.
8. 제5항에 있어서, 상기 수지층 및 절연성 수지층이 폴리에스테르 수지, 에폭시 수지, 디아릴프탈레이트 수지, 페놀 수지 및 멜라민 수지로부터 구성된 군으로부터 선택된 적어도 하나로 이루어진 것을 특징으로 하는 회로 기판.
9. a) 메탈 코어를 식각 또는 타발하여 홀을 형성하는 단계: b) 상기 단계 a)의 결과물의 양면에 수지층과 금속 호일층을 순차적으로 적층시키는 단계: c) 상기 단계 b)의 결과물을 드릴링하여 쓰루홀을 형성하는 단계: 및 d)상기 쓰루홀 내에 전도성 부재를 형성하는 단계를 포함하는 회로 기판의 제조방법.
10. 제9항에 있어서, 상기 메탈 코어가 구리 또는 알루미늄인 것을 특징으로 하는 회로 기판의 제조방법.
11. 제9항에 있어서, 상기 단계 a) 후에 메탈 코어에 흑화처리를 실시하는 단계를 추가로 포함하는 것을 특징으로 하는 회로 기판의 제조방법.
12. 제9항에 있어서, 상기 금속 호일층이 구리로 형성된 것을 특징으로 하는 회로 기판의 제조방법.
13. 제9항에 있어서, 상기 수지층이 폴리에스테르 수지, 에폭시 수지, 디아릴프탈레이트 수시, 페놀 수지 및 멜라민 수지로부터 구성된 군으로부터 선택된 적어도 하나로 이루이진 것을 특징으로 하는 회로 기판의 제조 방법.
14. 제9항에 있어서, 상기 단계 d)에서 상기 전도성 부재가 무전해 구리 도금 또는 도전성 잉크 프린팅에 의해 형성되는 것을 특징으로 하는 회로 기판의 제조방법.
15. 제9항에 있어서, 상기 단계 c) 이후 또는 상기 단계 d)이후에 결과물의 양면에 포토레지스트층를 형성한 다음, 노광 및 에칭하여 회로 패턴을 형성하는 단계를 포함하는 회로 기판의 제조방법.
16. a) 메탈 코어에 홀을 형성하는 단계 b) 상기 단계 a)의 결과물의 양면에 수지층과 금속 호일층을 순차적으로 적층시키는 단계: c) 상기 단계 b)의 결과물을 드릴링하여 쓰루홀을 형성하는 단계, d) 상기 쓰루홀 내부에 전도성 부재를 형성하는 단계 e)의 상기 단계 d)의 결과물의 양면 상에 포토레지스트층를 형성하고, 그중 한면만 노광 및 에칭하여 회로 패턴을 형성한 다음, 양면의 포토레지스트층을 박리함으로써 제1 회로 기판을 제조하는 단계: f)별도의 메탈 코어에 대하여 상기 단계 a) 및 상기 단계 b)를 실시하는 단계: g)상기 단계 f)의 결과물의 양면 상에 포토레지스트층을 형성하고, 그 중 한면만 노광 및 에칭하여 회로 패턴을 형성한 다음, 양면의 포토레지스트층을 박리함으로써 제2 회로 기판을 제조하는 단계: h)상기 제1 및 제2 회로 기판의 회로 패턴 형성 면을 마주대고 그 사이에 절연성 수지층을 삽입하여 두 기판을 결합시키는 단계: I)상기 단계 h)의 결과물의 양면에 포토레지스트층을 형성한후 노광 및 에칭한 다음, 상기 포토레지스트층을 박리하여 양면에 회로 패턴을 형성하는 단계: 및 j)상기 단계 I)의 결과물에 대하여 제1 회로 기판쪽으로부터 드릴링을 실시하여 쓰루홀을 형성한 다음, 상기 쓰루홀 내부에 전도성 부재를 형성하는 단계를 포함하는 것을 특징으로 하는 다층 회로 기판의 제조방법.
17. 제16항에 있어서, 상기 메탈 코어가 구리 또는 알루리늄인 것을 특징으로 하는 다층 회로 기판의 제조방법.
18. 제16항에 있어서, 상기 수지층이 폴리에스테르 수지, 에폭시 수지, 디아릴프탈레이트 수지, 페놀 수지 및 멜라민 수지로부터 구성된 군으로부터 선택된 적어도 하나로 이루어지는 것을 특징으로 하는 다층 회로 기판의 제조방법.
19. 제16항에 있어서, 상기 회로 패턴층이 구리로 형성된 것을 특징으로 하는 다층 회로 기판의 제조방법.
20. 제16항에 있어서, 상기 단계 d) 및 상기 단계 j)에서 상기 쓰루홀 내의 전도성 부재가 무전해 구리 도금 또는 도전성 잉크 프린팅에 의해 형성되는 것을 특징으로 하는 다층 회로 기판의 제조방법.
21. 제16항에 있어서, 상기 단계 j) 이후에 결과물 상에 니켈과 금을 순차적으로 도하는 패턴 도금 단계를 더 포함하는 것을 특징으로 하는 다층 회로 기판의 제조방법.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임,