JP4899409B2 - 多層プリント配線基板及びその製造方法 - Google Patents

多層プリント配線基板及びその製造方法 Download PDF

Info

Publication number
JP4899409B2
JP4899409B2 JP2005306929A JP2005306929A JP4899409B2 JP 4899409 B2 JP4899409 B2 JP 4899409B2 JP 2005306929 A JP2005306929 A JP 2005306929A JP 2005306929 A JP2005306929 A JP 2005306929A JP 4899409 B2 JP4899409 B2 JP 4899409B2
Authority
JP
Japan
Prior art keywords
layer
film
prepreg
skip
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005306929A
Other languages
English (en)
Other versions
JP2007115954A (ja
JP2007115954A5 (ja
Inventor
文雄 越後
禎志 中村
昌吾 平井
俊夫 須川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005306929A priority Critical patent/JP4899409B2/ja
Publication of JP2007115954A publication Critical patent/JP2007115954A/ja
Publication of JP2007115954A5 publication Critical patent/JP2007115954A5/ja
Application granted granted Critical
Publication of JP4899409B2 publication Critical patent/JP4899409B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、携帯電話や超小型携帯端末等に使われる多層プリント配線基板や、半導体チップをベアチップ実装する際に用いられるインターポーザ等に用いられる多層プリント配線基板及びその製造方法に関するものである。
従来、この種の多層プリント配線基板(以下、単に多層基板と呼ぶ)としては、任意の位置にIVH(インナービアホール)を形成したものが知られている(例えば、特許文献1参照)。
そして市場からは多層基板の更なる薄層化が望まれていた。以下、多層基板を薄層化するための手段としてフィルムを使った多層基板について説明する。
図11は従来の多層基板の一例を示す断面図である。図11において、フィルム2a、2b上には所定の表層配線4a、4bと内層配線6a、6bが形成されている。そしてこれらフィルム2a、2bは接着剤8によって接着され、多層基板を形成している。また必要部に導電性ペースト等によるスキップビア10を形成することで、異なる層に形成された配線同士(例えば、フィルム2a上に形成された表層配線4aと、フィルム2b上に形成された内層配線6bとを接続できる。
特開2002−353619号公報
しかしながら、前記従来の構成では、フィルム2a、2bを接続するために接着剤8を用いているため、薄層化に限度があった。
例えば図11で示した構成の場合、接着剤8の厚みを薄くした場合、フィルム2a、2bを張り合わせる際に、接着剤8が軟化、流動することによって互いに向き合った内層配線6a、6bが短絡する可能性がある。そのため接着剤8の薄層化には限度があった。
本発明は、前記従来の課題を解決するもので、フィルムの積層に接着剤の代わりにプリプレグを用いた多層基板を提供することを目的とする。
前記従来の課題を解決するために、本発明は表裏面に配線パターンが形成された樹脂フィルムを使った両面プリント配線基板同士を、途中にプリプレグを挟んでプレス、一体化することになる。
本発明の場合、例えば織布が樹脂で含浸されてなるプリプレグを介して配線が両面に形成されたフィルム同士を張り合わせるため、高圧でプレスした場合でもプリプレグに含まれる織布によって配線同士の短絡が防止できる。また予めプリプレグに貫通孔を形成し導電性ペーストを充填しておくことで、両面プリント配線基板同士の接着と同時にIVH(インナービアホール)の形成も可能となる。
(実施の形態1)
以下、本発明の実施の形態1における多層基板について、図面を参照しながら説明する。
図1は本発明の実施の形態1における多層基板の断面図である。図1において102a、102bはフィルム、104a、104bは表層配線、106a、106bは内層配線、108はスキップビア、110は絶縁層、112はIVH(インナービアホール)、114は両面基板、116はペースト接続層である。
図1において、フィルム102a、102bの片面には内層電極106a、106bが形成されており、これら内層電極106a、106bはペースト接続層116に埋め込まれた状態で、IVH112によって電気的に接続されている。一方、スキップビア108は、フィルム102aの表層配線104bとフィルム102bの内層配線106bを電気的に接続している(言い換えると、途中のフィルム102aの内層配線106aをスキップしている)。
なお実施の形態1においてIVH112は、絶縁層110に形成された貫通孔(後の図2では貫通122として説明する)の中に導電性ペースト(導電性ペーストは後で説明する)が充填されたものである。そしてこのIVH112がフィルム102a、102bに形成された内層配線106a、106bを接続する。
なお実施の形態1においてペースト接続層116を構成する部材として、プリプレグを使うことができる。またIVH112を構成する部材として、硬化型導電性ペーストを用いることができる。このように本発明において、プリプレグ及び硬化型導電ペーストを使うことで、接着剤を使うことなく、多層基板を形成することができるため、多層基板の総厚を大幅に薄層化できる。また接着剤を使わないため、接着剤の信頼性への影響を抑えることができる。
なお多層基板の寸法は300mm×500mm±200mm程度が望ましい。100mm×300mmより寸法が小さい場合、1枚の基板からの製品となる所定形状の多層基板の取れ数が少なくなるため、コストアップする可能性がある。また500mm×700mmより基板寸法が大きくなると、工程内での取り扱い性、寸法変化等への影響が表れる場合がある。
以上のように、表層から数えて2層目に形成された2層目絶縁層(図1の絶縁層110に相当)を貫通する電気的接続が導電性ペースト(図1のIVH112に相当)である。そして表層から数えて2層目に形成された2層目配線(図1において上から数えた場合は、フィルム102aの上に形成された内層配線106aに相当する。同様に下から数えた場合は、フィルム102bの上に形成された内層配線106bに相当する)と、表層から数えて3層目に形成された3層目配線(図1において上から数えた場合はフィルム102bの上に形成された内層配線106bに相当する。同様に下から数えた場合はフィルム102aの上に形成された内層配線106aに相当する)が、前記ペースト接続層116によって埋設されると共に、電気的に接続されることになる。そして実施の形態1では接着剤を使うことなく4層基板(ここで4層とは配線が4層のこと)を構成することができ、4層基板のより一層の薄層と高信頼性が可能となる。そして、スキップビア108によって、回路の設計自由度を更に高められる。
(実施の形態2)
以下、本発明の実施の形態2における多層基板の製造方法について説明する。実施の形態2は4層基板の製造方法の一例であり、例えば実施の形態1で説明した4層基板の製造方法の一例に相当する。図2、図3、図4は実施の形態2における4層基板の製造方法を説明する断面図である。
図2において、118はプリプレグ、120は保護フィルムであり、プリプレグの表面保護用のものである。122は貫通孔、124は導電性ペーストである。まず図2(A)に示すように、保護フィルム120によって保護されたプリプレグ118を用意する。そして図2(B)に示すように、保護フィルム120毎プリプレグ118の所定位置にレーザー等を用いて貫通孔122を形成する。貫通孔122の形成には金型、ドリル、レーザー等を用いることができる。またプリプレグ118の材料にはガラスエポキシ系またはアラミドエポキシ系の市販品(織布としてガラス繊維やアラミド繊維を後述するガラスエポキシ、あるいはアラミドエポキシ等)を使うことができる。次に図2(C)に示すように貫通孔122の内部に導電性ペースト124を充填する。例えばプリプレグ118上に形成された保護フィルム120をマスクとして、スキージ等で導電性ペースト124を擦り付ける(もしくは充填する)ことで、セルフアライメント的(自己整合的)に、プリプレグ118に形成された貫通孔122だけに導電性ペースト124を充填することができる。そして導電性ペースト124を充填した後、保護フィルム120を剥がすことで、図2(D)の状態を得る。
次に図3を用いて説明する。図3において、126はスキップ穴であり、フィルム102aと絶縁層110を貫通した孔であり、スキップ穴126の底には、内層配線106bが露出している。図3(A)において、フィルム102aの片面には内層配線106aが形成されている。同様にフィルム102bの片面にも内層配線106bが形成されている。そしてフィルム102aと102bの間に、図2(D)で作成した導電性ペースト124が充填されたプリプレグ118を位置合わせしてセットする。そしてこれらを互いに真空プレス等を用いて、加熱密着させ、所定の積層体を形成する。
図3(B)は、これらが加熱密着した後の断面を示すものであり、図2(D)の導電性ペースト124が充填されたプリプレグ118を中央として、その両面にフィルム102a、102bが接着されていることが判る。同時にフィルム102a、102bの表面にあらかじめ形成されていた内層配線106a、106bが、共にプリプレグ118の内部に埋め込まれる。
なおフィルム102a、102bの材質として、ポリイミドフィルム、ポリアミドフィルム、アラミドフィルム等の耐熱性フィルムを使うことが望ましい。高耐熱性の樹脂フィルムを用いることで、半田付け工程等での熱影響を抑えられる。またフィルム102a、102bの厚みとしては100μm以下、特に5μm以上50μm以下(望ましくは30μm以下、更に可能なれば25μm以下)を選ぶことが望ましい。このように極薄の耐熱性フィルムを用いることで、出来上がった多層基板の総厚を薄くできる。なおこうした耐熱性フィルムの片面に、接着剤を使うことなく銅箔を形成した基板材料(例えば後述するCCL)を選ぶことができる。こうした接着剤を用いることなく耐熱性フィルムと銅箔を貼り付けた銅貼りフィルムを用いることで、多層基板の耐熱性や信頼性を高められる。
なお真空プレス等を使う際、所定の温度プロファイルでサンプルを加熱することで、プリプレグ118が軟化、硬化し、絶縁層110と変化する。プリプレグ118が軟化した際に、フィルム102aに形成された内層配線106aを埋没させ配線厚みを吸収する。そして配線厚みを吸収した状態でプリプレグ118が硬化し、絶縁層110となりフィルム102aを強固に固定する。またこのときプリプレグ118に埋め込まれた導電性ペースト124も同時に加熱、硬化されIVH112となる。こうして4層基板を構成する。こうして内層電極106a、106bの厚み(もしくは厚みによる凹凸)を低減(もしくは平坦化)する。
なお図3(A)において、プリプレグ118を介して互いに向き合った内層配線106a、106bは、真空プレスによって強く押し付けられた場合でも、プリプレグ118の織布によって互いに短絡することを防止できる。
次に図3(C)に示すようにして、図3(B)で作成した積層体の所定位置にレーザー等を用いてスキップ穴126を形成する。ここでレーザー条件(レーザー光の波長、パワー、Qスイッチの有無、照射パルス等)を調整することで、フィルム102aと絶縁層110を貫通し、内部電極106bで止まるようにして、スキップ穴126を形成する。
次に図4を用いて説明する。図4において、128は金属膜であり、めっき法や薄膜法によって形成されたものである。まず図3(C)のようにしてスキップ穴126を形成した積層体は、図4(A)に示すように、その両面(もしくはフィルム102a、フィルム102bの表面)に、めっき法等を用いて、金属膜128を所定の厚みで形成する。このとき、めっき条件を調整することで、スキップ穴126の中(更にはスキップ穴126の底に露出した内層配線106bの表面)にも金属膜128を形成できる。
その後、図4(B)に示すようにして、金属膜128を所定形状に加工することで、図1に示した表層配線104を形成する。同時に金属膜128の一部は、図1に示したスキップビアとなり、フィルム102bの上に形成され絶縁層110の中に埋め込まれた内層配線106bと、フィルム102aの上に形成された表層配線104を接続することとなる。
更に詳しく説明する。まずプリプレグとしては市販品(ガラスエポキシ系)を使った。そして図2(A)に示すように、プリプレグ118に保護フィルム120毎、貫通孔122を形成した。そして、図2(C)に示すようにして、貫通孔122に導電性ペースト124を充填した。その後、保護フィルム120を剥離し、図2(D)とした。
次に片面銅張りフィルムを用意した。具体的にはポリイミドフィルム(厚み10μm)の片面に接着剤を使うことなく銅箔を張ったものを用いた。こうしたものとして市販のCCL(Copper Clad Laminate)を使うことが望ましい。次に前記片面銅張りフィルムの銅箔部分を所定パターンに加工し、図3(A)の片面状態の両面基板114a、114bとした。なおCCLとして、接着剤を用いないものを選ぶことが望ましい。このような接着剤を使っていない片面銅張フィルム(例えば、下地等に薄膜法を用いたもの)を選ぶことで、接着剤に起因する課題発生を防止できる。
次に図3(A)に示すように、導電性ペースト124の充填されたプリプレグ118の両面に、片面状態の両面基板114a、114bを所定治具(図示していない)を使いながら位置合わせした。その後、プレスで所定時間、所定温度でプレスして一体化した。この際、必要に応じて真空プレスとしても良い。またこのプレス条件を、プリプレグ118が軟化した後、硬化する条件とする。同時に導電性ペースト124によって、フィルム102a、102bの接着と同時に、プリプレグ118側に形成された内層配線106a、106b同士を導電性ペースト124によって電気的に接続する。
こうして、図3(B)に示すような、極薄の多層基板を作製した。ここで、フィルム102a、102bやプリプレグ118の厚みを薄く(例えば、40μm→20μm→10μm)することで、総厚が100μm以下、(あるいは60μm以下、更には30μm以下)といった極薄の多層基板が製造できる。
その後、図3(C)に示すように、レーザーを用いてスキップ穴126を形成した。ここでスキップ穴126の大きさとしては10ミクロン以上200ミクロン以下(望ましくは100ミクロン以下)が望ましい。スキップ穴126の直径が10ミクロン以下の場合、加工が難しく、充分な導通が得られない可能性がある。またスキップ穴126の大きさが200ミクロンを超えると、配線の設計ルールに影響を与える場合がある。なおレーザー装置のパワー(あるいはレーザー光の波長、パルス条件)を調整することで、フィルム102aと絶縁層110を貫通させた状態で、内層配線106bの表面を露出させることができる。
その後、図4(A)に示すように、サンプルの全体に金属膜128を形成した。金属膜128の形成方法としては、めっき法、薄膜法を使うことができる。また金属膜128としては銅が望ましい。こうして、スキップ穴126を埋めながら、フィルム102の上に金属膜128を形成した。なお、事前にフィルム102の表面を粗面化しておくことで、金属膜128とフィルム102の密着力を高められる。粗面化手法としては、物理的、化学的な手法を使うことができる。その後、図4(B)に示すように、金属膜128を所定形状にパターニングすることで、スキップビア108と表層配線104を同時に形成する。このようにスキップビア108と表層配線104を同時に形成する(もしくはパターニングする)ことで、パターンの微細化、基板サイズの大型化の際にも、互いの位置ズレの発生防止が可能となる。こうして形成されたスキップビア108によって、フィルム102aの上に形成された表層配線104と、フィルム102bの上に形成された内層配線106bを接続できるため、配線回路の設計自由度を高め、基板の耐ノイズ特性を高められる(例えば、内層配線106bをGND、表層配線104を信号ライン等とした場合、任意の位置において信号ラインの一部はスキップビア108を介してGNDに落とせるため、EMIもしくはEMCと呼ばれる外来ノイズ等の影響を抑えられ、更に回路基板自身がノイズ発生源となることを設計的に防止できる)。
このように、表層から数えて1層目に設けられた1層目配線と、表層から数えて3層目に形成された3層目配線とを、スキップビア108によって接続することができる。なお図1、図4(B)において、表層から数えて1層目に形成された1層目絶縁層は、フィルム102aもしくはフィルム102bになる。また表層から数えて2層目に形成された2層目絶縁層は、絶縁層110となり、実施の形態1では、この絶縁層110を貫通する電気的接続が導電性ペースト124(もしくは導電性ペースト124の硬化物であるIVH112)となる。そして図1において上から下に数えた場合、表層から数えて2層目に形成された2層目配線(内層配線106aに相当)と、表層から数えて3層目に形成された3層目配線(内層配線106bに相当)とが、ペースト接続層116を貫通するスキップビア108によって接続される。同時に(図1において上から下に数えた場合)表層から数えて2層目に形成された2層目配線(内層配線106aに相当)と、表層から3層目に形成された3層目配線(内層配線106bに相当)との両方を、ペースト接続層116に埋設することで、これらの配線厚み(あるいは配線に起因する凹凸)を10ミクロン以下に抑えられ(更には5ミクロン以下にも)、出来上がった多層基板の総厚を抑えられると共に、半導体チップ等の実装性(ベアチップ実装、インターポーザとしての用途も含む)を大幅に改善できる。
(実施の形態3)
以下、本発明の実施の形態3における多層基板について、図面を参照しながら説明する。実施の形態1と実施の形態3の違いは、スキップビアの形成された面数(実施の形態1では1面、実施の形態2では両面)である。
図5は実施の形態3における多層基板の断面図である。図5において、スキップビア108aは、フィルム102aの面に形成された表層配線104とフィルム102bの上に形成されてペースト接続層116に埋め込まれた内層配線106bを接続する。またスキップビア108bは、フィルム102bの面に形成された表層配線104と、フィルム102aの上に形成されてペースト接続層116に埋め込まれた内層配線106aを接続する。
このように、基板の両面に、スキップビアを形成することで、回路基板の設計の自由度が高められる。また実施の形態3の場合、スキップビアの製造コストを大幅に抑えられる。
図6は、実施の形態3における多層基板の製造方法の一例を説明する断面図である。図6(A)において、プリプレグ118の一部には導電性ペースト124が充填されている。そしてフィルム102a、102bの前記プリプレグ118側には、内層配線106a、106bが形成されている。なおこれらの製造方法については、図2、図3を参照することができる。次に図6(B)のように、これらの部材を所定プレス装置を用いて、一体化する。最後に、図6(C)に示すように、フィルム102a側と、フィルム102b側の両側から、スキップ穴126a、126bを形成する。
その後、図4(A)、図4(B)に示すようにして、前記スキップ穴126a、126b等を金属膜128で覆った後、所定パターンに形成することで、多層基板とできる。また必要に応じてソルダーレジスト等を形成することもできる。
このように、基板の両面から任意の位置にスキップビア108a、108bを形成することで、回路基板の設計の自由度を高められると共に、出来上がったデバイスの耐ノイズ特性(外来ノイズに対する耐性や、自分がノイズ発生源にならないこと)を高められる。特にこうしたノイズ特性は、シミュレーションだけでは最適化できない場合、試行錯誤的に複数種類の製品を試作する必要がある。実施の形態3の場合、スキップビア108a、108bを簡単に形成できるため、こうした試作コストを大幅に低減でき、製品(あるいは製品開発)のリードタイムの短縮が可能となる。
(実施の形態4)
以下、本発明の実施の形態4について図面を参照しながら説明する。実施の形態4では、フィルムと金属膜の密着性を高めた例について説明する。
図7は、実施の形態4の多層基板の断面図である。図7において、130は下地金属、132は銅箔である。下地金属をフィルム102a、102bと金属膜128、あるいは銅箔132との間に形成することで、フィルム102a、102bに対する金属膜128や銅箔132との密着強度を高めている。
更に図7について詳しく説明する。図7において、フィルム102a、102bの上には下地金属130を介して金属膜128が形成されている。そして表層配線104a、104bは、下地金属130と金属膜128の積層体から形成されている。同様に内層配線106a、106bも下地金属130と銅箔132の積層体から形成されると共に、ペースト接続層116に埋設されている。またペースト接続層116に埋設された内層電極106a、106bは所定位置においてIVH112によって、互いに接続される。また必要部分、必要面に自由にスキップビア108a、108bを形成できる。
更に詳しく説明する。下地金属130としては、NiCr等の金属を使うことができる。例えば、NiCr等をスパッタ法や電子ビーム法を用いて、フィルム102a、102bの上に形成し、更にこの上に続けて銅箔132を形成しても良い。例えば市販の片側銅張り基板として、フィルム102a、102bの片面に下地金属130(例えばNiCr層を厚み10Åから1ミクロン程度。10Å未満の場合、密着強度が改善されない場合がある。なお1ミクロン以上の厚みにするとコストアップする場合がある。)と銅箔132からなる金属多層が形成されたCCL(Copper Clad Laminate)を使うことができる。そして、残りの面にNiCr等を下地金属130として形成してもよい。このように、予めフィルム102a、102bの上に下地金属130を形成することができる。
(実施の形態5)
以下、本発明の実施の形態5について図面を参照しながら説明する。実施の形態5では、フィルムの上に多層からなる金属層が形成された、両面銅張り基板もしくはCCL(Copper Clad Laminate)を用いた場合について説明する。
図8は、実施の形態5における多層基板の断面図である。図8において、絶縁層110によって、フィルム102a、102bが互いに一体化されている。そして内層配線106a、106bは、下地金属130と銅箔132の複数層の金属材料から構成されている。また表層配線104aは、下地金属130、銅箔132、金属膜128の複数層の金属材料から構成されている。このように配線を多層化することで、フィルムへの配線部材の密着力を高められる。
なお、下地金属としては、NiCr等を使うことで、フィルム102a、102bと金銅箔132との密着力を高められる。なお金属膜128は、銅箔132と同じく銅を主体としたものを用いることができることは言うまでもない。
(実施の形態6)
以下、本発明の形態6について図面を参照しながら説明する。実施の形態6では、実施の形態5で説明した多層基板の製造方法の一例について説明する。実施の形態6では、例えば両面銅張りフィルム(もしくはCCL)を用いた場合について説明する。
図9、図10は実施の形態6における多層基板の製造方法について説明する断面図である。まず両面銅張りフィルムを用い、まず片面だけに所定の配線パターンをエッチング等で形成する。そしてこれを図9(A)のように(片面だけに形成した配線パターンが内層配線106a、106bとなるように)、予め用意したプリプレグ118の両面に位置合わせする。同時にプリプレグ118に形成した導電性ペースト124と、内層配線106a、106bが重なるようにする。そしてこれらをプレス装置で加熱一体化する。こうして図9(B)に示すようなサンプルを作成する。図9(B)において、内層配線106a、106bは、導電性ペースト124が硬化してなるIVH112によって電気的に接続すると同時に、絶縁層110の中に埋没させる。次に図9(C)に示すように、スキップ穴126a、126bを形成する。なおスキップ穴126a、126bは図9(C)に示すように、必要に応じてサンプルの両面から形成することが可能である。これは本実施の形態の場合、スキップ穴の形成コストを低く抑えられるため、あるはスキップビア108と表層配線104を一括して形成することで位置ズレが発生しないためである。
次に図10(A)に示すように、スキップ穴126a、126bや銅箔132を覆うように、金属膜128を形成する。こうしてスキップ穴126a、126bの底に露出した内層配線106a、106b(もしくは内層配線106a、106bの表面層である銅箔132)と、金属膜128を電気的に接続させる。なお金属膜128の形成方法としてはめっき法を使うことができる。また金属膜128は、銅箔132と同じく銅を主体とすることができる。
最後に図10(B)に示すようにして、金属膜128、銅箔132、下地金属130の複数層からなる金属層を所定パターンに一括してエッチング、加工し、表層配線104a、104bを形成する。
なお図9(A)におけるプレス時において、サンプルを、真空プレス等を使って互いに密着させると共に、所定の温度プロファイルで加熱することで、プリプレグ118が軟化し硬化することとなり、絶縁層110と変化する。このときプリプレグ118に埋め込まれた導電性ペースト124も同時に加熱、硬化されIVH112となる。
更に詳しく説明する。まずプリプレグとしてはアラミドエポキシ系を使った。そして図2(A)に示すように、プリプレグ118上の保護フィルム120毎、所定位置に貫通孔122を形成した。次に前記保護フィルムの上に導電性ペースト124を所定量添加し、スキージ(ゴムベラ)で前記導電性ペースト124を、プリプレグ118に形成された貫通孔122に充填する。そして保護フィルムを剥離することで、図2(D)の状態とした。
次に両面銅箔張りフィルムを用意した。具体的にはアラミドフィルム(厚み10μm)の両面に接着剤を使うことなく銅箔を張ったものを用いた。こうしたものとしては、市販のCCL(Copper Clad Laminate)を使うことができる。次に、前記片面銅張りフィルムの銅箔部分を所定パターンに加工し、図9(A)のように、前記プリプレグ118と位置合わせして、固定した。なおCCLとして、接着剤を用いないものを選ぶことが望ましい。このように両面銅張フィルムにおける銅箔の接合に接着剤を使わないもの(例えば、下地等に薄膜法を用いたもの)を選ぶことで、接着剤に起因する課題発生を防止できる。
次に、図9(B)に示すように、導電性ペースト124の充填されたプリプレグ118と、これらの両面基板を互いに交互に積み重ねて位置合わせした。その後、プレスで所定時間、所定温度でプレスして一体化した。この際、必要に応じて真空プレスとしても良い。またこのプレス条件を、プリプレグ118が軟化→硬化する条件とすることで、複数の両面基板114を中央にセットしたプリプレグ118を用いて一体化できる。またこのプレス条件において、導電性ペースト124が、両面基板のプリプレグ側に形成された内層配線106a、106bを電気的に接続させられる。
こうして図3(B)に示すような、極薄の多層基板を作製した。ここで、フィルム102やプリプレグ118の厚みを薄く(例えば、40μm→20μm→10μm)することで、総厚が100μm以下(あるいは60μm以下、更には30μm以下)といった極薄の多層基板が製造できる。
次にプリプレグについて説明する。例えばプリプレグとして繊維系のもの、例えば事前含浸処理シート材のような、活性樹脂を含浸させた繊維素材(あるいは織布もしくは不織布)を使うことができる。これはまだ完全には硬化していていない状態であるため、エネルギーを加えて同時に成形できる。また後述するようにプリプレグに繊維を加えても良い。こうすることで成形での寸法バラツキを抑えられると共に、出来上がった多層基板の強度も高められる。なお含浸させる樹脂としては、熱硬化性樹脂を使うことが望ましい。熱硬化性樹脂としては、エポキシ樹脂やイミド樹脂を使うことができる。また繊維素材としては、芳香族ポリアミド、アラミド等を用いることができる。
なおプリプレグの硬化温度は85℃から220℃の範囲が望ましい。温度が230℃以上の場合、樹脂硬化にバラツキが発生し、寸法性に影響を与える場合がある。また温度が85℃より低い場合、樹脂硬化の時間が増加し、硬化状態に影響を与える場合がある。また特にフィルム102の厚みが50μm以下と薄い場合、180℃以上220℃以下の温度範囲でプリプレグ118の硬化を行うことが望ましい。こうすることで両面基板114の表面に形成された配線のうち、プリプレグ118の側に形成された内層配線106をプリプレグ118の中に(あるいはプリプレグ118の厚みの中に)埋没できる。
また圧力範囲は2MPa(メガパスカル、圧力の単位)以上6MPa以下が望ましい。2MPa未満の場合、図9(A)に示す多層基板の密着性にバラツキが発生する可能性がある。また圧力の印加時間は1分以上3時間未満が望ましい。圧力の印加時間が1分未満の場合、プレスによるバラツキが発生する場合がある。またプレス時間が3時間を越えると、生産性に影響を与えてしまう。このため、圧力2MP以上6MPa以下(特には4MPa以上6Mpa以下)が望ましい。一般的な多層基板の場合2〜3MPaで積層されることが多いが、本実施の場合、フィルム102が薄い、厚みバラツキの影響を受け易い、導電性ペースト124を用いる等のために積層圧力は5Mpa程度(例えば4MPa以上6MPa以下)と高めにすることが望ましい。
更に具体的に説明する。まず繊維含浸プリプレグとしては、約50cm角、厚み50μmで、アラミド繊維をエポキシ系樹脂の中に埋め込まれた状態のもの(硬化前のもの)を選んだ。そして、この繊維含浸プリプレグ(繊維もしくは織布に樹脂を含浸させてなるプリプレグ)にレーザーを用いて、数千個の微細な孔を形成した後、前記孔の中に導電粉を熱硬化性樹脂に分散してなるペーストを充填した。そして図9(A)のようにして導電性ペースト124が充填されてなるプリプレグ118の両側に両面基板を位置決め、セットした後、真空プレス装置を用いて、加圧加熱圧着し、一体化させた。なおプレス条件としては、発明者が事前に最適化したプレスプログラム(室温から200℃前後まで段階的に温度が上がった後、自動的に室温まで温度が下がるものであり、時間と共に圧力も変化させたもの)を使うことで、安定した物つくりが可能となる。
(実施の形態7)
次に実施の形態7について説明する。実施の形態7では、フィルム上への下地金属130の形成方法について説明する。下地電極130の形成方法としては、実施の形態6で説明しためっき法以外に、薄膜法も使うことができる。そこで、実施の形態6で用いた図を再度使って説明する。まず図9(C)のようなサンプルを形成する。ここでスキップ穴126a、126bの形成方法としては、YAG、CO2等のレーザー装置を使うことができる。スキップ穴126a、126b等の表面への金属膜128の形成方法としては、最初にNiCr等の下地層(シード層と呼ばれることもある)を10〜50Å程度形成し、この上に銅を電気めっきしても良い。あるいはシード層無しにフィルム102上に銅を無電解めっきしても良い。あるいはフィルム102上に薄膜法(電子ビーム、スパッタ他)を用いて、直接銅を析出(デポジション)しても良い。なおこれらの場合、その厚みが10Å以上(望ましくは電気めっきに使える程度の導電性が得られる程度)あれば、その導電性を利用してその上に銅を電気めっきで配線に必要な厚み(例えば5〜30μm、薄層化が必要な場合3〜15μm程度が望ましい)として形成できる。このようにシード層(あるいは金属下地)を使う、あるいは金属膜の形成方法を工夫することで、フィルム102に対する部材の密着力を高められる。
具体的には、例えば図9(A)において、フィルム102a、102bの両面に、銅箔132(あるいはアンカー層)を薄膜法やめっき法で形成しておく。このように銅箔132を用いることで、フィルム102a、102bへの密着力を更に高められる。また必要に応じてNiCrやCr等の薄膜を更に下地金属130に使うこともできる。この場合は10〜50Å程度形成し、この上に銅を電気めっきしても良い。なお厚みが10Å以上1μm程度あれば、その導電性を利用してその上に銅を所定厚み(例えば5〜30μm、薄層化が必要な場合3〜15μm程度が望ましい)形成することができる。このように下地金属130を使うことでフィルム102への密着力を高められる。またプリプレグは、ガラスエポキシもしくはアラミドエポキシとすることで、多層基板の高寸法化、高強度化、ビア孔及びスキップ穴の加工性の向上、高速性等を改善できるため、4層プリント配線基板の生産性を高められる。
以上のようにして、図1に示すように表層から数えて2層目に形成された2層目絶縁層110を貫通する電気的接続が導電性ペースト124の硬化物であるIVH112であるペースト接続層116を有し、表層から数えて1層目に形成された1層目配線である表層配線104と、表層から数えて3層目に形成された3層目配線である内層配線106b(上から下に数えた場合)とが、前記ペースト接続層116を貫通するスキップビア108で電気的に接続され、表層から数えて2層目に形成された2層目配線である内層配線106a(なお図1を上から下に数えた場合)と表層から3層目に形成された3層目配線である内層配線106b(なお図1を上から下に数えた場合)とが前記ペースト接続層116に埋設されていることを特徴とする4層プリント配線基板を作成できる。
そしてこのペースト接続層116は、図2〜図3に示したようにプリプレグ118と前記プリプレグ118に形成された貫通孔122に充填された導電性ペースト124とから構成することで、図1に示したようなIVH112やスキップビア108を有する4層プリント配線基板の薄層化が可能となる。
ペースト接続層116は、プリプレグ118と、そこに形成された貫通孔122に充填された導電性ペースト124とから形成することで、IVH112を任意の場所に形成でき4層プリント配線基板の設計自由度を向上でき、更に薄層化が可能となる。
前記プリプレグ118は、ガラスエポキシもしくはアラミドエポキシとすることで4層プリント配線基板の薄層化が可能となる。
図7において上から下に数えた場合、表層から数えて1層目に形成された1層目配線である表層配線104a及び、表層から数えて2層目に形成された2層目配線である内層配線106aの少なくとも一方は、スパッタ膜を介して、表層から数えて1層目の1層目絶縁層であるフィルム102aに固定することで、信頼性と設計自由度の高い4層プリント配線基板の薄層化が可能となる。
同様に図7において上から下に数えた場合、表層から数えて1層目に形成された1層目配線である表層配線104a、及び表層から数えて2層目に形成された2層目配線である内層配線106aの少なくとも一方は、めっき膜を介して、表層から数えて1層目の1層目絶縁層に固定することで、信頼性と設計自由度の高い4層配線基板の薄層化が可能となる。
また図4(A)や図10(A)に示したようにペースト接続層116を貫通するスキップビア108部分での電気的接続を、めっきで行うことで、スキップビア部分の接続抵抗を下げられ、スキップビアの微細化に対応できる。
また図2〜図4等で説明したように、絶縁基材であるプリプレグ118に貫通孔122を加工する孔加工工程と、前記貫通孔122に導電性ペースト124を充填してペースト接続層を形成するペースト接続層116を形成する工程と、両面基板を作成する両面基板の作成工程と、前記ペースト接続層の表裏面に前記両面基板を積層する積層工程と、前記積層体を真空プレス等によって熱プレス加工する熱プレス工程と、を少なくとも備えることで、IVH112やスキップビア108を有した4層プリント配線基板を薄層化して製造できる。
前記層間接続形成工程は、少なくともスキップビア108の穴を形成する穴加工工程と、前記スキップビア穴にめっきを施すめっき工程とすることで、スキップビア108の内部にも安定して電極を形成できる。
なおプリプレグ118は、未硬化状態にあるものが、ペースト接続層116として硬化するものであれば良く、織布(あるいは不織布、繊維)の有無、フィラー等の有無にこだわる必要はない。または加熱硬化時に絶縁防止できればよく、織布の代わりに適当なショート防止部材(例えばフィルム等)の中から選ぶことができる。
以上のように、本発明の多層基板及びその製造方法は、フィルムや多層基板を組合せることによって、従来に無い極薄の多層基板を作製できるため、各種電子機器、携帯機器の小型化、薄型化の用途にも適用できる。
本発明の実施の形態1における多層基板の断面図 実施の形態2における4層基板の製造方法を説明する断面図 実施の形態2における4層基板の製造方法を説明する断面図 実施の形態2における4層基板の製造方法を説明する断面図 実施の形態3における多層基板の断面図 実施の形態3における多層基板の製造方法の一例を説明する断面図 実施の形態4の多層基板の断面図 実施の形態5における多層基板の断面図 実施の形態6における多層基板の製造方法について説明する断面図 実施の形態6における多層基板の製造方法について説明する断面図 従来例の断面図
102 フィルム
104 表層配線
106 内層配線
108 スキップビア
110 絶縁層
112 IVH
114 両面基板
116 ペースト接続層
118 プリプレグ
120 保護フィルム
122 貫通孔
124 導電性ペースト
126 スキップ穴
128 金属膜
130 下地金属
132 銅箔

Claims (4)

  1. 少なくとも3層の絶縁層を有し、表層から数えて2層目に形成された2層目絶縁層は、それを貫通する電気的接続が導電性ペーストであるペースト接続層となっており、表層から数えて1層目に形成された1層目配線と、表層から数えて3層目に形成された3層目配線とが、前記ペースト接続層を貫通するスキップビアで電気的に接続され、表層から数えて2層目に形成された2層目配線と、表層から3層目に形成された3層目配線とが前記ペースト接続層に埋設されていることを特徴とする多層プリント配線基板であって、
    前記ペースト接続層は、繊維を含む厚み50μm以下のプリプレグと前記プリプレグに形成された貫通孔に充填された導電性ペーストとからなり、
    前記ペースト接続層に積層された、1層目絶縁層と2層目配線と、3層目絶縁層と3層目配線と、は共にパターン形成された銅箔と厚み50μm以下の耐熱フィルムとからなる銅張りフィルムであり、
    前記スキップビアを構成するスキップは、前記1層目絶縁層と前記3層目絶縁層を構成する前記耐熱性フィルムに形成された孔であり、前記耐熱性フィルムの間に、前記プリプレグが積層されてなる積層に形成されたものである多層プリント配線基板。
  2. 前記耐熱性フィルムからなる表層から数えて1層目の1層目絶縁層と、前記1層目絶縁層表面に接着剤を介することなく形成された配線と、を有する請求項1に記載の多層プリント配線基板。
  3. 繊維を含む厚み50μm以下のプリプレグに貫通孔を加工する孔加工工程と、
    前記貫通孔に導電性ペーストを充填してペースト接続層を形成するペースト接続層形成工程と、
    フィルム厚みが50μm以下の銅張りフィルムの銅箔を所定パターンに形成する基板作成工程と、
    前記ペースト接続層の表裏面に前記パターンを埋設し積層する積層工程と、
    前記積層工程で得られた積層体を熱プレス加工する熱プレス工程と、
    前記熱プレス工程で得られた積層体の、1層目絶縁層と3層目絶縁層にスキップ穴を形成するビア工程と、
    を少なくとも備えた多層プリント配線基板の製造方法。
  4. 前記ビア工程は、
    少なくともスキップビア穴を形成する穴加工工程と、
    前記スキップビアにめっきを施すめっき工程と、
    からなる層間接続形成工程を有する請求項3に記載の多層プリント配線基板の製造方法。
JP2005306929A 2005-10-21 2005-10-21 多層プリント配線基板及びその製造方法 Expired - Fee Related JP4899409B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005306929A JP4899409B2 (ja) 2005-10-21 2005-10-21 多層プリント配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005306929A JP4899409B2 (ja) 2005-10-21 2005-10-21 多層プリント配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2007115954A JP2007115954A (ja) 2007-05-10
JP2007115954A5 JP2007115954A5 (ja) 2008-11-27
JP4899409B2 true JP4899409B2 (ja) 2012-03-21

Family

ID=38097867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005306929A Expired - Fee Related JP4899409B2 (ja) 2005-10-21 2005-10-21 多層プリント配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP4899409B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110028951A (ko) * 2009-09-14 2011-03-22 삼성전기주식회사 인쇄회로기판 및 그의 제조방법
KR101148385B1 (ko) 2010-12-08 2012-05-21 삼성전기주식회사 비아 구조물 및 그 형성 방법, 그리고 상기 비아 구조물을 갖는 회로 기판 및 상기 회로 기판의 제조 방법
JP2017123376A (ja) 2016-01-05 2017-07-13 イビデン株式会社 プリント配線板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2587596B2 (ja) * 1993-09-21 1997-03-05 松下電器産業株式会社 回路基板接続材とそれを用いた多層回路基板の製造方法
JP3311899B2 (ja) * 1995-01-20 2002-08-05 松下電器産業株式会社 回路基板及びその製造方法
JPH09148739A (ja) * 1995-11-24 1997-06-06 Toray Ind Inc 多層回路板およびその製造方法
JPH09246724A (ja) * 1996-03-04 1997-09-19 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
JP3053790B2 (ja) * 1997-09-30 2000-06-19 松下電器産業株式会社 回路基板接続用部材、回路基板の製造方法および回路基板
JP3431523B2 (ja) * 1998-12-09 2003-07-28 松下電器産業株式会社 回路基板接続材とその製造方法及び回路基板接続材を用いた多層回路基板の製造方法
JP3760101B2 (ja) * 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
JP4705261B2 (ja) * 2001-04-02 2011-06-22 日本シイエムケイ株式会社 ビルドアップ多層プリント配線板
JP2003168861A (ja) * 2001-11-30 2003-06-13 Cmk Corp ビルドアップ多層配線基板の回路形成方法

Also Published As

Publication number Publication date
JP2007115954A (ja) 2007-05-10

Similar Documents

Publication Publication Date Title
KR100962837B1 (ko) 다층 프린트 배선 기판 및 그 제조 방법
JPWO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
US20090154132A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2008124398A (ja) 半導体パッケージおよびその製造方法
KR102488164B1 (ko) 프로파일된 도전성 층을 갖는 인쇄 회로 기판 및 그 제조 방법
JP3492467B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2010157664A (ja) 電気・電子部品内蔵回路基板とその製造方法
JP6669330B2 (ja) 電子部品内蔵型印刷回路基板及びその製造方法
JP2004063583A (ja) 半導体装置及びその製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
KR100699240B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
JPH10200258A (ja) 多層プリント配線板の製造方法
JP2019121766A (ja) プリント配線板およびその製造方法
JPH1070363A (ja) 印刷配線板の製造方法
JP3694708B2 (ja) 印刷配線板の製造方法および印刷配線板
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP3549063B2 (ja) 印刷配線板の製造方法
JPH11289165A (ja) 多層配線基板およびその製造方法
JPH0786749A (ja) 印刷配線板の製造方法
JP4351939B2 (ja) 多層配線基板及びその製造方法
JP2000208946A (ja) 多層配線板およびその製造方法
TW202339570A (zh) 多層基板、多層基板的製造方法及電子機器
JP2003023256A (ja) 印刷配線板およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081010

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081010

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees