KR100699240B1 - 소자 내장 인쇄회로기판 및 그 제조방법 - Google Patents

Abstract

소자 내장 인쇄회로기판 및 그 제조방법이 개시된다. (a) 전극을 구비한 소자의 상기 전극 부분에 전도성 물질을 사용하여 표면에 회로가 형성된 제1 기판에 부착하는 단계, (b) 소자의 위치에 대응하여 관통홀이 천공되어 있는 제2 기판을 제1 기판에 적층하는 단계, 및 (c) 제3 기판을 제2 기판에 적층하여 소자를 커버하는 단계를 포함하는 소자 내장 인쇄회로기판의 제조방법에 의하면, 소자와 기판과의 전기적 연결 패스의 길이가 최소화되어 노이즈가 개선되는 등 전기적 특성이 향상되고, 수평타입의 소자를 사용하므로 설계 자유도가 높아지게 된다.

인쇄회로기판, 도전성 페이스트, 솔더(Solder) 페이스트, 소자, 내장

Description

소자 내장 인쇄회로기판 및 그 제조방법{Chip embedded PCB and method of the same}

도 1은 본 발명의 바람직한 제1 실시예에 따른 소자 내장 인쇄회로기판의 제조방법을 나타낸 순서도.

도 2는 본 발명의 바람직한 제1 실시예에 따른 소자 내장 인쇄회로기판의 제조공정을 도시한 개념도.

도 3은 본 발명의 바람직한 제2 실시예에 따른 소자 내장 인쇄회로기판의 제조방법을 나타낸 순서도.

도 4는 본 발명의 바람직한 제2 실시예에 따른 소자 내장 인쇄회로기판의 제조공정을 도시한 개념도.

도 5는 본 발명의 바람직한 제3 실시예에 따른 소자 내장 인쇄회로기판의 제조공정을 도시한 개념도.

도 6은 본 발명의 바람직한 제4 실시예에 따른 소자 내장 인쇄회로기판의 제조공정을 도시한 개념도.

도 7은 본 발명의 바람직한 제5 실시예에 따른 소자 내장 인쇄회로기판의 구성을 나타낸 단면도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 소자 12, 14 : 전극

20 : 전도성 물질 30 : 제1 기판

40 : 제2 기판 50 : 제3 기판

본 발명은 인쇄회로기판에 관한 것으로, 보다 상세하게는 소자 내장 인쇄회로기판 및 그 제조방법에 관한 것이다.

최근 전자기기들의 부품 사이즈는 작아지고, 하나의 제품에 여러 가지 기능을 구비한 고사양 제품에 대한 요구는 증대되고 있다. 이러한 소비자의 욕구에 부응하기 위해 기존의 표면에 실장 되던 부품들이 기판 내부로 내장되고 있다. 하지만 이러한 내장(Embedding) 기술은 비용증가의 문제를 초래하게 되며, 이러한 비용증가는 소형화 및 전기적 특성의 향상을 통해 보상되어야 하는 실정이다. 즉, 내장(Embedding) 기판의 상용화를 활성화하기 위해서는 보다 저렴한 내장(Embedding) 기술이 필요하다.

종래에 내장(Embedding) 기술은 기판 내에 직접소자 또는 수동소자를 삽입하여 솔더링(solering)을 하지만 주로 수직타입의 소자를 이용하기 때문에 인덕턴스가 증가하고, 전력이나 그라운드 패스가 길어지는 문제가 있었다.

수직타입의 소자를 솔더링하여 내장하는 종래기술로는 일본공개특허공보 제2005-26573호('부품내장 모듈의 제조방법')를 들 수 있다. 상기 특허는 수직 타입 의 소자를 솔더 페이스트(Solder paste)를 이용하여 기판 내부에 고정시켜 내장하는 기술로서, 수직타입의 소자를 이용하기 때문에 인덕턴스가 증가하고, 전력이나 그라운드 패스가 길어지는 문제점을 단적으로 나타내고 있다. 즉, 수직타입의 소자를 내장하는 종래의 내장 기술에 대해 수평타입의 소자를 이용하여 전기적 특성이 향상된 내장 기술이 요구된다.

본 발명은 소자와 기판과의 전기적 연결 패스의 길이가 최소화되어 전기적 특성이 향상되고, 제조비용 및 시간이 절감되는 소자 내장 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 일측면에 따르면, (a) 전극을 구비한 소자의 상기 전극 부분에 전도성 물질을 사용하여 표면에 회로가 형성된 제1 기판에 부착하는 단계, (b) 소자의 위치에 대응하여 관통홀이 천공되어 있는 제2 기판을 제1 기판에 적층하는 단계, 및 (c) 제3 기판을 제2 기판에 적층하여 소자를 커버하는 단계를 포함하는 소자 내장 인쇄회로기판의 제조방법이 제공된다.

전도성 물질은 도전성 페이스트 또는 솔더(Solder) 페이스트인 것이 바람직하다. 제1 기판 및 제3 기판은 동박적층판(CCL)이고, 제2 기판은 PPG기판인 것이 바람직하다. 또한, 제1 기판 또는 제 3기판은 복수의 기판이 결합된 적층기판일 수 있다.

전극은 소자의 상면과 하면에 각각 형성되어 있는 것이 바람직하다. 제3 기판 의 소자에 대향하는 면에 회로가 형성되어 있고, 소자는 제3 기판과 전기적으로 연결될 수 있다. 제3 기판과 소자는 도전성 페이스트 또는 솔더(Solder) 페이스트를 개재하여 부착될 수 있다.

상기 단계 (c) 이후에, (d) 외층회로를 형성하고 외층회로 위에 PSR을 도포하고 노광 및 현상을 포함하는 표면처리 작업을 수행하는 단계를 더 포함하는 것이 바람직하다. 단계 (c)는 제3 기판에 레이저 비아홀을 천공하고, 상기 레이저 비아홀에 도금을 수행하는 단계를 더 포함할 수 있다.

또한, (a) 전극을 구비한 소자의 상기 전극 부분에 전도성 물질을 사용하여 표면에 회로가 형성된 기판에 부착한 제1 기판과, 소자의 위치에 대응하여 관통홀이 천공되어 있는 제2 기판과, 제2 기판에 적층되어 소자를 커버하는 제3 기판을 형성하는 단계, (b) 소자의 위치에 대응하여 제2 기판 및 제3 기판을 적층하는 단계, 및 (c) 단계 (b)에서 적층된 기판의 외표면에 외층회로를 형성하고 외층회로 위에 PSR을 도포하고 노광 및 현상을 포함하는 표면처리 작업을 수행하는 단계를 포함하는 소자 내장 인쇄회로기판의 제조방법이 제공된다.

제3 기판의 소자의 위치에 대응하는 부분에 전도성 물질이 도포되어 있는 것이 바람직하다. 단계 (b)는 제3 기판에 레이저 비아홀을 천공하고, 레이저 비아홀에 도금를 수행하는 단계를 더 포함할 수 있다.

또한, 소자가 부착되는 회로가 표면에 형성된 제1 기판과, 제1 기판에 적층되며, 소자가 위치하는 부분이 천공되어 있는 제2 기판과, 제2 기판에 적층되며, 소자를 커버하는 제3 기판을 포함하되, 소자의 전극은 전도성 물질을 개재하여 회 로에 부착되는 소자 내장 인쇄회로기판이 제공된다.

전도성 물질은 도전성 페이스트 또는 솔더(Solder) 페이스트인 것이 바람직하다. 제1 기판 및 제3 기판은 동박적층판(CCL)이고, 제2 기판은 PPG기판인 것이 바람직하다. 전극은 소자의 상면과 하면에 각각 형성되어 있는 것이 바람직하다.

제3 기판의 소자에 대향하는 면에 회로가 형성되어 있고, 소자는 제3 기판과 전기적으로 연결되는 것이 바람직하다. 제3 기판과 소자는 도전성 페이스트 또는 솔더(Solder) 페이스트를 개재하여 부착될 수 있다.

제1 기판 또는 제3 기판의 외표면에는, PSR 도포층에 노광 및 현상을 포함하는 표면처리가 수행된 외층회로가 형성될 수 있다. 제3 기판에는 레이저 비아홀이 형성되고, 레이저 비아홀은 도금이 되어 있는 것이 바람직하다.

이하, 본 발명에 따른 소자 내장 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

인쇄회로기판의 제조에는 일반적으로 수평방향의 회로제작보다 수직방향의 회로제작에 더 많은 비용이 소요된다. 한편, 최근의 인쇄회로기판은 한 층씩 쌓아 올리는 빌드업(Build up) 공법이 주류를 이루고 있는데, 상기 공법은 일정한 공정을 수 차례 반복하는 사이클을 가지며, 이러한 반복 사이클 또한 공정비용을 증가시키는 요인이 된다.

수직타입의 MLCC와 같은 소자를 내장하는 기술의 경우에는 인쇄회로기판의 한층만을 이용할 수 밖에 없기 때문에 설계 자유도가 좋지 않으며, 전원이나 그라운드 패스가 길어져 인덕턴스가 증가하게 된다. 본 발명 소자 내장 인쇄회로기판 제조방법은 이와 같은 부분을 개선한 것으로, 전원이나 그라운드 패스가 최소화되고 일괄 적층법에 의해 제조되므로 비용절감 효과도 우수하다.

따라서, 본 발명에 따른 소자 내장(Embedding) 기술은 패스단축 및 비용절감을 위해 도전성 페이스트 혹은 솔더(Solder) 페이스트를 활용하여 수직방향 회로제작에 소요되는 비용을 절감한 것이다.

이를 위해 본 발명은 도전성 페이스트 혹은 솔더(Solder) 페이스트를 사용하여 수평타입의 수동소자 또는 직접소자를 동박적층판(CCL)에 접합하고, 소자의 위치에 대응하여 드릴링 등에 의해 천공된 PPG(polypropylene glycol)기판을 적층하고, 그 위에 다시 동박적층판을 적층한 후, 레이저 비아(Laser via)홀로 회로와 연결하는 공법으로서, 기존에 소자의 연결부위, 전원 및 그라운드를 모두 레이저 비아홀 또는 캐비티(Cavity)를 형성하여 연결하는 공법에 비해 공정수가 적고, 비용절감 측면에서도 유리하다.

또한 수직타입 소자 대신 수평타입의 소자를 도전성 페이스트 또는 솔더(Solder) 페이스트를 사용하여 접합함으로써, 설계 자유도가 향상되고 인덕턴스의 증가를 방지할 수 있으며 비용절감의 효과도 볼 수 있다.

도 1은 본 발명의 바람직한 제1 실시예에 따른 소자 내장 인쇄회로기판의 제조방법을 나타낸 순서도이고, 도 2는 본 발명의 바람직한 제1 실시예에 따른 소 자 내장 인쇄회로기판의 제조공정을 도시한 개념도이다. 도 2를 참조하면, 소자(10), 전극(12, 14), 전도성 물질(20), 제1 기판(30), 제2 기판(40), 제3 기판(50), 레이저 비아홀(52), IVH(60), PTH(62), 외층회로(64)가 도시되어 있다.

본 발명 소자 내장 인쇄회로기판 제조방법은 수평방향의 소자, 즉 도 2(b)에 도시되어 있는 바와 같이 상하면에 전극이 형성되어 있는 소자를 인쇄회로기판에 내장하는 것이며, 도전성 페이스트와 같은 전도성 물질을 소자와 회로 사이에 개재하여 소자를 회로에 결합시킴으로써 소자의 전극과 회로를 전기적 연결하게 된다.

이를 위해 본 발명은, 먼저 소자의 전극을 전도성 물질을 사용하여 표면에 회로가 형성된 제1 기판에 부착하고(100), 소자의 위치에 대응하여 관통홀이 천공되어 있는 제2 기판을 제1 기판에 적층한 후(110), 제3 기판을 제2 기판에 적층하여 소자를 커버함으로써(120) 소자를 인쇄회로기판에 내장하게 된다.

제3 기판과 소자의 전극은 제3 기판에 레이저 비아홀을 형성하고 그 표면을 도금함으로써 전기적으로 연결할 수 있다. 다만, 본 발명이 소자의 전극과 제3 기판과의 전기적 연결수단을 반드시 레이저 비아홀에 한정하는 것은 아니며, 제3 기판과 소자의 전극이 접촉하는 면에 회로를 형성하여 제3 기판이 소자의 전극과 전기적으로 연결되도록 하는 등 당업자에게 자명한 범위 내에서 모든 전기적 연결수단이 모두 포함될 수 있음은 물론이다.

도 2에 도시된 바와 같이 소자(10)의 전극(12)과 제1 기판(30) 사이에 개재되는 전도성 물질(20)은 도전성 페이스트 또는 솔더(Solder) 페이스트인 것이 바람 직하다. 도전성 페이스트는 소자(10)를 제1 기판(30)에 부착하여 위치를 고정시키는 역할과, 소자(10)와 제1 기판(30)의 회로와의 전기적 연결을 구현하는 역할을 동시에 하게 되므로 소자의 내장 공정이 단순화되며, 소자와 기판간의 전기적 연결을 위해 솔더링(soldering)이나 레이저 비아홀 등을 형성할 필요가 없게 된다.

다만, 본 발명이 소자와 제1 기판간의 접착 및 전기적 연결을 위해 사용되는 전도성 물질로서 반드시 도전성 페이스트에 한정되는 것은 아니며, 솔더 페이스트는 물론이고 당업자에게 자명한 범위 내에서 실질적으로 균등한 역할을 하는 전도성 물질도 포함됨은 물론이다.

도 2에서 제1 기판(30) 및 제3 기판(50)은 소자(10)의 전극(12, 14)과 연결되는 회로가 형성될 수 있는 동박적층판(CCL)인 것이 바람직하다. 제1 기판(30)의 경우 회로가 형성되는 동박층은 소자(10)와 접촉하는 면(도 2에서 상면)이고 제3 기판(50)의 경우 소자(10)와 접촉하는 면 또는 반대쪽 면에 동박층이 형성될 수 있다.

제3 기판(50)에 있어서 동박층이 소자(10)와 접촉하는 면에 형성되는 경우에는 소자(10)의 전극(14)과 제3 기판(50)의 회로와의 연결은 단순히 접촉에 의해서도 가능하며, 보다 바람직하게는 제1 기판(30)과 소자(10)와의 결합과 마찬가지로 전도성 물질을 개재하여 결합되는 것이 좋다.

도 2에서 제3 기판(50)의 하면에 회로가 형성되는 경우에는, 그에 대응하는 소자(10)의 전극(14)과 제3 기판(50) 사이에도 도전성 페이스트 등을 사용하여 제3 기판(50)을 적층하게 되면 본 발명의 효과인 공정단축 및 불필요한 공정 생략에 의 한 비용절감, 전기적 연결 패스의 단축으로 인한 전기적 특성 향상 등의 효과를 극대화할 수 있다.

물론 본 발명이 제3 기판과 소자가 결합되는 면(도 2의 하면)에 회로가 형성되는 것에 한정되는 것은 아니며, 제3 기판의 상면에 회로가 형성될 경우에는 레이저 비아홀 등을 형성하여 소자와 회로 간의 전기적 연결을 구현하는 것도 포함될 수 있음은 물론이다.

제2 기판(40)은 PPG기판인 것이 바람직하다. 제2 기판(40)은 소자(10)를 내장시키기 위해 소자(10)의 두께 만큼을 천공한 절연기판인 것이 좋다. 따라서 본 발명에 따라 복수의 소자를 보다 효율적으로 내장시키기 위해서는 한 번의 제2 기판 적층공정으로 복수의 소자를 모두 내장할 수 있도록 각 소자의 두께가 균일한 것을 사용하는 것이 바람직하다. 이를 위해 두께가 다른 소자 대신 두께가 균일한 복수의 소자를 병렬로 연결하여 사용할 수도 있다.

다만, 본 발명이 제2 기판으로서 반드시 PPG기판에 한정되는 것은 아니며, 소자, 제1 기판 및 제3 기판과의 전기적 접속이 문제되지 않는 범위 내에서 동박적층판(CCL) 등 다른 종류의 기판도 사용될 수 있음은 물론이다.

본 실시예에서의 소자(10)는 도 2에 도시된 바와 같이 상하방향으로 전극(12, 14)이 형성되어 있는 수평방향의 소자인 것이 바람직하다. 이는 소자를 전도성 페이스트를 개재하여 기판에 결합시킴에 의해 소자와 기판에 형성된 회로와의 전기적 연결이 동시에 구현되도록 하기 위한 것이다.

다만, 본 발명이 반드시 상하방향으로 전극이 형성되어 있는 소자에 한정되는 것은 아니며, 상하방향에서 전도성 물질을 개재함에 의해 소자를 기판에 결합시킴과 동시에 전기적으로 연결이 가능한 범위 내에서 좌우방향에 전극이 형성되어 있는 소자도 사용할 수 있음은 물론이다. 이에 대해서는 후술한다.

제3 기판을 적층하여 소자를 커버하고 소자와 제3 기판과의 전기적 연결을 구현한 이후에는, 외층회로를 형성하고 외층회로 위에 PSR을 도포하고 노광 및 현상을 포함하는 표면처리 작업을 수행하여 소자 내장 인쇄회로기판을 완성한다(130).

외층회로의 구성 및 제조방법은 종래의 인쇄회로기판 제조공정과 동일하므로 여기에서는 이에 대한 설명은 생략한다.

도 2를 참조하여 본 발명의 제1 실시예에 따른 인쇄회로기판 제조 순서를 간단히 설명하면 다음과 같다.

도 2의 (a)와 같이 제1 기판인 동박적층판(30)의 표면에 회로를 형성하고 스크린 프린팅 작업을 한다. 도 2의 (b)와 같이 전극이 형성되어 있는 한쪽 면(12)에 도전성 페이스트 또는 솔더(Solder) 페이스트를 개재하여 소자(10)를 제1 기판(30)에 부착한다.

도 2의 (c)와 같이 소자(10)가 부착된 위치에 대응하여 제2 기판인 PPG기판(40)에 드릴링에 의한 천공을 하고, 제2 기판(40)의 천공부와 소자(10)의 위치를 수직으로 일치시켜 제2 기판(40)을 적층한다. 제2 기판(40) 위에 제3 기판(50)을 적층하여 소자(10)를 커버함으로써 도 2의 (d)와 같이 적층작업이 완료된다.

제3 기판(50)의 상면에 회로가 형성되어 있는 경우, 도 2의 (e)와 같이 레이저 비아홀(Laser via hole)(52)을 형성하고 도금을 함으로써 소자의 전극(14)과 제3 기판(50)에 형성된 회로를 전기적으로 연결한다. 한편, IVH(Interstitial via hole)(60)을 형성하기 위해 레이져 드릴 공정을 진행하고 수평도금을 함으로써 제1 기판 또는 제3 기판에 형성된 회로와 외층회로 간의 전기적 연결이 가능하도록 한다.

도 2의 (f)와 같이 IVH에 플러깅(Plugging) 공정을 진행하고, 최외곽층에 프리프레그(prepreg)와 동박층(copper)을 사용하여 추가적인 적층작업을 진행한다. 도 2의 (g)와 같이 레이저 드릴작업에 의해 레이저 비아홀을 형성하고, PTH(Plated through hole)(62)을 형성하기 위해 드릴작업을 진행하고 수평 도금을 실시한다.

마지막으로 도 2의 (h)와 같이 외층회로를 형성하고, 외층회로 위에 PSR을 도포하고 노광 및 현상하여 표면처리를 한다.

도 3은 본 발명의 바람직한 제2 실시예에 따른 소자 내장 인쇄회로기판의 제조방법을 나타낸 순서도이고, 도 4는 본 발명의 바람직한 제2 실시예에 따른 소자 내장 인쇄회로기판의 제조공정을 도시한 개념도이다. 도 4를 참조하면, 소자(10), 전극(12, 14), 전도성 물질(20), 제1 기판(30), 제2 기판(40), 제3 기판(50), 레이저 비아홀(52), IVH(60), PTH(62), 외층회로(64)가 도시되어 있다.

제1 실시예에서는 제1 기판과 제3 기판이 단일 동박적층판인 것으로 하여 설명하였으나, 본 발명 인쇄회로기판 제조방법이 반드시 이에 한정되는 것은 아니며, 제1 기판 또는 제 3기판을 복수의 기판이 결합된 적층기판으로도 할 수 있다. 이로써 소자가 내장될 부분은 제외한 나머지 기판을 먼저 적층하고 적층된 기판을 다시 적층함으로써 소자 내장 공정이 더욱 단축될 수 있다.

즉, 내장될 소자를 중심으로 일측에 제1 기판과 소자가 내장되는 층에 절연층을 구성하는 제2 기판과 소자의 타측을 커버하는 제3 기판을 먼저 형성한 후(140), 이를 다시 적층하는(150) 방법으로 소자 내장이 이루어진다.

이 경우 제1 기판(30)은 소자(10)의 전극(12)에 전도성 물질(20)을 도포하여 소자(10)를 부착하기 위해 표면에 회로가 형성된 기판이고, 제2 기판(40)은 소자(10)가 부착된 위치에 대응하여 관통홀이 천공되어 있는 기판이고, 제3 기판(50)은 제2 기판(40)에 적층되어 소자(10)를 커버하는 기판이다.

제1 기판, 제2 기판, 제3 기판을 형성한 후 소자가 부착된 위치에 대응하여 제1 기판에 제2 기판 및 제3 기판을 적층한다(150). 제1 실시예에서와 마찬가지로 제3 기판의 하면에 회로가 형성되어 있는 경우에는, 소자의 전극(14)과 제3 기판(50)을 제3 기판의 소자의 위치에 대응하는 부분에 전도성 물질을 개재하여 전기적으로 연결할 수 있다. 이를 위해 제3 기판의 소자의 위치에 대응하는 부분 또는 소자의 전극 부분에는 전도성 물질이 도포되어 있는 것이 바람직하다.

한편, 제3 기판의 상면에 회로가 형성되어 있는 경우에도 제1 실시예에서와 마찬가지로 제3 기판에 레이저 비아홀을 천공하고, 레이저 비아홀에 도금를 수행함으로써 소자를 제3 기판에 전기적으로 연결할 수 있다.

또한, 제3 기판을 적층하여 소자를 커버하고 소자와 제3 기판과의 전기적 연결을 구현한 이후에는, 외층회로를 형성하고 외층회로 위에 PSR을 도포하고 노광 및 현상을 포함하는 표면처리 작업을 수행하여 소자 내장 인쇄회로기판을 완성한다(160).

외층회로의 구성 및 제조방법은 제1 실시예에서와 마찬가지로 종래의 인쇄회로기판 제조공정과 동일하므로 여기에서는 이에 대한 설명은 생략한다.

도 4를 참조하여 본 발명의 바람직한 제2 실시예를 설명하면 다음과 같다.

도 4의 (a)와 같이 동박적층판의 표면에 회로를 형성하고 필요한 수만큼 기판을 적층하여 제1 기판(30)을 제작한다. 제1 기판(30)의 상, 하부에 각각 결합될 기판들도 미리 적층하며, 이 중 소자(10)의 상부에 적층될 기판은 본 실시예의 제3 기판(50)에 해당하게 된다. 미리 적층되는 기판들의 경우 설계상 필요에 따라 미리 비아홀을 형성하여 수직회로(60)를 구성할 수도 있다.

도 4의 (b)와 같이 전극(12)이 형성되어 있는 일면에 도전성 페이스트 또는 솔더(Solder) 페이스트와 같은 전도성 물질(20)를 사용하여 소자(10)를 제1 기판(30)에 부착한다. 도 4의 (b) 및 (c)와 같이 제2 기판 및 미리 회로가 구성되어 있는 제3 기판(50) 등을 일괄적층한다.

제3 기판(50)의 상면에 회로가 형성되어 있는 경우 소자(10)의 전극(14)을 회로에 전기적으로 연결하기 위해 도 4의 (d)와 같이 레이저 비아홀(52)을 형성하고, 도금한다. 도 4의 (e)와 같이 PTH(62)를 만들기 위해 드릴 작업을 진행하고 수평 도금을 실시한다.

도 4의 (f)와 같이 외층회로(64)를 형성하고, 그 위에 PSR을 도포한 후 노광 및 현상하고 표면처리 작업을 진행한다. 외층회로의 구성 및 제조방법은 종래의 인쇄회로기판 제조공정과 동일하다.

도 5는 본 발명의 바람직한 제3 실시예에 따른 소자 내장 인쇄회로기판의 제조공정을 도시한 개념도이다. 도 5를 참조하면, 소자(10), 전극(12, 14), 전도성 물질(20, 22), 제1 기판(30), 제2 기판(40), 제3 기판(50), IVH(60), PTH(62), 외층회로(64)가 도시되어 있다.

본 발명의 제3 실시예는 미리 회로가 형성된 제1 기판 및 제3 기판을 미리 제작한 후 일괄 적층하는 공법이며, 특히 제3 기판의 하면에 회로를 형성하고 소자와의 접촉부분에 전도성 물질을 미리 도포한 후, 제1 기판에 소자를 실장함과 동시에 제2 기판 및 제3 기판을 적층하는 것으로 매우 간단한 공정으로 소자를 내장할 수 있는 방법이다.

도 5의 (a)와 같이 제1 기판(30) 및 제3 기판(50)으로 사용될 동박적층판을 준비한다. 도 5의 (b)와 같이 제1 기판(30) 및 제3 기판(50)의 표면에 소자(10)가 내장될 위치에 대응하여 일괄적층 작업을 위해 각각 회로를 형성한다. 설계상 필요한 경우에는 미리 관통을 해서 수직회로(60)를 구성할 수도 있다.

제3 기판(50)의 경우 소자(10)가 접촉될 위치에 미리 도전성 페이스트 또는 솔더(Solder) 페이스트와 같은 전도성 물질(22)을 도포해 둘 수 있다.

도 5의 (c)와 같이 제1 기판(30)의 표면에 도전성 페이스트 또는 솔더(Solder) 페이스트와 같은 전도성 물질(20)을 사용하여 소자를 부착한다. 이 때 소자의 상면에 형성되어 있는 전극(14)에 미리 전도성 물질(22)을 도포해 둘 수 있다.

도 5의 (d)와 같이 소자가 부착되어 있는 제1 기판에 제2 기판 및 제3 기판을 일괄 적층한다. 이 과정에서 전도성 물질(22)에 의해 소자와 제3 기판과의 전기 적 연결이 이루어지게 된다.

도 5의 (e)와 같이 IVH(60)를 형성한다. 도 5의 (f)와 같이 외층회로(64)를 형성한다. 이후, 추가적인 적층작업을 한 후, 레이저 비아홀을 형성하고 드릴 작업 및 레이져 드릴작업을 진행하고 수평 도금을 실시한 후 회로패턴을 더 형성할 수 있으며, 그 위에 PSR을 도포한 후 노광 및 현상하고 표면처리 작업을 진행한다.

도 6은 본 발명의 바람직한 제4 실시예에 따른 소자 내장 인쇄회로기판의 제조공정을 도시한 개념도이다. 도 6을 참조하면, 소자(10), 전극(12, 14), 전도성 물질(20, 24), 제1 기판(30), 제2 기판(40), 제4 기판(42), 제3 기판(50)이 도시되어 있다.

제4 실시예는 제3 실시예와 유사한 구조로서, 제3 기판의 하면에 회로가 형성되어 있으며, 소자의 전극에 대응하는 위치에 전도성 물질을 미리 도포해 둔다는 점에서 공통된다. 다만, 소자와 제3 기판 사이에 제4 기판(42)이 개재된다는 점에서 차이가 있다.

이 경우 본 발명의 제4 실시예에서는 개재되는 제4 기판(42)의 소자에 대응하는 위치를 미리 천공하고 제3 기판에는 제4 기판(42)의 천공부를 관통하여 제3 기판과 소자를 전기적으로 연결할 수 있도록 전도성 물질(24)을 미리 도포하는 것을 개시한다.

이 경우 제4 기판(42)의 회로는 천공부에 전도성 물질(24)이 관통됨에 따라 소자(10) 및 제3 기판(50)이 전기적으로 연결 또는 절연될 수 있도록 형성해야 함 은 물론이다.

도 6의 (a) 및 (b)와 같이 동박적층판(30, 42, 50)의 표면에 회로를 형성하고, 제1 기판(30)에는 전도성 물질(20)을 개재하여 소자(10)를 부착하며, 제3 기판(50)에는 소자(10)의 위치에 대응하여 전도성 물질(24)을 미리 도포한다. 소자(10)와 제3 기판(50) 사이에 개재되는 제4 기판(42)에는 도전성 페이스트 또는 솔더(Solder) 페이스트와 같은 전도성 물질(24)이 관통되어 소자(10)가 제3 기판(50)과 전기적으로 연결될 수 있도록 소자(10)가 부착되어 있는 위치에 대응하는 위치를 천공한다.

도 6의 (c)와 같이 소자(10)가 부착되어 있는 제1 기판(30) 위에 제2 기판(40), 제4 기판(42) 및 제3 기판(50)을 일괄 적층한다. 이 과정에서 제4 기판(42)을 관통한 전도성 물질(24)에 의해 소자의 전극(14)과 제3 기판(50)이 전기적으로 연결되며, 제4 기판(42)에 형성되어 있는 회로는 그 구성에 따라 전도성 물질(24)로부터 절연되거나, 전기적으로 연결되게 된다.

도 6의 (d)와 같이 적층작업 후에 레이저 비아홀을 형성하고, 드릴작업 및 레이져 드릴작업을 진행하고 수평 도금을 실시한 후, 외층회로를 형성하고, 그 위에 PSR을 도포한 후 노광 및 현상하고 표면처리 작업을 진행한다. 외층회로의 구성 및 제조방법은 종래의 인쇄회로기판 제조공정과 동일하다.

도 7은 본 발명의 바람직한 제5 실시예에 따른 소자 내장 인쇄회로기판의 구성을 나타낸 단면도이다. 도 7을 참조하면, 소자(11), 전극(13, 15), 전도성 물질(21, 23), 제1 기판(30), 제2 기판(40), 제3 기판(50)이 도시되어 있다.

본 발명 소자 내장 인쇄회로기판 제조방법에 의해 제조되는 인쇄회로기판은, 표면에 회로가 형성되어 있는 제1 기판에 소자가 도전성 페이스트 또는 솔더(Solder) 페이스트와 같은 전도성 물질을 개재하여 부착되며, 그 상부에 소자가 위치하는 부분이 천공되어 있는 제2 기판이 적층되며, 그 상부에 제3 기판이 적층됨으로써 소자를 내장하게 되는 구조로 이루어진다.

통상 제1 기판 및 제3 기판은 동박적층판(CCL)이고, 제2 기판은 절연기판인 PPG기판이 사용된다. 전술한 바와 같이 제3 기판과 소자의 전극과의 전기적 연결은, 제3 기판에 회로가 형성된 면의 위치에 따라 레이저 비아홀에 의하거나 전도성 물질에 의할 수 있다. 또한, 제1 기판 또는 제3 기판의 외표면에는, PSR 도포층에 노광 및 현상을 포함하는 표면처리가 수행된 외층회로가 형성된다.

이와 같이 형성된 인쇄회로기판의 단면구조는 도 2의 (h), 도 4의 (f), 도 5의 (f), 도 6의 (d)와 같다. 상기 도면에서 보듯이 본 발명에 따른 인쇄회로기판에 내장되는 소자는 소자의 상면과 하면에 전극이 형성되어 있는 수평타입의 소자를 사용하는 것이 바람직함은 각 실시예에서 설명한 바와 같다.

다만, 본 발명이 반드시 상하방향으로 전극이 형성되어 있는 소자에 한정되는 것은 아니며, 상하방향에서 전도성 물질을 개재함에 의해 소자를 기판에 결합시킴과 동시에 전기적으로 연결이 가능한 범위 내에서 좌우방향에 전극이 형성되어 있는 소자도 사용할 수 있다.

즉, 도 7에서와 같이 수직타입의 소자(11)의 경우에도 한 쪽 전극(13)은 하면에 전도성 물질(21)을 도포하고, 다른 쪽 전극(15)은 상면에 전도성 물질(23)을 도포함에 의해 소자(11)를 내장함과 동시에 제1 기판 및 제3 기판에 형성되어 있는 회로와 전기적으로 연결할 수 있다.

한편, 한 쪽 전극(13)의 상면 및 다른 쪽 전극(15)의 하면의 경우 전기적을 절연되도록 제1 기판(30) 및 제3 기판(50)의 회로를 형성하거나, 절연물질을 개재하여 적층하는 등 당업자에게 자명한 범위 내에서 전기적 절연이 구현되도록 해야 함은 물론이다.

또한, 수평타입의 소자에서와는 달리 수직타입의 소자를 본 발명에 따른 인쇄회로기판 제조방법에 따라 내장할 경우에는 한 쪽 전극에 개재되는 전도성 물질이 다른 쪽 전극에 전기적으로 연결되지 않도록 주의해야 한다.

이러한 점에서 본 발명은 수직타입의 소자에도 적용될 수 있으나, 보다 바람직하게는 수평타입의 소자를 사용하는 것이 좋다.

본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

이와 같은 구성을 갖는 본 발명에 의하면, 소자와 기판과의 전기적 연결 패스의 길이가 최소화되어 노이즈가 개선되는 등 전기적 특성이 향상되고, 수평타입의 소자를 사용하므로 설계 자유도가 높아지게 된다. 또한, MLCC와 같은 소자가 직 접 연결되어 있는 2개층에 대해서 설계가 가능하므로 설계효율을 향상된다. 또한, 적층되는 기판에 미리 회로를 적절하게 형성함으로써 적층 후 IVH를 전기적으로 연결할 필요가 없는 경우도 가능하다.

또한, 레이저 비아홀을 형성하지 않고 소자를 내장할 수 있으므로 제조비용 및 시간이 절감되고, 고비용이 소요되는 수직방향의 가공 및 도금을 내층 단계에서 한번에 할 수 있는 일괄적층 공법에 의해 제조할 수 있으므로 시간이 절약되고 양산성이 향상된다.

또한, 소자 주변을 둘러싼 동박을 접지시키는 경우에는 전자파를 차단하는 역할을 수행할 수도 있다.

Claims (20)

1. (a) 전극을 구비한 소자를, 상기 전극 부분에 전도성 물질을 사용하여 표면에 제1 회로가 형성된 제1 기판에 부착하는 단계;

   (b) 상기 소자의 위치에 대응하여 관통홀이 천공되어 있는 제2 기판을 상기 제1 기판에 적층하는 단계; 및

   (c) 상기 소자에 대향하는 면에 제2 회로가 형성되어 있는 제3 기판을 상기 제2 기판에 적층하여 상기 소자를 커버하는 단계를 포함하되,

   상기 소자는 상기 제3 기판과 전기적으로 연결되는 것을 특징으로 하는 소자 내장 인쇄회로기판의 제조방법.
2. 제1항에 있어서,

   상기 전도성 물질은 도전성 페이스트 또는 솔더(Solder) 페이스트인 소자 내장 인쇄회로기판의 제조방법.
3. 제1항에 있어서,

   상기 제1 기판 및 상기 제3 기판은 동박적층판(CCL)이고, 상기 제2 기판은 PPG기판인 소자 내장 인쇄회로기판의 제조방법.
4. 제1항에 있어서,

   상기 제1 기판 또는 상기 제 3기판은 복수의 기판이 결합된 적층기판인 소자 내장 인쇄회로기판의 제조방법.
5. 제1항에 있어서,

   상기 전극은 상기 소자의 상면과 하면에 각각 형성되어 있는 소자 내장 인쇄회로 기판의 제조방법.
6. 삭제
7. 제1항에 있어서,

   상기 제3 기판과 상기 소자는 도전성 페이스트 또는 솔더(Solder) 페이스트를 개재하여 부착되는 소자 내장 인쇄회로기판의 제조방법.
8. 제1항에 있어서,

   상기 단계 (c) 이후에,

   (d) 상기 제3 기판의 외표면에 외층회로를 형성하고, 상기 외층회로 위에 PSR을 도포하고, 노광 및 현상을 포함하는 표면처리 작업을 수행하는 단계를 더 포함하는 소자 내장 인쇄회로기판의 제조방법.
9. 제1항에 있어서,

   상기 단계 (c)는 상기 제3 기판에 레이저 비아홀을 천공하고, 상기 레이저 비아홀에 도금를 수행하는 단계를 더 포함하는 소자 내장 인쇄회로기판의 제조 방법.
10. 제1항에 있어서,

    상기 제3 기판의 상기 소자의 위치에 대응하는 부분에 전도성 물질이 도포되는 것을 특징으로 하는 소자 내장 인쇄회로기판의 제조방법.
11. 삭제
12. 삭제
13. 소자가 부착되는 제1 회로가 표면에 형성된 제1 기판과;

    상기 제1 기판에 적층되며, 상기 소자가 위치하는 부분이 천공되어 있는 제2 기판과;

    상기 제2 기판에 적층되고, 상기 소자를 커버하며, 상기 소자에 대향하는 면에 제2 회로가 형성되어 있는 제3 기판을 포함하되,

    상기 소자의 전극은 전도성 물질을 개재하여 상기 제1 회로 및 상기 제2 회로에 연결되는 것을 특징으로 하는 소자 내장 인쇄회로기판.
14. 제13항에 있어서,

    상기 전도성 물질은 도전성 페이스트 또는 솔더(Solder) 페이스트인 소자 내장 인쇄회로기판.
15. 제13항에 있어서,

    상기 제1 기판 및 상기 제3 기판은 동박적층판(CCL)이고, 상기 제2 기판은 PPG기판인 소자 내장 인쇄회로기판.
16. 제13항에 있어서,

    상기 전극은 상기 소자의 상면과 하면에 각각 형성되어 있는 소자 내장 인쇄회로기판.
17. 삭제
18. 제13항에 있어서,

    상기 제3 기판과 상기 소자는 도전성 페이스트 또는 솔더(Solder) 페이스트를 개재하여 부착되는 소자 내장 인쇄회로기판.
19. 제13항에 있어서,

    상기 제1 기판 또는 상기 제3 기판의 외표면에는, PSR 도포층에 노광 및 현상을 포함하는 표면처리가 수행된 외층회로가 형성되는 소자 내장 인쇄회로기판.
20. 제13항에 있어서,

    상기 제3 기판에는 레이저 비아홀이 형성되고, 상기 레이저 비아홀은 도금이 되어 있는 소자 내장 인쇄회로기판.

Images