KR102037264B1

KR102037264B1 - 기판 내장용 소자, 그 제조 방법 및 소자 내장 인쇄회로기판

Info

Publication number: KR102037264B1
Application number: KR1020140180353A
Authority: KR
Inventors: 김혜성; 나은상; 김진성; 김옥남; 김태혁; 정진만
Original assignee: 삼성전기주식회사
Priority date: 2014-12-15
Filing date: 2014-12-15
Publication date: 2019-10-29
Also published as: US9847172B2; CN105704925B; US20160174380A1; CN105704925A; KR20160072561A

Abstract

기판 내장용 소자, 그 제조 방법 및 소자 내장 인쇄회로기판이 개시된다. 본 발명의 일 측면에 따른 기판 내장용 소자는 유전층 및 인접하는 유전층 사이에 형성되는 내부 전극층을 포함하는 적층부, 전도성 물질을 포함하고 인접하는 내부 전극층에 서로 다른 전하를 인가하도록 적층부의 외면에 형성되는 외부 전극부, 외부 전극부를 커버하도록 외부 전극부의 외면에 형성되는 제1 구리층 및 제1 구리층을 커버하도록 제1 구리층 상에 형성되는 제2 구리층을 포함하고, 제1 구리층은 제2 구리층보다 입자의 크기가 크다.

Description

기판 내장용 소자, 그 제조 방법 및 소자 내장 인쇄회로기판 {DEVICE FOR EMBEDDED SUBSTRATE, METHOD OF MANUFACTURING THE SAME AND PRINTED CIRCUIT BOARD WITH EMBEDDED DEVICE}

본 발명은 기판 내장용 소자, 기판 내장용 소자의 제조 방법 및 인쇄회로기판에 관한 것이다.

전자회로가 고밀도화, 고집적화됨에 따라 인쇄회로 기판에 실장되는 소자의 실장 공간이 부족하게 되고, 이를 해결하기 위해 기판 속에 내장되는 소자(embedded device)를 구현하고자 하는 노력이 진행되고 있다.

특히, 용량성 부품으로 사용되는 세라믹 소자를 기판 내부에 내장하는 방안이 다양하게 제시되고 있다.

통상 기판 내장형 소자의 외부 전극에는, 글래스 프릿(glass frit)이 포함되어 있어 기판 내 비아홀 형성에 사용되는 레이저 가공 시 글래스 프릿에 포함되는 성분이 레이저를 흡수함으로써, 비아홀의 가공 깊이를 조절할 수 없는 문제가 있다.

이러한 이유로, 기판 내장용 소자의 외부 전극에는 구리(Cu) 도금층을 별도로 형성하고 있다.

한국공개특허 제2012-0042812호 (2012. 05. 03. 공개)

본 발명의 실시예들은, 소자의 특성 저하를 방지하는 기판 내장용 소자 및 그 제조 방법을 제공하기 위한 것이다.

도 1은 본 발명의 일 실시예에 따른 기판 내장용 소자를 나타내는 사시도.
도 2는 도 1의 A-A' 을 따라 본 발명의 일 실시예에 따른 기판 내장용 소자를 나타내는 단면도.
도 3은 도 2의 B 부분을 확대한 도면.
도 4는 본 발명의 일 실시예에 따른 기판 내장용 소자의 제조 방법을 나타내는 순서도.
도 5는 본 발명의 일 실시예에 따른 소자 내장 인쇄회로기판을 나타내는 단면도.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.

이하, 본 발명에 따른 기판 내장용 소자, 그 제조 방법 및 소자 내장 인쇄회로기판의 실시예들을 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 1은 본 발명의 일 실시예에 따른 기판 내장용 소자를 나타내는 사시도이다. 도 2는 도 1의 A-A' 을 따라 본 발명의 일 실시예에 따른 기판 내장용 소자를 나타내는 단면도이다. 도 3은 도 2의 B 부분을 확대한 도면이다.

도 1 내지 도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 기판 내장용 소자(100)는 적층부(10), 외부 전극부(20), 제1 구리층(30) 및 제2 구리층(40)을 포함한다.

적층부(10)는 유전층(11) 및 인접하는 유전층(11) 사이에 형성되는 내부 전극층(13)을 포함한다. 즉, 유전층(11) 및 내부 전극층(13)이 교대로 적층되어 적층부(10)가 형성될 수 있다.

유전층(11)은 판상 형태로 각각 형성될 수 있다. 도 2에 도시된 유전층(11)의 수는 설계 또는 공정 편의에 따라 변형될 수 있다.

유전층(11)은 유전 특성(dielectric)을 가지는 물질을 포함할 수 있는데 유전 물질의 일 예로 세라믹 재료가 포함될 수 있다. 이하, 설명의 편의를 위해 유전층(11)이 유전 물질로써 세라믹 재료를 포함하는 경우를 가정하나, 이에 한정되는 것은 아니고 유전 특성을 가지는 고분자 재료 등이 유전층(11)에 포함된 경우도 본 발명의 범위에 포함될 수 있다.

유전층(11)의 상면 및 하면에는 후술할 내부 전극층(13, 15)이 형성되는데, 인접하는 내부 전극층(13, 15)에 서로 다른 전하가 인가될 경우 유전층(11)에 분극(dipole)이 발생할 수 있다. 유전층(11)의 분극에 의해 적층부(10)는 기계적 변위가 발생(압전 소자)하거나 전하를 저장(캐패시터)할 수 있다.

내부 전극층(13)은 인접하는 유전층(11) 사이에 형성된다. 내부 전극층(13)은 판상 형태로 각각 형성될 수 있다.

도 2를 참고하고, 하나의 유전층(11)을 기준으로 상면 및 하면에 형성되는 내부 전극층(13, 15)을 예로 들어 내부 전극층(13)의 적층 형태를 설명한다. 유전층(11)의 상면에 형성되는 내부 전극층(13)은 유전층(11)의 일단까지 연장되도록 형성되어 적층부(10)의 일단까지 연장된다. 유전층(11)의 하면에 형성되는 내부 전극층(15)은 유전층(11)의 타단까지 연장되도록 형성되어 적층부(10)의 타단까지 연장된다. 즉, 내부 전극층(13, 15)은 층을 달리하여 적층부(10)의 일단 및 타단에 교호적으로 연장되도록 형성될 수 있다.

내부 전극층(13)은 도전성 물질을 포함하고, 유전층(11)을 세라믹을 이용하여 형성한 경우에 도전성 물질은 세라믹의 소결 온도보다 높은 융점을 가지는 단일 금속 또는 금속 합금일 수 있다.

내부 전극층(13, 15)은 후술할 외부 전극부(20)와 연결되므로 외부 전극부(20)를 통해 외부 전원과 연결될 수 있다. 따라서, 내부 전극층(13)에 의해 적층부(10)의 내부로 전하가 도입될 수 있다.

외부 전극부(20)는 전도성 물질을 포함하고, 인접하는 내부 전극층(13, 15)에 서로 다른 전하를 인가하도록 적층부(10)의 외면에 형성된다.

도 2를 참고하면, 외부 전극부(20)는 적층부(10)의 양 측면을 커버하도록 2개의 외부 전극부(21, 23)가 형성될 수 있다. 즉, 제1 외부 전극부(21)는 적층부(10)의 일단까지 연장된 내부 전극층(13)과 연결되도록 적층부(10)의 일면에 형성될 수 있고, 제2 외부 전극부(23)는 적층부(10)의 타단까지 연장된 내부 전극층(15)과 연결되도록 적층부(10)의 타면에 형성될 수 있다.

한편, 도 2에는 제1 및 제2 외부 전극부(21, 23)가 적층부(10)의 양 측면에 대칭적으로 형성된 것을 도시하고 있으나, 이는 일 예시에 지나지 아니하고 설계 또는 공정 상의 필요에 따라 다양하게 변형될 수 있다. 예로써, 제1 외부 전극부(21)가 적층부(10)의 일면을 포함하여 상면을 커버하도록 형성하고 제2 외부 전극부(23)는 적층부(10)의 타면을 포함하여 하면을 커버하도록 형성할 수 있다.

외부 전극부(20)는 전도성 물질을 포함할 수 있는데, 여기서 전도성 물질은 구리, 니켈 및 이들의 합금 중 적어도 어느 하나를 포함할 수 있다. 내부 전극층(13)을 형성하는 물질 및 후술할 제1 구리층(30)과의 관계에서 설계 또는 공정 편의 등에 따라 전도성 물질을 다양하게 변형할 수 있다.

외부 전극부(20)는 글래스 프릿(glass frit)이 포함될 수 있다. 글래스 프릿은 내부 전극층(13)의 도전성 물질 또는 외부 전극부(20)의 전도성 물질이 이온화됨에 따라 본 실시예에 따른 기판 내장용 소자(100)의 특성이 저하되는 것을 방지할 수 있다.

제1 구리층(30)은 외부 전극부(20)를 커버하도록 외부 전극부(20)의 외면에 형성되고, 제2 구리층(40)은 제1 구리층(30)을 커버하도록 제1 구리층(30) 상에 형성된다. 이 때, 제1 구리층(30)은 제2 구리층(40)보다 입자의 크기가 크다.

도 3을 참고하면, 입자의 크기는 각 구리층(30, 40)에 형성되는 입자들의 평균 크기를 의미하는 것으로, 후술되는 내용에서도 동일한 의미로 사용된다.

또한, 도 3은 도 2의 B 부분을 확대한 것이기는 하나, 본 실시예에 따른 소자(100)는 외부 전극부(20), 제1 구리층(30) 및 제2 구리층(40)이 적층부(10)의 양단에 대칭적으로 형성되므로 설명의 편의상 제2 외부 전극부(23)가 아닌 외부 전극부(20)를 도시하였다.

외부 전극부(20)에 일반적으로 포함되는 글래스 프릿은 후술할 소자 내장 인쇄회로기판(1000)의 비아홀 가공 공정에서 레이저를 흡수하여 형성되는 비아홀의 정밀도를 저하시킬 수 있다. 이를 방지하기 위해, 외부 전극부(20) 상에 금속층을 형성할 수 있다.

구리 도금액을 이용해 외부 전극부(20) 상에 금속층을 형성할 경우, 구리 도금액은 알칼리성을 띄므로 외부 전극부(20)에 포함되는 글래스 프릿이 침식될 수 있다. 글래스 프릿이 침식되면 외부 전극부(20)에 미세한 공공(pore) 또는 통로가 발생하여 구리 도금액의 구리 성분 및 수분이 외부 전극부(20) 또는 내부 전극층(13)에 잔류할 수 있다. 이에 따라 도금 크랙으로 인한 불량률이 증가할 수 있고 또한 특성 저하로 전자 소자의 신뢰성이 저하될 수 있다.

제1 구리층(30)은 외부 전극부(20)를 커버하도록 외부 전극부(20)의 외면에 직접적으로 형성되는데, 외부 전극부(20)와 직접적으로 접촉하지 않는 제2 구리층(40)과 비교할 때, 제1 구리층(30)을 형성하는 입자의 크기가 제2 구리층(40)을 형성하는 입자의 크기보다 크다.

다결정(poly-crystalline) 금속의 경우 결정(입자)의 크기가 클수록 동일 부피 내에서 결정(입자)간 경계(grain boundary)의 면적이 작아질 수 있다. 통상 결정질 재료에서 크랙 또는 결함은 결정(입자)간 경계를 따라 발생될 수 있는데 결정(입자)의 크기가 크면 결정(입자)간 경계의 면적이 작아지므로 발생되는 크랙의 수 및 크랙의 발생 확률을 감소시킬 수 있다.

따라서, 외부 전극부(20)와 직접적으로 접촉하는 제1 구리층(30)의 입자 크기를 제2 구리층(40)의 입자 크기보다 크게 형성하여, 입자간 경계를 최소화할 수 있다. 입자간 경계가 최소화됨으로써, 제1 구리층(30)에 발생될 수 있는 크랙의 수를 감소시킬 수 있다. 이에 따라, 외부 전극부(20)가 외부로 노출될 확률이 낮아질 수 있고 본 실시예에 따른 소자(100)의 신뢰성이 향상될 수 있다.

도금을 통해 구리층을 형성하는 경우, 피도금체에 형성되는 구리 입자의 크기는 전류 밀도, 도금액의 농도 및 시간의 함수로 표현될 수 있는데, 제1 구리층(30)을 형성할 때 전류 밀도를 증가시키고 도금 시간을 단축함으로써, 제1 구리층(30)의 입자 크기를 크게 형성할 수 있다.

이렇게 함으로써, 본 발명의 일 실시예에 따른 기판 내장용 소자(100)는 제1 구리층(30)을 형성 시 외부 전극부(20)가 구리 도금액에 노출되는 시간을 단축함으로써 글래스 프릿이 침식되는 것을 최소화할 수 있다. 따라서, 소자(100)의 내습 및 가동수명에 대한 신뢰성을 증가시킬 수 있다.

여기서, 제1 구리층(30)은 0.1μm 내지 4μm의 두께로 형성될 수 있다. 하기의 표 1을 참고하여 설명한다.

여기서, 제1 구리층(30)은 도금으로 형성되었다. 두께가 0.1 μm 미만인 경우에는 제1 구리층(30)이 얇아 끊김이 발생하고 불량이 발생한다. 제1 구리층에 끊김이 발생하는 경우, 외부 전극부(20) 및 내부 전극층(13)이 외부로 노출되어 소자(100)의 내습 및 가동수명 신뢰성이 저하될 수 있다.

또한, 두께가 5 μm 초과인 경우에는 제1 구리층(30)이 외부 전극부(20)가 아닌 적층부(10)의 상면에 도금되는 번짐 불량이 발생한다. 번짐 불량이 발생하는 경우 비아홀 가공 시에 비아홀의 정밀도가 저하되어 인쇄회로기판(1000)에 불량이 발생할 수 있다.

제1 구리층 두께(㎛)	제1 구리층 형상	소자 외관	소자 내습신뢰성	소자 가동수명 신뢰성
0.05	끊김	OK	FAIL	FAIL
0.1	균일	OK	PASS	PASS
0.3	균일	OK	PASS	PASS
0.5	균일	OK	PASS	PASS
1.0	균일	OK	PASS	PASS
2.0	균일	OK	PASS	PASS
3.0	균일	OK	PASS	PASS
4.0	균일	OK	PASS	PASS
5.0	균일	번짐	PASS	PASS
6.0	균일	번짐	PASS	PASS

따라서, 외부 전극부(20)의 외면에 형성되는 제1 구리층(30)의 두께는 0.1μm 내지 4μm로 형성되는 것이 바람직하다.

이렇게 함으로써, 본 발명의 일 실시예에 따른 기판 내자용 소자(100)는 제1 구리층(30)의 형성 두께를 제한함으로써, 내습 및 가동수명에 대한 신뢰성을 향상시킬 수 있다.

도 4는 본 발명의 일 실시예에 따른 기판 내장용 소자의 제조 방법을 나타내는 순서도이다.

도 4에 도시된 바와 같이, 본 발명의 기판 내장용 소자의 제조 방법은 적층부(10) 및 외부 전극부(20)를 형성하는 것으로부터 시작된다(S100).

유전 물질을 포함하는 유전체 시트 및 제1 전도성 페이스트를 준비하고, 유전체 시트 및 제1 전도성 페이스트를 교대로 적층하여 소체를 형성할 수 있다. 소체의 외면에 제2 전도성 페이스트를 도포한 후 동시 소성을 통해 적층부(10) 및 외부 전극부(20)를 형성할 수 있다.

유전체 시트는 세라믹 분말, 바인더 및 소결 첨가제를 혼합하여 닥터 블레이드법 등에 의해 형성될 수 있다.

제1 전도성 페이스트는 소결 후 내부 전극층(13)이 되는데, 상술한 도전성 물질의 분말과 유기 용제 등을 혼합하여 형성할 수 있다.

제2 전도성 페이스트는 소결 후 외부 전극부(20)가 되는데, 상술한 전도성 물질의 분말과 글래스 프릿 및 베이스 수지 등을 혼합하여 형성할 수 있다.

다음으로, 외부 전극부(20)의 외면에 제1 구리층(30)을 형성(S200)하고 제1 구리층(30) 상에 제2 구리층(40)을 형성한다(S300). 이 때, 제1 구리층(30)은 제2 구리층(40)보다 입자의 크기가 크게 형성된다.

제1 구리층(30) 및 제2 구리층(40)은 전해 도금을 통해 형성될 수 있다. 이 때, 제1 구리층(30)은 제2 구리층(40)보다 1.5 내지 3배의 전류 밀도로 도금될 수 있다(S210). 또한, 제1 구리층(30)은 제2 구리층(40)보다 1/3 내지 1/2배의 시간으로 도금될 수 있다(S220).

외부 전극부(20)에 제1 구리층(30)을 도금할 때 전류 밀도를 높이고, 도금 시간을 줄임으로써, 제1 구리층(30)의 입자 크기를 제2 구리층(40)의 입자 크기보다 증가시킬 수 있다. 즉, 외부 전극부(20)가 구리 도금액에 노출되는 시간을 줄이면서도 요구되는 두께로 제1 구리층(30)이 형성될 수 있도록 전류 밀도를 높인다.

이렇게 함으로써, 본 발명의 일 실시예에 따른 기판 내장용 소자의 제조 방법은 외부 전극부(20)가 구리 도금액에 노출되는 시간을 감소시킬 수 있다. 이로 인해, 외부 전극부(20)의 글래스 프릿이 침식되는 것을 최소화하여 소자(100)의 내습 및 가동수명에 대한 신뢰성을 증가시킬 수 있다.

도 5는 본 발명의 일 실시예에 따른 소자 내장 인쇄회로기판을 나타내는 단면도이다.

도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따른 소자 내장 인쇄회로기판(1000)은 기판 내장용 소자(100), 코어부(200), 회로 패턴(300)을 포함하고, 충진재(400) 및 도통홀(500)을 더 포함할 수 있다.

기판 내장용 소자(100)는 특정 기능을 발휘하기 위해 후술할 코어부(200)에 내장되고 유전층(11), 내부 전극층(13), 외부 전극부(20) 및 구리층(30, 40)을 포함하는데, 자세한 내용은 상술하였으므로 중복되는 범위에서 설명을 생략한다.

코어부(200)는 소자(100)가 내장되도록 공동(210)이 형성된다.

코어부(200)는 층간 절연 소재로, 통상적으로 사용되는 고분자 수지를 포함할 수 있다. 일 예로써, 프리프레그, FR-4, BT(Bismaleimide-Triazine), ABF(Ajinomoto Build-up Film) 등의 에폭시계 수지를 사용할 수 있다.

공동(210)은 소자(100)가 코어부(200)에 내장되는 공간이다. 공동(210)은 일체로 형성된 코어부(200)를 가공하여 형성될 수 있으나, 이에 제한되는 것은 아니고 각각 별개로 형성된 제1 코어 및 제2 코어가 일정 거리 이격되도록 배치하여 형성될 수도 있다. 마찬가지로, 도 5에는 공동(210)이 하나인 것을 도시하고 있으나, 공동(210)은 복수로 형성될 수도 있다.

도 5에는 공동(210)이 코어부(200)의 상면과 하면을 모두 개방시키도록 도시되어 있으나, 설계 상의 필요 등에 따라 공동(210)이 코어부(200)의 상면 또는 하면의 일부를 개방하도록 변형되어 형성될 수 있다. 공동(210)이 코어부(200)의 상면만을 개방하도록 형성된 경우에는, 공동(210)이 형성된 코어부(200)의 하단부에 외부 전극부(20)와 후술할 회로 패턴(300)을 연결하기 위한 비아가 형성될 수 있다.

회로 패턴(300)은 코어부(200)에 형성된다. 회로 패턴(300)은 코어부(200)의 적어도 일면에 형성된 도전층 중 일부를 제거하여 형성될 수 있고, 코어부의 적어도 일면 중 일부 영역에 도전성 물질을 형성시킴으로써 형성될 수도 있다.

도 5에는 회로 패턴(300)이 코어부(200)의 양면에 형성되어 있는 것을 도시하고 있으나, 이는 예시적인 것으로 코어부(200)의 일면에만 회로 패턴(300)이 형성될 수도 있다.

이렇게 함으로써, 본 발명의 일 실시예에 따른 소자 내장 인쇄회로기판(1000)은 코어부(200)의 소자(100)를 내장함으로써 기판(1000)의 경박 단소화를 구현할 수 있다. 또한, 상술한 바와 같이 소자(100)의 특성 저하가 방지될 수 있으므로 기판(1000)의 특성 저하가 방지될 수 있다.

충진재(400)는 공동(210)의 내주면 중 적어도 일부와 소자(100) 사이에 개재된다. 즉, 충진재(400)는 코어부(200)의 공동(210)에 충진되어 공동(210)에 내장된 소자(100)의 변위 발생을 제한할 수 있다.

충진재(400)는 일 예로서, 액상의 잉크 형태로 공동(210)에 제공된 후, 용매가 증발한 후에는 고체상의 비전도성 물질일 수 있다. 또한, 반경화상태의 프리프레그(Prepreg)를 사용할 수도 있다.

도통홀(500)은 회로 패턴(300)과 외부 전극부(20)를 전기적으로 연결하도록 충진재(400)에 형성될 수 있다. 도통홀(500)은 소자(100)가 노출되도록 충진재(400)에 비아홀을 가공하고 비아홀에 도전성 물질을 충진함으로써 형성될 수 있다.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.

10: 적층부
11: 유전층
13, 15: 내부 전극층
20: 외부 전극부
21: 제1 외부 전극부
23: 제2 외부 전극부
30: 제1 구리층
40: 제2 구리층
100: 기판 내장용 소자
200: 코어부
210: 공동
300: 회로 패턴
400: 충진재
500: 도통홀
1000: 소자 내장 인쇄회로기판

Claims

유전층, 및 인접하는 상기 유전층 사이에 형성되는 내부 전극층을 포함하는 적층부;
전도성 물질을 포함하고, 인접하는 상기 내부 전극층에 서로 다른 전하를 인가하도록 상기 적층부의 외면에 형성되는 외부 전극부;
상기 외부 전극부를 커버하도록 상기 외부 전극부의 외면에 형성되는 제1 구리층; 및
상기 제1 구리층을 커버하도록 상기 제1 구리층 상에 형성되는 제2 구리층;
을 포함하고,
상기 제1 구리층은, 상기 제2 구리층보다 입자의 크기가 큰, 기판 내장용 소자.
제1항에 있어서,
상기 제1 구리층은 0.1μm 내지 4μm의 두께로 형성되는, 기판 내장용 소자.
제1항에 있어서,
상기 전도성 물질은 구리, 니켈 및 이들의 합금 중 적어도 어느 하나를 포함하는, 기판 내장용 소자.
유전층 및 인접하는 상기 유전층 사이에 개재된 내부 전극층을 포함하는 적층부, 및 전도성 물질을 포함하고 인접하는 상기 내부 전극층에 서로 다른 전하를 인가하도록 상기 적층부의 외면에 형성되는 외부 전극부를 형성하는 단계;
상기 외부 전극부의 외면에 제1 구리층을 형성하는 단계; 및
상기 제1 구리층 상에 제2 구리층을 형성하는 단계;
를 포함하고,
상기 제1 구리층은, 상기 제2 구리층보다 입자의 크기가 크게 형성되는, 기판 내장용 소자의 제조 방법.
제4항에 있어서,
상기 제1 구리층 및 상기 제2구리층은
전해 도금을 통해 형성되는, 기판 내장용 소자의 제조 방법.
제5항에 있어서,
상기 제1 구리층은,
상기 제2 구리층보다 1.5 내지 3배의 전류 밀도로 도금되는, 기판 내장용 소자의 제조 방법.
제6항에 있어서,
상기 제1 구리층은,
상기 제2 구리층보다 1/3 내지 1/2배의 시간으로 도금되는, 기판 내장용 소자의 제조 방법.
제1항 또는 제3항 중 어느 한 항에 따른 기판 내장용 소자;
상기 소자가 내장되도록 공동이 형성되는 코어부; 및
상기 코어부에 형성되는 회로 패턴;
을 포함하는 소자 내장 인쇄회로기판.
제8항에 있어서,
상기 공동의 내주면 중 적어도 일부와 상기 소자 사이에 개재되는 충진재; 를 더 포함하는 소자 내장 인쇄회로기판.
제9항에 있어서,
상기 회로 패턴과 상기 외부 전극부를 전기적으로 연결하도록 상기 충진재에 형성되는 도통홀; 을 더 포함하는 소자 내장 인쇄회로기판.