WO2006022060A1 - 積層セラミックコンデンサおよびその等価直列抵抗調整方法 - Google Patents

積層セラミックコンデンサおよびその等価直列抵抗調整方法 Download PDF

Info

Publication number
WO2006022060A1
WO2006022060A1 PCT/JP2005/010025 JP2005010025W WO2006022060A1 WO 2006022060 A1 WO2006022060 A1 WO 2006022060A1 JP 2005010025 W JP2005010025 W JP 2005010025W WO 2006022060 A1 WO2006022060 A1 WO 2006022060A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive layer
multilayer ceramic
external electrode
ceramic capacitor
conductive
Prior art date
Application number
PCT/JP2005/010025
Other languages
English (en)
French (fr)
Inventor
Mitsuhiro Kusano
Shizuharu Watanabe
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to KR1020077003940A priority Critical patent/KR100884205B1/ko
Priority to JP2006531915A priority patent/JP4038621B2/ja
Priority to EP05775081A priority patent/EP1783790B1/en
Priority to KR1020087030535A priority patent/KR20080111568A/ko
Priority to DE602005022200T priority patent/DE602005022200D1/de
Priority to PCT/JP2005/015270 priority patent/WO2006022258A1/ja
Priority to AT05775081T priority patent/ATE473510T1/de
Priority to CN2005800257715A priority patent/CN1993784B/zh
Publication of WO2006022060A1 publication Critical patent/WO2006022060A1/ja
Priority to US11/670,540 priority patent/US7659568B2/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Definitions

  • the present invention relates to a multilayer ceramic capacitor and an equivalent series resistance adjustment method thereof, and more particularly to a multilayer ceramic capacitor having an external electrode also provided with a function as a resistance element and an equivalent series resistance adjustment method thereof. is there.
  • a multilayer ceramic capacitor has been used to remove high-frequency voltage fluctuations in a smoothing circuit, while a tantalum capacitor or aluminum electrolytic capacitor has been used to remove low-frequency voltage fluctuations. In this way, capacitors were used separately.
  • monolithic ceramic capacitors have been used exclusively to eliminate high-frequency voltage fluctuations because monolithic ceramic capacitors have a lower equivalent series resistance (ESR) than tantalum capacitors and aluminum electrolytic capacitors.
  • ESR equivalent series resistance
  • the equivalent circuit components of a multilayer ceramic capacitor are approximately only C and L components, which easily oscillate in response to low-frequency voltage fluctuations and generate noise. Therefore, in order to eliminate the low-frequency voltage fluctuation, it was necessary to use a large ESR capacitor that does not oscillate with respect to the low-frequency voltage fluctuation, that is, a tantalum capacitor or an aluminum electrolytic capacitor as described above.
  • tantalum capacitors and aluminum electrolytic capacitors are larger than multilayer ceramic capacitors, and are an obstacle to miniaturization of electronic devices equipped with such capacitors.
  • a resistance component as a discrete component is connected in series to a multilayer ceramic capacitor so that a resistance component is added to the circuit, and a method for suppressing oscillation in response to low frequency voltage fluctuations is also used. It has been. However, in this case, a mounting area for connecting the resistive element as a discrete component is required, which also becomes an obstacle to miniaturization of the electronic device.
  • Patent Document 1 Japanese Patent Laid-Open No. 4-337616
  • a metal oxide film is formed on the surface of an external electrode, and barrel polishing is applied to change the thickness of the metal oxide film, for example. Therefore, it is described that ESR is adjusted.
  • Patent Document 2 Japanese Patent Application Laid-Open No. 11-121276 describes that an ESR is adjusted by forming an intermetallic compound with Sn on an external electrode.
  • an external electrode includes a first conductive layer made of a hardly oxidizable metal, and a conductive oxide formed on the first conductive layer. And a third conductive layer composed of a second conductive layer made of a mixture of an insulating oxide and a third conductive layer formed on the second conductive layer and having a difficult acidity metal force, It describes increasing ESR.
  • the first conductive layer has an N or N / H atmosphere.
  • the second conductive layer is mainly composed of ruthenium oxide, ruthenium oxide compound, or graphite, and is formed by baking in the atmosphere.
  • the third conductive layer has a main component containing at least one metal selected from Pd, Ag, Pt, Au, Rh, Ir, and Ru force, and is formed by baking in the atmosphere.
  • Patent Document 1 The technique described in Patent Document 1 has a problem that, since the ESR is first adjusted by the thickness of the metal oxide film, it is relatively difficult to adjust the ESR.
  • Patent Document 2 has a problem that it is difficult to obtain a sufficient ESR because the specific resistance of the intermetallic compound is relatively small.
  • the material cost for the conductive layer 3 will be high.
  • the material for the second conductive layer When a resistance component such as a non-reduced ruthenium oxide compound is used as the material for the second conductive layer, a highly reliable electrical connection with the internal electrode is obtained. Therefore, a layer for ensuring conduction with the internal electrode is further required.
  • the first conductive layer described above also has a function of ensuring electrical continuity with the internal electrode. Therefore, in the technique described in Patent Document 3, the first to third conductive layers are essential. An increase in the thickness of the external electrode is inevitable.
  • Patent Document 1 JP-A-4-337616
  • Patent Document 2 Japanese Patent Laid-Open No. 11-121276
  • Patent Document 3 Japanese Patent Laid-Open No. 2001-223132
  • an object of the present invention is to provide a multilayer ceramic capacitor having an external electrode capable of solving the above-described problems and a method for adjusting the equivalent series resistance thereof.
  • the present invention provides a capacitor body having a laminated structure in which ceramic layers and internal electrodes are alternately laminated, and an external formed on the outer surface of the capacitor body so as to be electrically connected to the internal electrodes.
  • the external electrode is an In-Sn composite, and is first directed to a multilayer ceramic capacitor that includes an electrode and the internal electrode includes an M or Ni alloy.
  • a first conductive layer containing an oxide and a glass component is provided.
  • the external electrode preferably further includes a metal plating layer formed on the outer surface side of the first conductive layer.
  • the external electrode mainly includes a second conductive layer containing Cu or a Cu alloy formed between the first conductive layer and the metal plating layer, or a conductive metal component and a thermosetting resin. It is more preferable to further include a second conductive layer containing a conductive resin as a component. Yes.
  • the metal plating layer described above preferably includes a Ni plating layer as a base and a Sn or solder plating layer formed thereon.
  • the first conductive layer may further include a conductive metal component or an insulating oxide for adjusting the resistance value of the external electrode.
  • the present invention provides a multilayer ceramic capacitor as described above, that is, a capacitor main body having a multilayer structure in which ceramic layers and internal electrodes are alternately stacked, and a capacitor main body that is electrically connected to the internal electrodes.
  • the resistance value of the external electrode is adjusted by changing at least one of the addition amount of the glass component and the glass soft spot contained in the conductive layer. It is characterized by comprising a process.
  • the conductive layer provided for the external electrode contains a conductive metal component or an insulating oxide in addition to the In—Sn composite oxide and the glass component, the amount of these glass components added
  • the resistance value of the external electrode is adjusted by changing at least one of the glass softening point and the amount of conductive metal component or insulating oxide added.
  • the external electrode includes a first conductive layer containing an In—Sn composite oxide and a glass component, and a conductive metal component and a thermosetting coating formed on the outer surface side of the first conductive layer. And a second conductive layer containing a conductive resin mainly composed of fat, the amount of glass component added and the glass soft spot in the first conductive layer, and the second conductive layer The resistance value of the external electrode is adjusted by changing at least one of the addition amounts of the conductive metal component contained in the external electrode.
  • the first conductive layer contains a conductive metal component or an insulating oxide in addition to the In-Sn composite oxide and the glass component
  • the first conductive layer At least the amount of added calories of the glass component, the glass soft spot, the amount of the conductive metal component or the insulating oxide, and the amount of the conductive metal component contained in the second conductive layer.
  • At least one internal electrode is connected to the first conductive layer of the lead portion electrically connected to the external electrode.
  • a step of adjusting the equivalent series resistance of the multilayer ceramic capacitor by changing the length of the contacted side may be further provided.
  • the multilayer ceramic capacitor typically has a length of a side of the lead part in contact with the first conductive layer that is opposite to that of the lead part of the internal electrode.
  • the structure has at least one internal electrode that is shorter than the length of the facing side.
  • the inventor of the present invention has found an In—Sn composite oxide as a result of various investigations on a substance that can be a resistance component (a conductive component having a predetermined resistance value).
  • Baking in a neutral or reducing atmosphere such as 2 can be applied without problems. As a result, even if M or Ni alloy is used for the internal electrode provided in the capacitor body, it does not cause any problems.
  • Ni is formed between the internal electrode containing M or Ni alloy.
  • the first conductive layer containing the In-Sn composite oxide and the glass component can be easily controlled in resistance so that the effect of the equivalent series resistance adjustment method described later is clear. Togashi.
  • the weather resistance of the multilayer ceramic capacitor can be ensured.
  • the multilayer ceramic capacitor can be made suitable as a surface mount component.
  • the external electrode further includes a second conductive layer containing Cu or a Cu alloy formed between the first conductive layer and the metal plating layer, the weather resistance of the multilayer ceramic capacitor
  • the multilayer ceramic capacitor can be provided with sufficient plating resistance required in the plating process for forming the metal plating layer.
  • the external electrode includes a conductive resin mainly composed of a conductive metal component and a thermosetting resin formed between the first conductive layer and the metal plating layer. If the second conductive layer including the second conductive layer is further provided, the same effect as in the case of further including the second conductive layer including Cu or Cu alloy described above can be obtained. Even if the amount of the conductive metal component contained in the second conductive layer is changed, the resistance value of the external electrode can be adjusted. In the case of the second conductive layer containing Cu or Cu alloy, for example, a baking process at a temperature of about 800 ° C. is necessary to form the second conductive layer.
  • the second conductive layer in order to form it, a heat curing process at a relatively low temperature of about 250 ° C. is sufficient. Therefore, less energy is required for heating compared to the case of the second conductive layer containing Cu or Cu alloy, and the heating equipment can be simplified, so that the process can be simplified.
  • the first conductive layer further includes a conductive metal component or an insulating oxide for adjusting the resistance value of the external electrode
  • the conductive metal component or the insulating oxide The resistance value of the external electrode can also be adjusted by changing the amount of added material.
  • the conductive layer provided in the external electrode! Then, while using an In—Sn composite oxide that is a conductive component having a predetermined resistance value, by changing at least one of the addition amount of the glass component that is an electrical insulating component and the glass soft point, an external component can be obtained. Since the resistance value of the electrode is adjusted, the equivalent series resistance of the multilayer ceramic capacitor can be easily adjusted.
  • the conductive layer further includes a conductive metal component or an insulating oxide!
  • the addition amount of the conductive metal component or the insulating oxide can be changed. Since the resistance value of the external electrode can be adjusted, the method for adjusting the resistance value of the external electrode can be diversified.
  • the external electrode includes a conductive metal component and a thermosetting resin formed on the outer surface side of the first conductive layer.
  • the conductive metal component contained in the second conductive layer can be obtained only by adjusting the resistance value on the first conductive layer side. Since it is possible to adjust the resistance value by changing the amount of added, it is possible to further diversify the method of adjusting the resistance value of the external electrode.
  • the length of the side in contact with the first conductive layer of the lead portion provided in the internal electrode is also changed. Since the equivalent series resistance of the capacitor can be adjusted, if this method is adopted, the adjustment range of the equivalent series resistance can be further expanded.
  • FIG. 1 is a front view schematically showing a multilayer ceramic capacitor 1 according to a first embodiment of the present invention with a cross section in the direction of lamination.
  • FIG. 2 is a front view schematically showing a multilayer ceramic capacitor 11 according to a second embodiment of the present invention, with a cross section facing in the stacking direction.
  • FIG. 3 is a front view schematically showing a multilayer ceramic capacitor 21 according to a third embodiment of the present invention, with a cross section facing in the stacking direction.
  • FIG. 4 is a plan view schematically showing a multilayer ceramic capacitor 31 according to a fourth embodiment of the present invention, with a cross section extending in the principal surface direction of the ceramic layer 3.
  • FIG. 5 is data obtained in Experimental Example 4 and shows the relationship between the Ag exposure rate and ESR.
  • FIG. 1 shows a multilayer ceramic capacitor 1 according to the first embodiment of the present invention.
  • the multilayer ceramic capacitor 1 includes a chip-shaped capacitor body 2.
  • the capacitor body 2 has a laminated structure in which a plurality of ceramic layers 3 also having dielectric ceramic force and internal electrodes 4 and 5 containing M or Ni alloy are alternately laminated.
  • the internal electrodes 4 and the internal electrodes 5 are alternately arranged and face each other with the ceramic layer 3 interposed therebetween, thereby forming a capacitance.
  • One external electrode 6 is electrically connected to the internal electrode 4, and the other external electrode 7 is electrically connected to the internal electrode 5.
  • each of the external electrodes 6 and 7 is a conductive material containing an In-Sn composite oxide as a conductive component having a predetermined resistance value and a glass component as an electrical insulating component.
  • a layer 8 and a metal plating layer 9 formed thereon are provided.
  • the conductive layer 8 is formed by applying a paste containing In—Sn composite oxide powder, glass frit, and an organic binder on the end of the capacitor body 2 and baking it in an N atmosphere, for example.
  • the In—Sn composite oxide powder described above is, for example, a predetermined In O powder.
  • Amount of SnO powder and then set the temperature and time conditions for SnO to fully dissolve.
  • the addition amount of SnO powder is based on the total amount of In O powder and SnO powder.
  • the conductivity and reduction resistance should be chosen so that the SnO powder is in the range of 1-15% by weight
  • the conductive layer 8 may further include, for example, a conductive metal component such as Ag or an insulating oxide such as Al 2 O or ZrO in order to adjust the resistance value of the external electrodes 6 and 7.
  • the metal plating layer 9 preferably includes a Ni plating layer as a base and a Sn or solder plating layer formed thereon.
  • the conductive layer 8 includes In—
  • the presence of the metal plating layer 9 in each of the external electrodes 6 and 7 ensures the weather resistance of the multilayer ceramic capacitor 1, and good solderability when the multilayer ceramic capacitor 1 is surface-mounted. Can be provided for external electrodes 6 and 7.
  • the resistance values of the external electrodes 6 and 7 are adjusted.
  • the resistance values of the external electrodes 6 and 7 are substantially controlled by the resistance value of the conductive layer 8.
  • the In—Sn composite oxide functions as a conductive component having a predetermined resistance value
  • the glass component functions as an electrical insulating component. Therefore, the adjustment of the resistance value of the conductive layer 8 can be confirmed by changing at least one of the addition amount of the glass component contained therein and the glass soft spot as can be confirmed in an experimental example described later. It can be done easily.
  • the conductive layer 8 further contains a conductive metal component such as Ag, the conductive metal component functions as a conductive component for lowering the resistance value.
  • conductive layer 8 is A1
  • this insulating oxide such as O or ZrO
  • the object functions as an insulating component for increasing the resistance value. Therefore, in this case, the addition amount of the glass component, the glass softening point, and the conductive metal component or insulating oxide By changing at least one of the addition amounts, the resistance value of the conductive layer 8, and hence the resistance values of the external electrodes 6 and 7, can be adjusted, and as a result, the ESR of the multilayer ceramic capacitor 1 can be adjusted.
  • FIG. 2 shows a multilayer ceramic capacitor 11 according to the second embodiment of the present invention.
  • a multilayer ceramic capacitor 11 shown in FIG. 2 includes many elements in common with the multilayer ceramic capacitor 1 shown in FIG. Therefore, in FIG. 2, elements corresponding to those shown in FIG. 1 are denoted by the same reference numerals, and redundant description is omitted.
  • a multilayer ceramic capacitor 11 shown in FIG. 2 is characterized in that each of the external electrodes 6 and 7 further includes a second conductive layer 12 containing Cu or Cu alloy! / The second conductive layer 12 is formed on the outer surface side of the first conductive layer 8, that is, between the first conductive layer 8 and the metal plating layer 9.
  • the second conductive layer 12 for example, a paste containing Cu powder or Cu alloy powder, glass frit, and an organic vehicle is applied to the first conductive layer 8 so as to cover it, It can be formed by baking.
  • the presence of the second conductive layer 12 can further improve the weather resistance of the multilayer ceramic capacitor 11, and can also be used to form the metal plating layer 9. Sufficient plating resistance in the process can be given to the multilayer ceramic capacitor 11.
  • FIG. 3 shows a multilayer ceramic capacitor 21 according to a third embodiment of the present invention.
  • the multilayer ceramic capacitor 21 shown in FIG. 3 has many elements in common with the multilayer ceramic capacitor 1 shown in FIG. 1 or the multilayer ceramic capacitor 11 shown in FIG. Therefore, in FIG. 3, elements corresponding to the elements shown in FIG. 1 or FIG.
  • the multilayer ceramic capacitor 21 shown in FIG. 3 includes a second conductive layer 12a including a conductive metal component mainly composed of a conductive metal component and a thermosetting resin in each of the external electrodes 6 and 7. Is further provided.
  • the second conductive layer 12a is formed on the outer surface side of the first conductive layer 8, that is, between the first conductive layer 8 and the metal plating layer 9.
  • the second conductive layer 12a includes, for example, a conductive metal component such as Ag powder and phenolic resin.
  • a conductive resin containing such a thermosetting resin as described above is applied on the first conductive layer 8 so as to cover it, and is thermally cured.
  • the weather resistance can be improved and the plating resistance can be provided.
  • the resistance value of the external electrodes 6 and 7 can also be adjusted by changing the amount of the conductive metal component contained in the second conductive layer 12a. That is, the exposure rate of the conductive metal component on the surface of the second conductive layer 12a is changed by changing the addition amount of the conductive metal component, thereby adjusting the resistance values of the external electrodes 6 and 7. can do.
  • the second conductive layer 12a is formed, a heat curing process at a relatively low temperature of, for example, about 250 ° C is sufficient, so that energy necessary for heating for the heat curing is sufficient. Less process is required and the heating equipment can be further simplified, so that the process can be simplified.
  • the first conductive layer 8 may include a conductive metal component such as Ag or an insulating oxide such as Al 2 O or ZrO.
  • FIG. 4 is a plan view schematically showing a multilayer ceramic capacitor 31 according to the fourth embodiment of the present invention, with a cross section extending in the principal surface direction of the ceramic layer 3.
  • the multilayer ceramic capacitor 31 shown in FIG. 4 has many elements in common with the multilayer ceramic capacitor 1 shown in FIG. Accordingly, in FIG. 4, elements corresponding to those shown in FIG. 1 are denoted by the same reference numerals, and redundant description is omitted.
  • the multilayer ceramic capacitor 31 shown in FIG. 4 is in contact with the first conductive layer 8 of the lead portion 32 that is electrically connected to the external electrode 6 in the internal electrode 4.
  • Side length 33 force The internal electrode 4 is characterized by being shorter than the side length 34 facing the lead-out portion 32.
  • the internal electrode 4 facing the internal electrode 4 with the ceramic layer 3 interposed therebetween has a configuration substantially similar to that of the internal electrode 4. Yes.
  • the structural features as described above are a result of applying the following ESR adjustment method.
  • the ESR of the multilayer ceramic capacitors 1, 11, and 21 is adjusted by adjusting the resistance values of the external electrodes 6 and 7 themselves.
  • the stacking is performed in addition to adjusting the resistance values of the external electrodes 6 and 7, by changing the length 33 of the side of the lead portion 32 in contact with the first conductive layer 8, the stacking is performed. Adjust the ESR of the ceramic capacitor 31!
  • the length of the side of the lead portion 32 in contact with the first conductive layer 8 is clear, as will be apparent from the experimental example force described later.
  • the ESR of the multilayer ceramic capacitor 31 can be changed relatively greatly. Therefore, according to the fourth embodiment, a wider adjustment range can be realized for ESR adjustment.
  • the side length 33 of the lead portion 32 of the internal electrode 4 is changed.
  • the lead length of the other internal electrode 5 is similarly changed. Is changed. Note that the side length is not limited to all of the internal electrodes 4 and 5 for the ESR adjustment, but may be at least one of the internal electrodes 4 and 5.
  • the external electrodes 6 and 7 provided in the multilayer ceramic capacitor 31 shown in FIG. 4 are configured only by the first conductive layer 8. However, this also applies to the multilayer ceramic capacitor 31 according to the fourth embodiment, which is not the essential feature of the fourth embodiment, and the external electrode 6 and the external electrode 6 shown in FIG. 7 may be employed.
  • the external electrodes 6 and 7 include the conductive layer 8 and the metal plating layer 9 in the first embodiment, and the first conductive layer 8 and the second conductive layer 9 in the second and third embodiments.
  • the force which had the laminated structure provided with the conductive layer 12 or 12a and the metal plating layer 9 may further include a layer having another function between these layers.
  • both the external electrodes 6 and 7 are provided with the conductive layer 8 and the like, thereby providing a function as a resistance element.
  • Experimental Example 1 was carried out in order to confirm the effect of the In—Sn complex oxide, which is a characteristic configuration of the present invention.
  • a capacitor body for a multilayer ceramic capacitor was prepared by a known method so that the internal electrode contains Ni and the capacitance is 1 F.
  • a conductive layer paste was prepared as follows in Examples within the scope of the present invention.
  • the content of SnO powder is 5 wt% with respect to the total amount of InO powder and SnO powder.
  • InO powder was mixed with InO powder so that the rate was 1400 ° C in air for 5 hours.
  • In—Sn composite oxide powder was obtained.
  • In-Sn composite oxides even if the amount of SnO powder added is changed within the range of 1 to 15% by weight, almost the same conductivity is achieved.
  • the In-Sn composite oxide powder obtained as described above was added to a glass frit (B-Si-Zn-Ba-Ca-Al-based glass, soft spot: about 560 °. C, average particle size: approx. 1 m) and an organic vehicle containing 80 parts by weight of terbinol organic solvent and 20 parts by weight of a binder made of acrylic resin, “In—Sn composite oxide”: The mixture was mixed so that the volume ratio of “glass”: “organic vehicle” was 1: 1: 8, and a conductive layer paste was obtained by roll dispersion treatment.
  • the conductive layer paste was applied to each end of the capacitor body prepared as described above by the dipping method and dried at a temperature of 150 ° C. for 10 minutes.
  • the coating film thickness after drying was about 60 ⁇ m.
  • the capacitor body coated with the conductive layer paste and dried as described above is passed through a continuous belt furnace, and the maximum temperature is 780 ° C in an N atmosphere (oxygen concentration: 10 ppm or less).
  • Heat treatment was performed for 15 minutes, and a multilayer ceramic capacitor as a sample was obtained.
  • a paste for a conductive layer was prepared using RuO, Ca-Sr-Ru composite oxide and graphite, respectively, instead of In-Sn composite oxide.
  • Example A multilayer ceramic capacitor as a sample was produced by the same method as in.
  • Experimental Example 2 was conducted to confirm that the ESR of the multilayer ceramic capacitor can be adjusted by the addition amount of the glass component contained in the conductive layer, the glass softening point, and the addition amount of the conductive metal component. Is.
  • ESR was measured for 10 samples, and the average value and standard deviation were calculated. At the same time, the variation (3CV) was calculated based on the following equation.
  • the ESR could be adjusted by changing the amount of applied force of the glass component, and the variation in the adjusted ESR was relatively small.
  • the conductive layer paste produced as an example in Experimental Example 1 contained a glass component with a soft spot of about 560 ° C. In addition to this, the soft spot was found in the same composition system. Conductive paste containing a glass component having a glass component of about 580 ° C and a conductive layer paste containing a glass component having a softening point of about 600 ° C were prepared. Using the same method as above, a multilayer ceramic capacitor was made as a sample. ESR was measured for 10 samples, the average value was obtained, and the variation (3CV) was obtained. The results are shown in Table 3.
  • ESR can be adjusted by changing the glass soft saddle point of the glass component contained in the conductive layer paste, and the variation in adjusted ESR is relatively small. won.
  • the glass soft spot was changed by changing the ratio of constituent elements with the same glass composition of the composition used in the example of experimental example 1.
  • the glass soft spot may be changed by changing the constituent element species.
  • the conductive layer paste produced as an example in Experimental Example 1 did not contain a conductive metal component, the Ag powder was 5% by volume and 10% by volume with respect to the total amount of the In—Sn composite oxide powder. % And 20% by volume were further prepared for each conductive layer paste, and a multilayer ceramic capacitor as a sample was prepared using the same method as in Experimental Example 1 for these conductive layer pastes. Then, ESR was measured for 10 samples, and the average value was obtained and the variation (3CV) was obtained. The results are shown in Table 4.
  • the ESR can be adjusted by adding a conductive metal component to the conductive layer paste or changing the amount of the conductive metal component added.
  • the variability of the adjusted ESR was relatively small.
  • the conductive layer paste produced as an example in Experimental Example 1 did not contain an insulating oxide, but as an insulating oxide, an Al 2 O powder and a ZrO powder were respectively In-
  • conductive layer pastes were added so as to be 5% by volume, 10% by volume, and 20% by volume with respect to the total amount of the Sn composite oxide powder.
  • ESR was measured for 10 samples, the average value was obtained, and the variation (3 CV) was obtained. The results are shown in Tables 5 and 6.
  • the ESR was adjusted by adding insulating oxide to the conductive layer paste or changing the amount of insulating oxide added. Can also The adjusted ESR variation was relatively small.
  • a conductive paste containing Cu powder, glass, and an organic vehicle is applied to half of the multilayer ceramic capacitor so as to cover the first conductive layer, and then the conductive paste is thus formed.
  • the second baking was held for 15 minutes at a maximum temperature of 750 ° C in an N atmosphere.
  • a second conductive layer was formed on the first conductive layer.
  • ESR was measured for each sample.
  • Experimental Example 4 as the first conductive layer paste, the same In-Sn composite oxide powder prepared in Experimental Example 1 was used, and the same glass frit and organic material as used in Experimental Example 1 were used. In addition to mixing with vehicle, Ag powder (average particle size: about 1 m) for adjusting the resistance value is mixed, and “In—Sn composite oxide”: “Glass”: “Ag”: “Organic vehicle” The first conductive layer paste was obtained by roll dispersion treatment with mixing at a volume ratio of 9.7: 10: 0.3: 80.
  • the first conductive layer paste described above was applied to each end of the same capacitor body as used in Experimental Example 1 by the dipping method, and dried at a temperature of 150 ° C for 10 minutes. .
  • the coating thickness after drying was about 60 ⁇ m.
  • the capacitor body coated with the first conductive layer paste and dried as described above is passed through a continuous belt furnace, and the maximum temperature is obtained in an N atmosphere (oxygen concentration: 10 ppm or less).
  • a heat treatment was performed for 15 minutes at 780 ° C to obtain a multilayer ceramic capacitor in which the first conductive layer was formed on the external electrode.
  • the ESR was measured at this stage, the average value for all 10 samples was 134 m ⁇ .
  • a conductive resin containing Ag powder as a conductive metal component and phenol resin as a thermosetting resin is applied onto the first conductive layer of the multilayer ceramic capacitor.
  • a second conductive layer was formed by coating and curing at a temperature of 250 ° C. for 60 minutes, and ESR was measured at this stage (before plating). This ESR is shown in the “before” column of Table 8.
  • Ni plating and Sn plating were sequentially performed by applying a known barrel plating method, and the ESR after this plating was also measured. And the ESR after plating against the ESR before plating The rate of change was determined. These results are shown in the columns “After plating” and “ESR change rate after plating” in Table 8, respectively.
  • FIG. 5 shows the reciprocal of the Ag exposure rate in the second conductive layer, that is, the relationship between “lZAg exposure rate” and “post-plating ESR”. Note that “lZAg exposure rate” is expressed as “1” when the Ag exposure rate is 100%.
  • the points plotted with “ ⁇ ” indicate that before the formation of the second conductive layer. In other words, show the case where the surface of the external electrode is covered with a conductive metal, V (corresponding to an Ag exposure rate of 100%)! /
  • the resistance value can be controlled by changing the Ag volume ratio (mixing ratio) to change the exposed area of Ag.
  • a capacitor body for a multilayer ceramic capacitor was prepared by a known method so that the internal electrode contains Ni and the capacitance is 1 F. At this time, the length of the side of the lead portion of the internal electrode where the end face force of the capacitor body is also exposed (that is, the lead Three types of capacitor bodies with a width dimension of 1500 m, 1000 m and 500 m were prepared. In all three types of capacitor bodies, the length of the side of the inner electrode facing the lead-out portion was 3000 / zm.
  • a conductive layer paste was prepared as follows.
  • InO powder was mixed with InO powder so that the rate was 1400 ° C in air for 5 hours.
  • the In—Sn composite oxide powder obtained as described above was added to a glass frit (B—Si—Zn—Ba—Ca—A1-based glass, soft spot: about 560 °. C, average particle size: approx .: L m), resistance adjusting Ag powder (average particle size: approx. 1 ⁇ m), 80 parts by weight of terbinol organic solvent and 20 parts by weight of acrylic soot
  • the volume ratio of ⁇ ⁇ ⁇ ⁇ -Sn composite oxide ”:“ glass ”:“ Ag ”:“ organic vehicle ” is 9.7: 10: 0.3: 80.
  • a conductive layer paste was obtained by roll dispersion treatment.
  • the conductive layer paste was applied to each end of the capacitor body prepared as described above by the dipping method, and dried at a temperature of 150 ° C. for 10 minutes.
  • the coating film thickness after drying was about 60 ⁇ m.
  • the capacitor body coated with the conductive layer paste and dried as described above is passed through a continuous belt furnace, and the maximum temperature is 780 ° C in an N atmosphere (oxygen concentration: 10 ppm or less).
  • a multilayer ceramic capacitor serving as a sample was obtained by performing a heat treatment for 15 minutes.
  • a conductive layer paste as a comparative example including Cu powder, glass, and an organic vehicle was prepared, and the capacitor prepared as described above.
  • This conductive layer paste was applied to each end of the main body by the dip method, dried, and then subjected to a heat treatment that was held at a maximum temperature of 750 ° C for 15 minutes in an N atmosphere.
  • the ESR shown in Table 9 is an average of 10 samples.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

 抵抗素子としての機能をも与える外部電極を備える積層セラミックコンデンサにおいて、還元性雰囲気中での焼き付けによっても還元せず、それゆえ、内部電極においてNiまたはNi合金を用いることができ、また、内部電極との間で良好な電気的接続状態を実現し得る、外部電極のための好ましい構造を提供する。コンデンサ本体(2)の外表面上に形成される外部電極(6および7)を、導電層(8)およびその上に形成される金属めっき層(9)を備える構造とし、導電層(8)を、In-Sn複合酸化物とガラス成分とを含む組成とする。

Description

明 細 書
積層セラミックコンデンサおよびその等価直列抵抗調整方法
技術分野
[0001] この発明は、積層セラミックコンデンサおよびその等価直列抵抗調整方法に関する もので、特に、抵抗素子としての機能をも与えられた外部電極を備える積層セラミック コンデンサおよびその等価直列抵抗調整方法に関するものである。
背景技術
[0002] 従来、平滑回路の高周波電圧変動を除去するためには、積層セラミックコンデンサ を用い、他方、低周波電圧変動を除去するためには、タンタルコンデンサやアルミ- ゥム電解コンデンサを用いると ヽうように、コンデンサを使 ヽ分けて 、た。
[0003] 上述のように、積層セラミックコンデンサが専ら高周波電圧変動を除去するために 用いられていたのは、積層セラミックコンデンサの等価直列抵抗 (ESR)がタンタルコ ンデンサゃアルミニウム電解コンデンサに比べて小さいため、積層セラミックコンデン サの等価回路構成成分が近似的に C成分および L成分のみとなり、低周波の電圧変 動に対して容易に発振して、ノイズを発生させてしまうからである。そのため、低周波 電圧変動を除去するためには、低周波電圧変動に対して発振しな 、ESRの大き ヽ コンデンサ、すなわち、前述したようなタンタルコンデンサやアルミニウム電解コンデ ンサを用いる必要があった。
[0004] しかしながら、タンタルコンデンサやアルミニウム電解コンデンサは、積層セラミック コンデンサに比べて大型となり、このようなコンデンサを備える電子装置の小型化の 障害となっている。
[0005] 他方、積層セラミックコンデンサにディスクリートな部品としての抵抗素子を直列に 接続することによって、回路に抵抗成分を付与するようにし、低周波電圧変動に対す る発振を抑制しょうとする方法も用いられている。し力しながら、この場合には、デイス クリートな部品としての抵抗素子を接続するための実装面積が必要となり、このことも 、電子装置の小型化の障害となってしまう。
[0006] そこで、上述した問題を解決し得るものとして、積層セラミックコンデンサに備える外 部電極に、抵抗素子としての機能をも与えたものが提案されている。
[0007] たとえば、特開平 4— 337616号公報 (特許文献 1)では、外部電極表面に金属酸 化膜を形成し、たとえばバレル研磨を適用して、金属酸ィ匕膜の厚みを変えることによ つて、 ESRを調整することが記載されている。
[0008] 次に、特開平 11— 121276号公報 (特許文献 2)では、外部電極に Snとの金属間 化合物を形成し、 ESRを調整することが記載されて 、る。
[0009] 次に、特開 2001— 223132号公報 (特許文献 3)では、外部電極を、難酸化性金 属からなる第 1の導電層と、その上に形成されかつ導電性酸ィ匕物と絶縁性酸ィ匕物と を混合したものからなる第 2の導電層と、その上に形成されかつ難酸ィ匕性金属力もな る第 3の導電層との 3層構造をもって構成し、 ESRを高めることが記載されている。
[0010] 特許文献 3に記載された実施例では、第 1の導電層は、 Nまたは N /H雰囲気
2 2 2 で焼き付けることによって形成される。第 2の導電層は、酸化ルテニウム、酸化ルテ- ゥム化合物または黒鉛を主成分とするもので、大気中で焼き付けることによって形成 される。第 3の導電層は、 Pd、 Ag、 Pt、 Au、 Rh、 Irおよび Ru力も選ばれる少なくとも 1種の金属を含む主成分を有し、大気中で焼き付けることによって形成される。
[0011] し力しながら、上述した特許文献 1ないし 3の各々に記載の技術には、次のような問 題がある。
[0012] 特許文献 1に記載の技術では、まず、金属酸化膜の厚みによって ESRを調整する ので、 ESRの調整が比較的困難であるという問題がある。
[0013] 特許文献 2に記載の技術では、金属間化合物の比抵抗が比較的小さいため、十分 な ESRを得ることが困難であると!、う問題がある。
[0014] 特許文献 3に記載の技術では、外部電極が、それぞれ焼き付けによって形成される 厚膜の 3層構造となっているため、外部電極全体としての厚みが増大し、部品の小型 化を阻害する。また、難酸ィ匕性金属は貴金属であるので、これからなる第 1および第
3の導電層のための材料コストが高くなつてしまう。
[0015] また、特許文献 3に記載の技術において、第 2の導電層の材料として酸化ルテユウ ムが用いられると、たとえば N雰囲気のような中性または還元性雰囲気中での焼成
2
によって還元されるため、大気中のような酸ィ匕性雰囲気中での焼き付けが必須となる 。し力しながら、酸ィ匕性雰囲気中での焼き付けに耐えるためには、コンデンサ本体に 備える内部電極のための材料として高価な貴金属を用いる必要があり、現在主流と なっている Mまたは Ni合金を内部電極の材料として用いることが不可能になる。
[0016] なお、上述の第 2の導電層のための材料として、還元されない酸化ルテニウム化合 物などの抵抗成分を用いた場合、内部電極との間で信頼性の高い電気的接続状態 が得られないため、内部電極との導通を確保するための層がさらに必要となる。前述 した第 1の導電層は、内部電極との導通を確保する機能も有しており、そのため、特 許文献 3に記載される技術では、第 1ないし第 3の導電層が必須であり、外部電極の 厚みの増大は避けられな 、のである。
特許文献 1 :特開平 4— 337616号公報
特許文献 2:特開平 11— 121276号公報
特許文献 3 :特開 2001— 223132号公報
発明の開示
発明が解決しょうとする課題
[0017] そこで、この発明の目的は、上述したような問題を解決し得る外部電極を備える積 層セラミックコンデンサおよびその等価直列抵抗調整方法を提供しょうとすることであ る。
課題を解決するための手段
[0018] この発明は、セラミック層と内部電極とが交互に積層された積層構造を有するコン デンサ本体と、内部電極と電気的に接続されるようにコンデンサ本体の外表面上に 形成される外部電極とを備え、内部電極が、 Mまたは Ni合金を含んでいる、積層セ ラミックコンデンサにまず向けられるものであって、上述した技術的課題を解決するた め、外部電極が、 In— Sn複合酸化物とガラス成分とを含む第 1の導電層を備えること を特徴としている。
[0019] 外部電極は、第 1の導電層の外面側に形成される金属めつき層をさらに備えること が好ましい。この場合、外部電極は、第 1の導電層と金属めつき層との間に形成され る、 Cuもしくは Cu合金を含む第 2の導電層、または導電性金属成分および熱硬化性 榭脂を主成分とする導電性榭脂を含む第 2の導電層をさらに備えることがより好まし い。
[0020] 上述した金属めつき層は、好ましくは、下地としての Niめっき層とその上に形成され る Snまたは半田めつき層とを備える。
[0021] 第 1の導電層は、外部電極の抵抗値を調整するための導電性金属成分または絶 縁性酸ィ匕物をさらに含んで 、てもよ 、。
[0022] この発明は、上述したような積層セラミックコンデンサ、すなわち、セラミック層と内部 電極とが交互に積層された積層構造を有するコンデンサ本体と、内部電極と電気的 に接続されるようにコンデンサ本体の外表面上に形成される外部電極とを備え、内部 電極が、 Niまたは Ni合金を含み、外部電極が、 In— Sn複合酸化物とガラス成分とを 含む導電層を備える、積層セラミックコンデンサの等価直列抵抗を調整する方法にも 向けられる。
[0023] この発明に係る積層セラミックコンデンサの等価直列抵抗調整方法は、導電層に含 まれるガラス成分の添加量およびガラス軟ィ匕点の少なくとも一方を変えることによって 外部電極の抵抗値を調整する工程を備えることを特徴としている。
[0024] 外部電極に備える導電層が、 In— Sn複合酸ィ匕物とガラス成分とに加えて、導電性 金属成分または絶縁性酸ィ匕物を含む場合には、これらガラス成分の添加量、ガラス 軟化点、および導電性金属成分または絶縁性酸ィ匕物の添加量の少なくとも 1つを変 えることによって外部電極の抵抗値を調整することが行なわれる。
[0025] また、外部電極が、 In— Sn複合酸化物とガラス成分とを含む第 1の導電層と、第 1 の導電層の外面側に形成される、導電性金属成分および熱硬化性榭脂を主成分と する導電性榭脂を含む第 2の導電層とを備える場合には、第 1の導電層に含まれる ガラス成分の添加量およびガラス軟ィ匕点、ならびに第 2の導電層に含まれる導電性 金属成分の添加量の少なくとも 1つを変えることによって外部電極の抵抗値を調整す ることが行なわれる。
[0026] 上記第 1の導電層が、 In— Sn複合酸ィ匕物とガラス成分とに加えて、導電性金属成 分または絶縁性酸ィ匕物を含む場合には、第 1の導電層に含まれるガラス成分の添カロ 量、ガラス軟ィ匕点、および導電性金属成分または絶縁性酸ィ匕物の添加量、ならびに 第 2の導電層に含まれる導電性金属成分の添加量の少なくとも 1つを変えることによ つて外部電極の抵抗値を調整することが行なわれる。
[0027] この発明に係る積層セラミックコンデンサの等価直列抵抗調整方法にお!ヽて、少な くとも 1つの内部電極について、外部電極に電気的に接続される引出し部の、第 1の 導電層に接する辺の長さを変えることによって、積層セラミックコンデンサの等価直列 抵抗を調整する工程をさらに備えて ヽてもよ ヽ。
[0028] 上記の等価直列抵抗調整方法を適用した場合、積層セラミックコンデンサは、典型 的には、引出し部の、第 1の導電層に接する辺の長さが、内部電極の、引出し部と対 向する辺の長さより短くされた、少なくとも 1つの内部電極を備える構造を有する。 発明の効果
[0029] 本件発明者は、抵抗成分 (所定の抵抗値を有する導電成分)となり得る物質につ!ヽ て種々検討を重ねた結果、 In— Sn複合酸化物を見出した。
[0030] この In— Sn複合酸ィ匕物は、十分な耐還元性を有しているため、たとえば N雰囲気
2 のような中性ないしは還元性雰囲気での焼き付けを問題なく適用することができる。 その結果、コンデンサ本体に備える内部電極において、 Mまたは Ni合金を用いてい ても、何らの問題をも引き起こさない。
[0031] また、 In— Sn複合酸化物によれば、 Mまたは Ni合金を含む内部電極との間で、 Ni
Sn金属間化合物を生成するため、外部電極に備える In— Sn複合酸化物を含む 第 1の導電層と内部電極との間で信頼性の高い電気的接続状態を実現することがで きる。そのため、第 1の導電層と内部電極との間での導通を確保するための層を特に 必要とせず、外部電極の厚みの増大を避けることができ、結果として、積層セラミック コンデンサの小型化に寄与する。
[0032] また、 In— Sn複合酸化物とガラス成分とを含む第 1の導電層は、後述する等価直 列抵抗調整方法による効果力も明らかなように、その抵抗値の制御を容易に行なうこ とがでさる。
[0033] この発明に係る積層セラミックコンデンサにおいて、外部電極が、第 1の導電層の 外面側に形成される金属めつき層をさらに備えていると、積層セラミックコンデンサの 耐候性を確保することができるとともに、積層セラミックコンデンサを表面実装部品とし て適したものとすることができる。 [0034] 外部電極が、上述した第 1の導電層と金属めつき層との間に形成される、 Cuまたは Cu合金を含む第 2の導電層をさらに備えていると、積層セラミックコンデンサの耐候 性をより向上させることができるとともに、金属めつき層を形成するためのめっき工程 において要求される十分な耐めっき性を積層セラミックコンデンサに対して与えること ができる。
[0035] 外部電極が、上述した第 1の導電層と金属めつき層との間に形成される、導電性金 属成分および熱硬化性榭脂を主成分とする導電性榭脂を含む第 2の導電層を含む 第 2の導電層をさらに備えていると、上述した Cuまたは Cu合金を含む第 2の導電層 をさらに備えている場合と同様の効果が奏されるば力りでなぐ第 2の導電層に含ま れる導電性金属成分の添加量の変更によっても、外部電極の抵抗値を調整すること が可能になるという効果が奏される。また、 Cuまたは Cu合金を含む第 2の導電層の 場合には、これを形成するため、たとえば 800°C程度の温度での焼付け処理が必要 であるが、上述の導電性榭脂を含む第 2の導電層の場合には、これを形成するため 、たとえば 250°C程度の比較的低温での熱硬化処理で済む。したがって、 Cuまたは Cu合金を含む第 2の導電層の場合に比べて、加熱に必要なエネルギーが少なくて 済み、また、加熱設備もより簡素化できることから、工程をより簡略ィ匕することができる
[0036] 金属めつき層力 下地としての Niめっき層とその上に形成される Snまたは半田めつ き層とを備えていると、外部電極に対して良好な半田付け性を与えることができ、それ ゆえ、半田付けによる表面実装に適した積層セラミックコンデンサとすることができる。
[0037] 第 1の導電層が、外部電極の抵抗値を調整するための導電性金属成分または絶縁 性酸ィ匕物をさらに含んで 、ると、この導電性金属成分または絶縁性酸ィ匕物の添加量 の変更によっても、外部電極の抵抗値を調整することが可能になる。
[0038] この発明に係る積層セラミックコンデンサの等価直列抵抗調整方法によれば、外部 電極に備える導電層にお!ヽて、所定の抵抗値を有する導電成分である In— Sn複合 酸ィ匕物を用いながら、電気絶縁成分であるガラス成分の添加量およびガラス軟ィ匕点 の少なくとも一方を変えることによって、外部電極の抵抗値を調整するようにしている ので、積層セラミックコンデンサの等価直列抵抗を容易に調整することができる。 [0039] 上述の導電層に導電性金属成分または絶縁性酸化物がさらに含まれて!/、る場合 には、ガラス成分の添加量およびガラス軟ィ匕点の少なくとも一方を変えることに加え て、導電性金属成分または絶縁性酸ィ匕物の添加量を変えることによつても、外部電 極の抵抗値を調整することができので、外部電極の抵抗値の調整方法の多様化を 図ることができる。
[0040] また、外部電極が、上述の導電層、すなわち第 1の導電層に加えて、この第 1の導 電層の外面側に形成される、導電性金属成分および熱硬化性榭脂を主成分とする 導電性榭脂を含む第 2の導電層をさらに備えている場合には、第 1の導電層側での 抵抗値調整だけでなぐ第 2の導電層に含まれる導電性金属成分の添加量を変える ことによる抵抗値調整も可能になるので、外部電極の抵抗値の調整方法のさらなる 多様ィ匕を図ることができる。
[0041] さらに、この発明に係る積層セラミックコンデンサの等価直列抵抗調整方法におい て、内部電極に備える引出し部の、第 1の導電層に接する辺の長さを変えることによ つても、積層セラミックコンデンサの等価直列抵抗を調整することができるので、この 方法を採用すれば、等価直列抵抗の調整幅をより広げることができる。
図面の簡単な説明
[0042] [図 1]図 1は、この発明の第 1の実施形態による積層セラミックコンデンサ 1を、積層方 向に向く断面をもって図解的に示す正面図である。
[図 2]図 2は、この発明の第 2の実施形態による積層セラミックコンデンサ 11を、積層 方向に向く断面をもって図解的に示す正面図である。
[図 3]図 3は、この発明の第 3の実施形態による積層セラミックコンデンサ 21を、積層 方向に向く断面をもって図解的に示す正面図である。
[図 4]図 4は、この発明の第 4の実施形態による積層セラミックコンデンサ 31を、セラミ ック層 3の主面方向に延びる断面をもって図解的に示す平面図である。
[図 5]図 5は、実験例 4において得られたデータであって、 Ag露出率と ESRとの関係 を示す図である。
符号の説明
[0043] 1, 11, 21, 31 積層セラミックコンデンサ 2 コンデンサ本体
3 セラミック層
4, 5 内部電極
6, 7 外部電極
8 第 1の導電層
9 金属めつき層
12, 12a 第 2の導電層
32 引出し部
33, 34 辺の長さ
発明を実施するための最良の形態
[0044] 図 1は、この発明の第 1の実施形態による積層セラミックコンデンサ 1を示している。
[0045] 積層セラミックコンデンサ 1は、チップ状のコンデンサ本体 2を備えている。コンデン サ本体 2は、誘電体セラミック力もなる複数のセラミック層 3と Mまたは Ni合金を含む 内部電極 4および 5とが交互に積層された積層構造を有している。内部電極 4と内部 電極 5とは、交互に配置され、かつ、間にセラミック層 3を介在させた状態で互いに対 向しており、それによつて、静電容量を形成している。
[0046] コンデンサ本体 2の外表面上であって、相対向する端部上には、外部電極 6および
7が形成されている。一方の外部電極 6は内部電極 4と電気的に接続され、他方の外 部電極 7は内部電極 5と電気的に接続される。
[0047] このような積層セラミックコンデンサ 1において、外部電極 6および 7の各々は、所定 の抵抗値を有する導電成分としての In— Sn複合酸化物と電気絶縁成分としてのガラ ス成分とを含む導電層 8と、その上に形成される金属めつき層 9とを備えている。
[0048] 導電層 8は、 In— Sn複合酸ィ匕物粉末とガラスフリットと有機バインダとを含むペース トを、コンデンサ本体 2の端部上に塗布し、たとえば N雰囲気中で焼き付けることに
2
よって形成される。上述の In— Sn複合酸化物粉末は、たとえば、 In O粉末に所定
2 3
量の SnO粉末を混合し、次いで、 SnOが十分に固溶する温度および時間条件を
2 2
もって大気中で仮焼を行ない、その後、粉砕処理を施すことによって得ることができる 。ここで、 SnO粉末の添加量は、 In O粉末および SnO粉末の合計量に対して、 SnO粉末が 1〜15重量%の範囲になるように選ばれることが導電性および耐還元
2
性の面力 好ましい。
[0049] 導電層 8は、外部電極 6および 7の抵抗値の調整のため、たとえば Agのような導電 性金属成分または Al Oもしくは ZrOのような絶縁性酸ィ匕物をさらに含んでいてもよ
2 3 2
い。
[0050] 金属めつき層 9は、詳細には図示しないが、下地としての Niめっき層とその上に形 成される Snまたは半田めつき層とを備えることが好ましい。
[0051] 以上のような積層セラミックコンデンサ 1において、導電層 8は、そこに含まれる In—
Sn複合酸ィ匕物が十分な耐還元性を有しているため、 N雰囲気のような中性ないし
2
は還元性雰囲気中での焼き付けが可能である。また、この焼き付け工程において、 導電層 8に含まれる In - Sn複合酸化物と内部電極 4および 5に含まれる Mまたは Ni 合金との間で Ni— Sn金属間化合物が生成されるため、導電層 8と内部電極 4および 5との間で信頼性の高い電気的接続状態を確保することができる。
[0052] また、外部電極 6および 7の各々における金属めつき層 9の存在は、積層セラミック コンデンサ 1の耐候性を確保し、また、積層セラミックコンデンサ 1を表面実装する際 に良好な半田付け性を外部電極 6および 7に対して与えることができる。
[0053] 積層セラミックコンデンサ 1の等価直列抵抗 (ESR)を調整するため、外部電極 6お よび 7の抵抗値が調整される。そして、外部電極 6および 7の抵抗値は、導電層 8が有 する抵抗値によって実質的に支配される。導電層 8において、 In— Sn複合酸化物は 所定の抵抗値を有する導電成分として機能し、ガラス成分は電気絶縁成分として機 能する。したがって、導電層 8の抵抗値の調整は、後述する実験例において確認さ れ得るように、そこに含まれるガラス成分の添加量およびガラス軟ィ匕点の少なくとも一 方を変えることによって、これを容易に行なうことができる。
[0054] 導電層 8が Agのような導電性金属成分をさらに含んでいる場合には、この導電性 金属成分は、抵抗値を下げるための導電成分として機能する。逆に、導電層 8が A1
2
Oまたは ZrOのような絶縁性酸ィ匕物をさらに含んでいる場合には、この絶縁性酸ィ匕
3 2
物は、抵抗値を上げるための絶縁成分として機能する。したがって、この場合には、 ガラス成分の添加量、ガラス軟化点、および導電性金属成分または絶縁性酸化物の 添加量の少なくとも 1つを変えることによって、導電層 8の抵抗値、ひいては外部電極 6および 7の抵抗値を調整することができ、結果として、積層セラミックコンデンサ 1の ESRを調整することができる。
[0055] 図 2は、この発明の第 2の実施形態による積層セラミックコンデンサ 11を示している 。図 2に示した積層セラミックコンデンサ 11は、前述の図 1に示した積層セラミックコン デンサ 1と共通する多くの要素を備えている。したがって、図 2において、図 1に示し た要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
[0056] 図 2に示した積層セラミックコンデンサ 11は、外部電極 6および 7の各々において、 Cuまたは Cu合金を含む第 2の導電層 12をさらに備えて 、ることを特徴として!/、る。 第 2の導電層 12は、第 1の導電層 8の外面側、すなわち第 1の導電層 8と金属めつき 層 9との間に形成される。
[0057] 第 2の導電層 12は、たとえば、 Cu粉末または Cu合金粉末とガラスフリットと有機ビヒ クルとを含むペーストを、第 1の導電層 8上に、これを覆うように塗布し、焼き付けるこ とによって形成されることができる。
[0058] 第 2の実施形態によれば、第 2の導電層 12の存在により、積層セラミックコンデンサ 11の耐候性をより向上させることができるとともに、金属めつき層 9の形成のためのめ つき工程に際しての十分な耐めっき性を積層セラミックコンデンサ 11に対して与える ことができる。
[0059] 図 3は、この発明の第 3の実施形態による積層セラミックコンデンサ 21を示している 。図 3に示した積層セラミックコンデンサ 21は、前述の図 1に示した積層セラミックコン デンサ 1あるいは図 2に示した積層セラミックコンデンサ 11と共通する多くの要素を備 えている。したがって、図 3において、図 1または図 2に示した要素に相当する要素に は同様の参照符号を付し、重複する説明は省略する。
[0060] 図 3に示した積層セラミックコンデンサ 21は、外部電極 6および 7の各々において、 導電性金属成分および熱硬化性榭脂を主成分とする導電性榭脂を含む第 2の導電 層 12aをさらに備えていることを特徴としている。第 2の導電層 12aは、第 1の導電層 8 の外面側、すなわち第 1の導電層 8と金属めつき層 9との間に形成される。
[0061] 第 2の導電層 12aは、たとえば、 Ag粉末のような導電性金属成分とフエノール榭脂 のような熱硬化性榭脂とを含む導電性榭脂を、第 1の導電層 8上に、これを覆うように 塗布し、熱硬化させること〖こよって形成されることができる。
[0062] 第 3の実施形態によれば、第 2の導電層 12aの存在により、第 2の実施形態の場合 と同様、耐候性の向上および耐めっき性を与えることができるば力りでなぐ第 2の導 電層 12aに含まれる導電性金属成分の添加量の変更によっても、外部電極 6および 7の抵抗値を調整することが可能になる。すなわち、導電性金属成分の添加量の変 更によつて、第 2の導電層 12aの表面での導電性金属成分の露出率が変更され、そ れによって、外部電極 6および 7の抵抗値を調整することができる。
[0063] また、第 2の導電層 12aは、これを形成するため、たとえば 250°C程度の比較的低 温での熱硬化処理で済むので、この熱硬化のための加熱に必要なエネルギーが少 なくて済み、また、加熱設備もより簡素化できることから、工程をより簡略ィ匕することが できる。
[0064] なお、第 1および第 2の実施形態において、第 1の導電層 8は、 Agのような導電性 金属成分または Al Oもしくは ZrOのような絶縁性酸ィ匕物を含んでいても、含んで
2 3 2
いなくてもよい。
[0065] 図 4は、この発明の第 4の実施形態による積層セラミックコンデンサ 31を、セラミック 層 3の主面方向に延びる断面をもって図解的に示す平面図である。図 4に示した積 層セラミックコンデンサ 31は、前述の図 1に示した積層セラミックコンデンサ 1と共通す る多くの要素を備えている。したがって、図 4において、図 1に示した要素に相当する 要素には同様の参照符号を付し、重複する説明は省略する。
[0066] 図 4に示した積層セラミックコンデンサ 31は、構造的に見たとき、内部電極 4におけ る外部電極 6に電気的に接続される引出し部 32の、第 1の導電層 8に接する辺の長 さ 33力 内部電極 4の、引出し部 32と対向する辺の長さ 34より短いことを特徴として いる。なお、図 4では図示されないが、内部電極 4に対してセラミック層 3を介在させた 状態で対向する内部電極 5につ ヽても、内部電極 4と実質的に同様の構成が採用さ れている。
[0067] 上記のような構造的特徴は、以下のような ESR調整方法を適用した結果として、も たらされたものである。 [0068] 前述した第 1な!ヽし第 3の実施形態では、外部電極 6および 7自身の抵抗値を調整 することによって、積層セラミックコンデンサ 1、 11および 21の ESRを調整するように したが、この第 4の実施形態では、外部電極 6および 7の抵抗値を調整することにカロ えて、引出し部 32の、第 1の導電層 8に接する辺の長さ 33を変えることによって、積 層セラミックコンデンサ 31の ESRを調整するようにして!/、る。
[0069] 第 1の導電層 8が比較的高い抵抗値を示すものである場合には、後述する実験例 力も明らかなように、引出し部 32の、第 1の導電層 8に接する辺の長さ 33を変えること により、積層セラミックコンデンサ 31の ESRを比較的大きく変えることができる。したが つて、第 4の実施形態によれば、 ESR調整に関して、より広い調整幅を実現すること ができる。
[0070] 上記の説明では、内部電極 4の引出し部 32について、辺の長さ 33が変更されると したが、好ましくは、他方の内部電極 5の引出し部についても、同様に、辺の長さが変 更される。なお、 ESR調整のために辺の長さが変更されるのは、内部電極 4および 5 のすべてである場合に限らず、内部電極 4および 5のうちの少なくとも 1つであっても よい。
[0071] 図 4に示した積層セラミックコンデンサ 31に備える外部電極 6および 7は、第 1の導 電層 8のみによって構成されている。し力しながら、このことは、第 4の実施形態の本 質的な特徴ではなぐ第 4の実施形態による積層セラミックコンデンサ 31についても、 図 1、図 2または図 3に示した外部電極 6および 7に備える構成が採用されてもよい。
[0072] 以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内に おいて、その他、種々の変形例が可能である。
[0073] たとえば、外部電極 6および 7は、第 1の実施形態では、導電層 8および金属めつき 層 9を備え、第 2および第 3の実施形態では、第 1の導電層 8、第 2の導電層 12または 12aおよび金属めつき層 9を備える積層構造を有していた力 これら各層の間にさら に別の機能を有する層が介在して 、てもよ 、。
[0074] また、図示の実施形態では、外部電極 6および 7の双方について、導電層 8等を備 え、それによつて、抵抗素子としての機能をも与えられたが、このような抵抗素子とし ての機能をも与えるための導電層 8等を備える構造は、外部電極 6および 7のいずれ か一方にのみ採用されるだけであってもよい。
[0075] 次に、この発明による効果を確認するために実施した実験例について説明する。
[0076] (実験例 1)
実験例 1は、この発明における特徴的構成である In— Sn複合酸ィ匕物による効果を 確認するために実施したものである。
[0077] まず、公知の方法により、内部電極が Niを含み、静電容量が 1 Fとなるように設計 された積層セラミックコンデンサのためのコンデンサ本体を用意した。
[0078] 他方、抵抗成分を含む導電層を形成するため、この発明の範囲内にある実施例で は、次のようにして導電層用ペーストを作製した。
[0079] まず、 In O粉末と SnO粉末との合計量に対して、 SnO粉末が 5重量%の含有
2 3 2 2
率となるように、 In O粉末に SnO粉末を混合し、大気中において 1400°Cで 5時間
2 3 2
の仮焼を行ない、 SnOを十分に固溶させた後、平均粒径約 l /z mになるまで粉砕処
2
理を施し、 In— Sn複合酸化物粉末を得た。なお、 In— Sn複合酸化物について、上 述した SnO粉末の添加量を 1〜15重量%の範囲内で変化させても、ほぼ同等の導
2
電性が得られることが確認されて 、る。
[0080] 次に、上述のようにして得られた In— Sn複合酸ィ匕物粉末に、ガラスフリット(B— Si —Zn—Ba—Ca—Al系ガラス、軟ィ匕点:約 560°C、平均粒径:約 1 m)と、 80重量 部のタービネオール系の有機溶剤および 20重量部のアクリル系榭脂からなるバイン ダを含む有機ビヒクルとを、「In— Sn複合酸化物」:「ガラス」:「有機ビヒクル」の体積 比で 1 : 1 : 8となるように混合し、ロール分散処理によって、導電層用ペーストを得た。
[0081] 次に、前述のようにして用意されたコンデンサ本体の各端部に、上述の導電層用ぺ 一ストをディップ法により塗布し、 150°Cの温度で 10分間乾燥した。この乾燥後の塗 布膜厚は約 60 μ mであった。
[0082] 次に、上述のように導電層用ペーストが塗布され乾燥されたコンデンサ本体を、連 続ベルト炉に通し、 N雰囲気 (酸素濃度: lOppm以下)中において最高温度 780°C
2
で 15分間保持する熱処理を施し、試料となる積層セラミックコンデンサを得た。
[0083] また、比較例として、導電層用ペーストにおいて、 In— Sn複合酸ィ匕物に代えて、 R uO、 Ca— Sr—Ru複合酸ィ匕物および黒鉛をそれぞれ用いたものを用意し、実施例 の場合と同様の方法によって、試料としての積層セラミックコンデンサを作製した。
[0084] 次に、各試料に係る積層セラミックコンデンサについて、静電容量および ESRを測 定するとともに、 X線回折により導電層に含まれる抵抗成分の還元の有無を評価した 。これらの結果が表 1に示されている。
[0085] [表 1]
Figure imgf000016_0001
[0086] 表 1において、静電容量および ESRについては、試料数 10個についての平均値 が示されている。
[0087] 表 1からわ力るように、外部電極となる導電層において In— Sn複合酸化物を用いる ことにより、 N雰囲気での熱処理によっても還元されず、また、設計値どおりの静電
2
容量が得られ、また、十分に大きい ESRを得ることができた。
[0088] これに対して、 RuOを用いた比較例では、 N雰囲気での熱処理で還元され、また
2 2
、それほど大き 、ESRを得ることができなかった。
[0089] Ca— Sr— Ru複合酸ィ匕物を用いた比較例では、 N雰囲気での熱処理で還元され
2
なかったが、内部電極との間で良好な電気的接続状態が得られず、そのため、測定 された静電容量が極めて小さくなり、 ESRについては測定することができな力つた。
[0090] 黒鉛を用いた比較例にぉ 、ても、測定された静電容量が極めて小さぐ ESRの測 定が不可能であった。
[0091] (実験例 2)
実験例 2は、導電層に含まれるガラス成分の添加量、ガラス軟化点および導電性金 属成分の添カ卩量によって、積層セラミックコンデンサの ESRが調整可能であることを 確認するために実施したものである。
[0092] (1)ガラス成分の添加量による ESR調整
上記実験例 1において実施例として作製した導電層用ペーストでは、「In—Sn複合 酸化物」:「ガラス」の体積比が 1 : 1 (= 5 : 5)であった力 これに加えて、 8 : 2の体積比 とされた導電層用ペーストおよび 7: 3の体積比とされた導電層用ペーストをそれぞれ 作製し、実験例 1の場合と同様の方法により、試料としての積層セラミックコンデンサ を作製し、試料数 10個につき、 ESRを測定し、その平均値および標準偏差を求める とともに、下式に基づいて、そのばらつき(3CV)を求めた。
[0093] 3CV[%] = 3 (標準偏差) Z (平均値) X 100
このようにして求められた平均値およびばらつき(3CV)が表 2に示されている。
[0094] [表 2]
Figure imgf000017_0001
[0095] 表 2において、「111 311複合酸ィ匕物:ガラス」が「5 : 5」の試料は、実験例 1における 実施例と同等のものである。
[0096] 表 2からわ力るように、ガラス成分の添力卩量を変えることにより、 ESRを調整すること ができ、し力も、調整された ESRのばらつきが比較的小さかった。
[0097] (2)ガラス軟ィ匕点による ESR調整
実験例 1にお ヽて実施例として作製された導電層用ペーストでは、軟ィ匕点約 560°C のガラス成分を含んでいたが、これに加えて、同一組成系で軟ィ匕点が約 580°Cのガ ラス成分を含む導電性用ペーストおよび軟化点が約 600°Cのガラス成分を含む導電 層用ペーストをさらに用意し、これら導電層用ペーストの各々にっき、実験例 1の場 合と同様の方法により、試料となる積層セラミックコンデンサを作製し、試料数 10個に つき、 ESRを測定し、その平均値を求めるとともに、そのばらつき(3CV)を求めた。 その結果が表 3に示されて 、る。
[0098] [表 3] ESR
力'ラス軟化点
平均値 (m Q ) 3CV ( %)
約 560°C 252 8.0 約 580°C 521 10.5
約 600°C 1813 14.1
[0099] 表 3において、「ガラス軟ィ匕点」が「約 560°C」のものは、実験例 1における実施例と 同等のものである。
[0100] 表 3からわ力るように、導電層用ペーストに含まれるガラス成分のガラス軟ィ匕点を変 えることによって、 ESRを調整でき、また、調整された ESRのばらつきが比較的小さ かった。
[0101] なお、この実験においては、ガラス軟ィ匕点の変更は、実験例 1の実施例に用いられ たものと同一組成系のガラス成分で、構成元素の比率を変えることにより行なったが 、構成元素種を変えることにより、ガラス軟ィ匕点を変更するようにしてもよい。
[0102] (3)金属添カ卩による ESR調整
実験例 1において実施例として作製した導電層用ペーストは、導電性金属成分を 含まなかったが、 Ag粉末を、 In— Sn複合酸化物粉末との合計量に対して、 5体積% 、 10体積%および 20体積%となるように、それぞれ添加した導電層用ペーストをさら に作製し、これら導電層用ペーストについて、実験例 1の場合と同様の方法により、 試料となる積層セラミックコンデンサを作製し、試料数 10個につき、 ESRを測定し、そ の平均値を求めるとともに、そのばらつき(3CV)を求めた。その結果が表 4に示され ている。
[0103] [表 4]
Figure imgf000018_0001
[0104] 表 4において、「Ag添カ卩量」が「0」のものは、実験例 1における実施例と同等のもの である。
[0105] 表 4からわ力るように、導電層用ペーストに導電性金属成分を添加したり、導電性金 属成分の添加量を変えたりすることにより、 ESRを調整することができ、また、調整さ れた ESRのばらつきが比較的小さ力つた。
[0106] (4)絶縁性酸ィ匕物添カ卩による ESR調整
実験例 1において実施例として作製した導電層用ペーストは、絶縁性酸化物を含ま なかったが、絶縁性酸ィ匕物として、 Al O粉末および ZrO粉末を、それぞれ、 In-
2 3 2
Sn複合酸化物粉末との合計量に対して、 5体積%、 10体積%および 20体積%とな るように、それぞれ添加した導電層用ペーストをさらに作製し、これら導電層用ペース トについて、実験例 1の場合と同様の方法により、試料となる積層セラミックコンデン サを作製し、試料数 10個につき、 ESRを測定し、その平均値を求めるとともに、その ばらつき(3CV)を求めた。その結果が表 5および表 6に示されている。
[0107] [表 5]
Figure imgf000019_0001
[0108] [表 6]
Figure imgf000019_0002
[0109] 表 5および表 6において、それぞれ、「A1 O添加量」および「ZrO添加量」が「0」
2 3 2
のものは、実験例 1における実施例と同等のものである。
[0110] 表 5および表 6からわ力るように、導電層用ペーストに絶縁性酸ィ匕物を添加したり、 絶縁性酸ィ匕物の添加量を変えたりすることにより、 ESRを調整することができ、また、 調整された ESRのばらつきが比較的小さ力つた。
[0111] (実験例 3)
実験例 3は、導電層の外面側に金属めつき層が形成される場合において、導電層 すなわち第 1の導電層と金属めつき層との間に Cuまたは Cu合金を含む第 2の導電 層が形成されることによる効果を確認するために実施したものである。
[0112] 実験例 3では、第 1の導電層用ペーストとして、実験例 2の(3)における Ag粉末を、 In— Sn複合酸化物粉末との合計量に対して、 10体積%添加したものを用いた。そし て、この第 1の導電性用ペーストの塗布および乾燥後の厚みが約 40 mとなるように し、また、最高温度 700°Cで 15分間保持する熱処理を採用したことを除いて、実験 例 1の場合と同様の方法により、積層セラミックコンデンサを作製した。
[0113] 次に、この積層セラミックコンデンサの半数につき、 Cu粉末、ガラスおよび有機ビヒ クルを含む導電性ペーストを、第 1の導電層を覆うように塗布し、次に、このように導 電性ペーストが塗布された試料および導電性ペーストが塗布されな力つた試料の双 方について、 N雰囲気中で最高温度 750°Cで 15分間保持する 2度目の焼き付けを
2
行ない、導電性ペーストが塗布された試料については、第 1の導電層上に第 2の導 電層を形成した。この段階で、各試料について、 ESRを測定した。
[0114] 次に、すべての試料について、公知のバレルめつき法を適用して、 Niめっきおよび Snめっきを順次施し、このめつき後の ESRを測定した。そして、めっき前の ESRに対 するめつき後の ESRの変化率を、試料数 10個につき算出し、その平均値を求めた。 また、電圧印加高温放置による信頼性試験を実施し、絶縁抵抗が 2桁低下するまで の平均寿命を求めた。これらの結果が表 7に示されている。
[0115] [表 7]
Figure imgf000020_0001
表 7からわ力るように、第 2の導電層を、金属めつき層の下に存在させることにより、 ESR変化率を小さくし、平均寿命を長くすることができ、それゆえ、耐めっき性および 耐候性に優れたものとすることができた。 [0117] (実験例 4)
実験例 4は、導電層の外面側に金属めつき層が形成される場合において、導電層 すなわち第 1の導電層と金属めつき層との間に導電性金属成分および熱硬化性榭 脂を主成分とする導電性榭脂を含む第 2の導電層が形成されることによる効果を確 認するために実施したものである。
[0118] 実験例 4では、第 1の導電層用ペーストとして、実験例 1において作製したのと同様 の In— Sn複合酸化物粉末に、実験例 1で用いたのと同様のガラスフリットと有機ビヒ クルとを混合するとともに、抵抗値調整用の Ag粉末 (平均粒径:約 1 m)を混合し、「 In— Sn複合酸化物」:「ガラス」:「Ag」:「有機ビヒクル」の体積比で 9. 7 : 10 : 0. 3 : 8 0となるように混合し、ロール分散処理によって、第 1の導電層用ペーストを得た。
[0119] 次に、実験例 1において用いたのと同様のコンデンサ本体の各端部に、上述の第 1 の導電層用ペーストをディップ法により塗布し、 150°Cの温度で 10分間乾燥した。こ の乾燥後の塗布膜厚は約 60 μ mであった。
[0120] 次に、上述のように第 1の導電層用ペーストが塗布され乾燥されたコンデンサ本体 を、連続ベルト炉に通し、 N雰囲気 (酸素濃度: lOppm以下)中において最高温度
2
780°Cで 15分間保持する熱処理を施し、外部電極において第 1の導電層が形成さ れた積層セラミックコンデンサを得た。この段階で ESRを測定したところ、試料数 10 個につ 、ての平均値で 134m Ωであった。
[0121] 次に、上記積層セラミックコンデンサの第 1の導電層の上に、導電性金属成分とし て Ag粉末を含み、かつ熱硬化性榭脂としてフエノール榭脂を含む、導電性榭脂を塗 布し、これを温度 250°Cおよび 60分間の硬化条件で硬化させることによって、第 2の 導電層を形成し、この段階(めっき前)で、 ESRを測定した。この ESRが、表 8の「めつ き前」の欄に示されている。
[0122] なお、ここで、上記導電性榭脂として、 Agの体積比率が異なる 3種類のもの、すな わち、試料 2および 3の各々に係る導電性榭脂を用意し、表 8に示すように、 Ag露 出率が異なる試料を作製した。
[0123] 次に、公知のバレルめつき法を適用して、 Niめっきおよび Snめっきを順次施し、こ のめつき後の ESRも測定した。そして、めっき前の ESRに対するめっき後の ESRの 変化率を求めた。これらの結果力 それぞれ、表 8の「めっき後」および「めっき後の E SR変化率」の各欄に示されて 、る。
[0124] [表 8]
Figure imgf000022_0001
[0125] なお、表 8に示した数値は、試料数 10個についての平均値である。
[0126] 表 8の「めっき前」の欄に示された ESR値と前述の第 2の導電層形成前の ESR値で ある「134πι Ω」とを比較すると、第 2の導電層の形成によって、 ESR値が増大してお り、第 2の導電層の形成によっても、 ESR値を変化させ得ることがわかる。
[0127] また、表 8の「めっき前」、「めっき後」および「めっき後の ESR変化率」を参照すれば 、めっき前後の ESR値はほとんど変化しておらず、第 2の導電層の形成によって、十 分な耐めっき性が付与されて 、ることがわかる。
[0128] 図 5には、第 2の導電層における Ag露出率の逆数、すなわち「lZAg露出率」と「 めっき後 ESR」との関係が示されている。なお、「lZAg露出率」は、 Ag露出率が 10 0%のときを「1」として表したもので、図 5において、「〇」でプロットした点は、第 2の導 電層の形成前の場合、すなわち、外部電極の表面がすべて導電性金属で覆われて V、る場合 (Ag露出率が 100%の場合に相当)を示して!/、る。
[0129] 図 5からわ力るように、 Ag露出率の逆数と ESRとの間に良好な比例関係が認めら れる。このことは、第 2の導電層において、 Agの体積比率 (配合比)を変えて Agの露 出面積を変えることによって、抵抗値の制御が可能であることを意味している。
[0130] (実験例 4)
実験例 4は、内部電極の引出し部の幅方向寸法を変えることによって、積層セラミツ クコンデンサの ESRが調整可能であることを確認するために実施したものである。
[0131] まず、公知の方法により、内部電極が Niを含み、静電容量が 1 Fとなるように設計 された積層セラミックコンデンサのためのコンデンサ本体を用意した。このとき、内部 電極の引出し部の、コンデンサ本体の端面力も露出する辺の長さ(すなわち、引出し 部の幅方向寸法)が、 1500 m、 1000 mおよび 500 mとされた 3種類のコンデ ンサ本体を用意した。なお、これら 3種類のコンデンサ本体のいずれについても、内 部電極の、引出し部と対向する辺の長さは、 3000 /z mであった。
[0132] 他方、抵抗成分を含む導電層を形成するため、この発明の範囲内にある実施例で は、次のようにして導電層用ペーストを作製した。
[0133] まず、 In O粉末と SnO粉末との合計量に対して、 SnO粉末が 5重量%の含有
2 3 2 2
率となるように、 In O粉末に SnO粉末を混合し、大気中において 1400°Cで 5時間
2 3 2
の仮焼を行ない、 SnOを十分に固溶させた後、平均粒径約 l /z mになるまで粉砕処
2
理を施し、 In— Sn複合酸化物粉末を得た。
[0134] 次に、上述のようにして得られた In— Sn複合酸ィ匕物粉末に、ガラスフリット(B— Si — Zn— Ba— Ca— A1系ガラス、軟ィ匕点:約 560°C、平均粒径:約: L m)と、抵抗値 調整用の Ag粉末(平均粒径:約 1 μ m)と、 80重量部のタービネオール系の有機溶 剤および 20重量部のアクリル系榭脂からなるバインダを含む有機ビヒクルとを、 Γΐη- Sn複合酸化物」:「ガラス」:「Ag」:「有機ビヒクル」の体積比で 9. 7 : 10 : 0. 3 : 80とな るように混合し、ロール分散処理によって、導電層用ペーストを得た。
[0135] 次に、前述のようにして用意されたコンデンサ本体の各端部に、上述の導電層用ぺ 一ストをディップ法により塗布し、 150°Cの温度で 10分間乾燥した。この乾燥後の塗 布膜厚は約 60 μ mであった。
[0136] 次に、上述のように導電層用ペーストが塗布され乾燥されたコンデンサ本体を、連 続ベルト炉に通し、 N雰囲気 (酸素濃度: lOppm以下)中において最高温度 780°C
2
で 15分間保持する熱処理を施し、実施例としての試料となる積層セラミックコンデン サを得た。
[0137] 他方、上記実施例に係る導電層用ペーストに代えて、 Cu粉末、ガラスおよび有機 ビヒクルを含む、比較例としての導電層用ペーストを用意し、前述のようにして用意さ れたコンデンサ本体の各端部に、この導電層用ペーストをディップ法により塗布し、 乾燥した後、 N雰囲気中で最高温度 750°Cで 15分間保持する熱処理を施し、比較
2
例としての試料となる積層セラミックコンデンサを得た。
[0138] 次に、各試料に係る積層セラミックコンデンサについて、 ESRを測定した。その結果 が表 9に示されている。
[0139] [表 9]
Figure imgf000024_0001
[0140] 表 9に示した ESRは、試料数 10個についての平均値である。
[0141] 表 9の「実施例」からわ力るように、外部電極となる導電層において In— Sn複合酸 化物を用いることによって、導電層に比較的高い抵抗性を与えた場合には、内部電 極の引出し部の幅方向寸法を短くするほど、すなわち内部電極と導電層との接合面 積を狭くするほど、 ESRを高めるように大きく変化させることができた。
[0142] 他方、「比較例」では、外部電極となる導電層にお 、て Cu厚膜を用いたため、導電 層の抵抗値は元々比較的低い。そのため、内部電極の引出し部の幅方向寸法を変 化させても、 ESRに大きな変化は見られなかった。

Claims

請求の範囲
[1] セラミック層と内部電極とが交互に積層された積層構造を有するコンデンサ本体と、 前記内部電極と電気的に接続されるように前記コンデンサ本体の外表面上に形成さ れる外部電極とを備え、
前記内部電極は、 Mまたは Ni合金を含み、
前記外部電極は、 In— Sn複合酸化物とガラス成分とを含む第 1の導電層を備える 積層セラミックコンデンサ。
[2] 前記外部電極は、前記第 1の導電層の外面側に形成される金属めつき層をさらに 備える、請求項 1に記載の積層セラミックコンデンサ。
[3] 前記外部電極は、前記第 1の導電層と前記金属めつき層との間に形成される、 Cu または Cu合金を含む第 2の導電層をさらに備える、請求項 2に記載の積層セラミック コンデンサ。
[4] 前記外部電極は、前記第 1の導電層と前記金属めつき層との間に形成される、導 電性金属成分および熱硬化性榭脂を主成分とする導電性榭脂を含む第 2の導電層 をさらに備える、請求項 2に記載の積層セラミックコンデンサ。
[5] 前記金属めつき層は、下地としての Niめっき層とその上に形成される Snまたは半 田めつき層とを備える、請求項 2に記載の積層セラミックコンデンサ。
[6] 前記第 1の導電層は、前記外部電極の抵抗値を調整するための導電性金属成分 または絶縁性酸ィ匕物をさらに含む、請求項 1に記載の積層セラミックコンデンサ。
[7] 前記内部電極は、前記外部電極に電気的に接続される引出し部を備え、少なくとも 1つの前記内部電極については、前記引出し部の、前記第 1の導電層に接する辺の 長さが、前記内部電極の、前記引出し部と対向する辺の長さより短い、請求項 1に記 載の積層セラミックコンデンサ。
[8] セラミック層と内部電極とが交互に積層された積層構造を有するコンデンサ本体と、 前記内部電極と電気的に接続されるように前記コンデンサ本体の外表面上に形成さ れる外部電極とを備え、前記内部電極は、 Niまたは Ni合金を含み、前記外部電極 は、 In— Sn複合酸化物とガラス成分とを含む導電層を備える、積層セラミックコンデ ンサの等価直列抵抗を調整する方法であって、
前記導電層に含まれる前記ガラス成分の添加量およびガラス軟ィ匕点の少なくとも一 方を変えることによって前記外部電極の抵抗値を調整する工程を備える、積層セラミ ックコンデンサの等価直列抵抗調整方法。
[9] セラミック層と内部電極とが交互に積層された積層構造を有するコンデンサ本体と、 前記内部電極と電気的に接続されるように前記コンデンサ本体の外表面上に形成さ れる外部電極とを備え、前記内部電極は、 Niまたは Ni合金を含み、前記外部電極 は、 In— Sn複合酸化物と、ガラス成分と、導電性金属成分または絶縁性酸化物とを 含む導電層を備える、積層セラミックコンデンサの等価直列抵抗を調整する方法であ つて、
前記導電層に含まれる前記ガラス成分の添加量、ガラス軟化点、および前記導電 性金属成分または前記絶縁性酸ィ匕物の添加量の少なくとも 1つを変えることによって 前記外部電極の抵抗値を調整する工程を備える、積層セラミックコンデンサの等価 直列抵抗調整方法。
[10] セラミック層と内部電極とが交互に積層された積層構造を有するコンデンサ本体と、 前記内部電極と電気的に接続されるように前記コンデンサ本体の外表面上に形成さ れる外部電極とを備え、前記内部電極は、 Niまたは Ni合金を含み、前記外部電極 は、 In— Sn複合酸化物とガラス成分とを含む第 1の導電層と、前記第 1の導電層の 外面側に形成される、導電性金属成分および熱硬化性榭脂を主成分とする導電性 榭脂を含む第 2の導電層とを備える、積層セラミックコンデンサの等価直列抵抗を調 整する方法であって、
前記第 1の導電層に含まれる前記ガラス成分の添加量およびガラス軟化点、ならび に前記第 2の導電層に含まれる前記導電性金属成分の添加量の少なくとも 1つを変 えることによって前記外部電極の抵抗値を調整する工程を備える、積層セラミックコン デンサの等価直列抵抗調整方法。
[11] セラミック層と内部電極とが交互に積層された積層構造を有するコンデンサ本体と、 前記内部電極と電気的に接続されるように前記コンデンサ本体の外表面上に形成さ れる外部電極とを備え、前記内部電極は、 Niまたは Ni合金を含み、前記外部電極 は、 In— Sn複合酸化物と、ガラス成分と、導電性金属成分または絶縁性酸化物とを 含む第 1の導電層と、前記第 1の導電層の外面側に形成される、導電性金属成分お よび熱硬化性榭脂を主成分とする導電性榭脂を含む第 2の導電層とを備える、積層 セラミックコンデンサの等価直列抵抗を調整する方法であって、
前記第 1の導電層に含まれる前記ガラス成分の添加量、ガラス軟化点、および前記 導電性金属成分または前記絶縁性酸化物の添加量、ならびに前記第 2の導電層に 含まれる前記導電性金属成分の添加量の少なくとも 1つを変えることによって前記外 部電極の抵抗値を調整する工程を備える、積層セラミックコンデンサの等価直列抵 抗調整方法。
前記内部電極は、前記外部電極に電気的に接続される引出し部を備え、少なくとも 1つの前記内部電極について、前記引出し部の、前記第 1の導電層に接する辺の長 さを変えることによって、前記等価直列抵抗を調整する工程をさらに備える、請求項 8 な!、し 11の 、ずれかに記載の積層セラミックコンデンサの等価直列抵抗調整方法。
PCT/JP2005/010025 2004-08-27 2005-06-01 積層セラミックコンデンサおよびその等価直列抵抗調整方法 WO2006022060A1 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020077003940A KR100884205B1 (ko) 2004-08-27 2005-08-23 적층 세라믹 커패시터 및 그 등가 직렬 저항 조정방법
JP2006531915A JP4038621B2 (ja) 2004-08-27 2005-08-23 積層セラミックコンデンサおよびその等価直列抵抗調整方法
EP05775081A EP1783790B1 (en) 2004-08-27 2005-08-23 Multilayer ceramic capacitor and method for controlling equivalent series resistance
KR1020087030535A KR20080111568A (ko) 2004-08-27 2005-08-23 적층 세라믹 커패시터 및 그 등가 직렬 저항 조정방법
DE602005022200T DE602005022200D1 (de) 2004-08-27 2005-08-23 Mehrschichtkeramikkondensator und verfahren zur steuerung des äquivalenten vorwiderstandes
PCT/JP2005/015270 WO2006022258A1 (ja) 2004-08-27 2005-08-23 積層セラミックコンデンサおよびその等価直列抵抗調整方法
AT05775081T ATE473510T1 (de) 2004-08-27 2005-08-23 Mehrschichtkeramikkondensator und verfahren zur steuerung des äquivalenten vorwiderstandes
CN2005800257715A CN1993784B (zh) 2004-08-27 2005-08-23 层叠陶瓷电容器及其等效串联电阻调整方法
US11/670,540 US7659568B2 (en) 2004-08-27 2007-02-02 Monolithic ceramic capacitor and method for adjusting equivalent series resistance thereof

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004248438 2004-08-27
JP2004-248438 2004-08-27
JP2004370533 2004-12-22
JP2004-370533 2004-12-22

Related Child Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2005/015270 Continuation WO2006022258A1 (ja) 2004-08-27 2005-08-23 積層セラミックコンデンサおよびその等価直列抵抗調整方法
US11/670,540 Continuation US7659568B2 (en) 2004-08-27 2007-02-02 Monolithic ceramic capacitor and method for adjusting equivalent series resistance thereof

Publications (1)

Publication Number Publication Date
WO2006022060A1 true WO2006022060A1 (ja) 2006-03-02

Family

ID=35967281

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/010025 WO2006022060A1 (ja) 2004-08-27 2005-06-01 積層セラミックコンデンサおよびその等価直列抵抗調整方法

Country Status (5)

Country Link
US (1) US7659568B2 (ja)
KR (2) KR20080111568A (ja)
AT (1) ATE473510T1 (ja)
DE (1) DE602005022200D1 (ja)
WO (1) WO2006022060A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2065908A1 (en) * 2006-09-22 2009-06-03 Murata Manufacturing Co. Ltd. Laminated ceramic capacitor
US7936554B2 (en) * 2007-06-18 2011-05-03 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
US8035950B2 (en) 2007-02-06 2011-10-11 Murata Manufacturing Co., Ltd. Resistive paste and monolithic ceramic capacitor
KR20160143128A (ko) * 2015-06-04 2016-12-14 삼성전자주식회사 커패시터를 갖는 전자 장치

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808770B2 (en) * 2007-06-27 2010-10-05 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
US8120891B2 (en) * 2007-12-17 2012-02-21 Murata Manufacturing Co., Ltd. Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
JP5075890B2 (ja) 2008-09-03 2012-11-21 株式会社東芝 半導体装置及び半導体装置の製造方法
JP5206440B2 (ja) * 2009-01-16 2013-06-12 Tdk株式会社 セラミック電子部品
JP5234521B2 (ja) * 2009-08-21 2013-07-10 Tdk株式会社 電子部品及びその製造方法
KR101079546B1 (ko) 2009-12-30 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터
US9202640B2 (en) * 2011-10-31 2015-12-01 Murata Manufacturing Co., Ltd. Ceramic electronic component and manufacturing method thereof
KR101309479B1 (ko) 2012-05-30 2013-09-23 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR101751079B1 (ko) * 2012-06-28 2017-06-26 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101273255B1 (ko) * 2012-08-14 2013-06-11 주식회사 뉴인텍 케이스 탑재형 직렬형 커패시터
WO2014097823A1 (ja) * 2012-12-18 2014-06-26 株式会社村田製作所 積層セラミック電子部品
TWI530973B (zh) 2013-08-02 2016-04-21 Murata Manufacturing Co Laminated ceramic capacitor and laminated ceramic capacitor manufacturing method
KR101983154B1 (ko) * 2013-11-05 2019-05-28 삼성전기주식회사 적층 세라믹 커패시터
US9633793B2 (en) * 2014-09-09 2017-04-25 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR102047564B1 (ko) * 2014-09-18 2019-11-21 삼성전기주식회사 칩 전자부품 및 그 제조방법
KR102037264B1 (ko) * 2014-12-15 2019-10-29 삼성전기주식회사 기판 내장용 소자, 그 제조 방법 및 소자 내장 인쇄회로기판
JP6508098B2 (ja) * 2016-03-17 2019-05-08 株式会社村田製作所 電子部品及び電子部品の製造方法
KR102653205B1 (ko) 2016-11-23 2024-04-01 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US10319527B2 (en) * 2017-04-04 2019-06-11 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
KR102463330B1 (ko) * 2017-10-17 2022-11-04 삼성전기주식회사 코일 전자 부품
JP7089402B2 (ja) * 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102133392B1 (ko) * 2018-09-28 2020-07-14 삼성전기주식회사 적층형 커패시터
KR102426203B1 (ko) * 2018-09-28 2022-07-28 삼성전기주식회사 적층형 커패시터
KR20190121210A (ko) * 2018-10-17 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
US11133464B2 (en) * 2019-08-20 2021-09-28 4DS Memory, Limited Conductive amorphous oxide contact layers
KR20220057735A (ko) * 2020-10-30 2022-05-09 삼성전기주식회사 적층형 커패시터
KR20220072411A (ko) * 2020-11-25 2022-06-02 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61158128A (ja) * 1984-12-28 1986-07-17 株式会社村田製作所 セラミツクコンデンサ
JPH11288845A (ja) * 1998-04-03 1999-10-19 Matsuo Electric Co Ltd 固体電解コンデンサ
JPH11297581A (ja) * 1998-04-15 1999-10-29 Dainippon Printing Co Ltd 積層型電子部品の製造方法及び製造装置
JP2004047536A (ja) * 2002-07-09 2004-02-12 Murata Mfg Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2004128328A (ja) * 2002-10-04 2004-04-22 Tdk Corp 電子部品およびその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604676A (en) * 1984-10-02 1986-08-05 Murata Manufacturing Co., Ltd. Ceramic capacitor
JPS61147404A (ja) * 1984-12-18 1986-07-05 太陽誘電株式会社 誘電体磁器組成物
JPH0666219B2 (ja) * 1989-02-22 1994-08-24 株式会社村田製作所 積層セラミックスコンデンサ
JP2800017B2 (ja) * 1989-04-05 1998-09-21 株式会社村田製作所 積層セラミックスコンデンサ
US5014158A (en) * 1989-04-11 1991-05-07 Matsushita Electric Industrial Co., Ltd. Laminated ceramic capacitor
FR2655179B1 (fr) 1989-11-24 1992-02-07 Europ Composants Electron Encre conductrice pour terminaisons de condensateurs ceramique.
JPH07118431B2 (ja) * 1991-03-16 1995-12-18 太陽誘電株式会社 磁器コンデンサ及びその製造方法
JP2578264B2 (ja) 1991-05-15 1997-02-05 太陽誘電株式会社 セラミックコンデンサの等価直列抵抗調整方法
JPH05290621A (ja) 1992-04-09 1993-11-05 Sumitomo Metal Mining Co Ltd 高 温 焼 成 用 i t o ペ ー ス ト
US5659456A (en) * 1995-01-12 1997-08-19 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitors
KR100202500B1 (ko) 1995-11-29 1999-06-15 모리시타 요이치 세라믹전자부품 및 그 제조방법
JPH113834A (ja) * 1996-07-25 1999-01-06 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
WO1999018588A1 (fr) * 1997-10-06 1999-04-15 Tdk Corporation Dispositif electronique et son procede de production
JPH11121276A (ja) 1997-10-17 1999-04-30 Tdk Corp 電子部品およびその製造方法
JP2000223348A (ja) 1998-11-26 2000-08-11 Tokin Corp 積層セラミックコンデンサ
JP4496639B2 (ja) 1999-11-29 2010-07-07 Tdk株式会社 電子部品およびその製造方法
JP2001273816A (ja) 2000-03-27 2001-10-05 Asahi Chem Res Lab Ltd 導電性ペースト
JP4081987B2 (ja) * 2000-05-30 2008-04-30 株式会社村田製作所 金属粉末の製造方法,金属粉末,これを用いた導電性ペーストならびにこれを用いた積層セラミック電子部品
US6829134B2 (en) * 2002-07-09 2004-12-07 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing the same
AU2003289277A1 (en) * 2002-12-09 2004-06-30 Matsushita Electric Industrial Co., Ltd. Electronic part with external electrode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61158128A (ja) * 1984-12-28 1986-07-17 株式会社村田製作所 セラミツクコンデンサ
JPH11288845A (ja) * 1998-04-03 1999-10-19 Matsuo Electric Co Ltd 固体電解コンデンサ
JPH11297581A (ja) * 1998-04-15 1999-10-29 Dainippon Printing Co Ltd 積層型電子部品の製造方法及び製造装置
JP2004047536A (ja) * 2002-07-09 2004-02-12 Murata Mfg Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2004128328A (ja) * 2002-10-04 2004-04-22 Tdk Corp 電子部品およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2065908A1 (en) * 2006-09-22 2009-06-03 Murata Manufacturing Co. Ltd. Laminated ceramic capacitor
EP2065908A4 (en) * 2006-09-22 2011-04-27 Murata Manufacturing Co LAMINATED CERAMIC CONDENSER
US8035950B2 (en) 2007-02-06 2011-10-11 Murata Manufacturing Co., Ltd. Resistive paste and monolithic ceramic capacitor
EP2117008A4 (en) * 2007-02-06 2018-04-04 Murata Manufacturing Co. Ltd. Resistive paste and stacked ceramic capacitor
US7936554B2 (en) * 2007-06-18 2011-05-03 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
KR20160143128A (ko) * 2015-06-04 2016-12-14 삼성전자주식회사 커패시터를 갖는 전자 장치
CN106253925A (zh) * 2015-06-04 2016-12-21 三星电子株式会社 具有电容器的电子设备
CN106253925B (zh) * 2015-06-04 2020-10-23 三星电子株式会社 具有电容器的电子设备
KR102341223B1 (ko) * 2015-06-04 2021-12-20 삼성전자 주식회사 커패시터를 갖는 전자 장치

Also Published As

Publication number Publication date
DE602005022200D1 (de) 2010-08-19
KR20080111568A (ko) 2008-12-23
KR20070036794A (ko) 2007-04-03
KR100884205B1 (ko) 2009-02-18
ATE473510T1 (de) 2010-07-15
US20070128794A1 (en) 2007-06-07
US7659568B2 (en) 2010-02-09

Similar Documents

Publication Publication Date Title
WO2006022060A1 (ja) 積層セラミックコンデンサおよびその等価直列抵抗調整方法
JP4038621B2 (ja) 積層セラミックコンデンサおよびその等価直列抵抗調整方法
JP4983799B2 (ja) 積層セラミックコンデンサ
JP6623574B2 (ja) 積層セラミックコンデンサ
JP4952723B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2008085280A (ja) 表面実装型電子部品とその製造方法
JPH10284343A (ja) チップ型電子部品
JP2006245049A (ja) 電子部品及び電子機器
KR101138143B1 (ko) 저항 페이스트 및 적층 세라믹 콘덴서
JP5266874B2 (ja) セラミック電子部品の製造方法
JP4380145B2 (ja) 導電ペースト及びセラミック電子部品の製造方法
JP3544569B2 (ja) 積層セラミックコンデンサ
KR102118492B1 (ko) 적층 세라믹 커패시터 및 그의 제조 방법
JP7196817B2 (ja) 積層セラミックコンデンサの使用方法および積層セラミックコンデンサの実装方法
JPH10172346A (ja) 電子部品用端子電極とそれを用いた積層セラミックコンデンサ
JP4815828B2 (ja) 導電性ペースト、電子部品、及び電子機器
JP2006216781A (ja) 電子部品
JP2002313664A (ja) 導電性ペーストおよび積層セラミック電子部品
JP2003303734A (ja) 導電性ペースト、積層セラミック電子部品
JPH06349668A (ja) セラミック電子部品
JPH1083933A (ja) セラミック電子部品の製造方法
JP2000286144A (ja) 積層チップ部品及びその製造方法
JP2007234773A (ja) セラミック電子部品
JPS5858804B2 (ja) デンカイコンデンサオシユウセキシタシユウセキカイロバン

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11670540

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 11670540

Country of ref document: US

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP