JP4952723B2 - 積層セラミックコンデンサおよびその製造方法 - Google Patents

Description

この発明は、積層セラミックコンデンサおよびその製造方法に関するもので、特に、抵抗素子としての機能をも与えられた外部電極を備えることによって、ＣＲ複合電子部品となる積層セラミックコンデンサおよびその製造方法に関するものである。

ＣＰＵ周辺においてデカップリング用途で積層セラミックコンデンサを用いる場合、積層セラミックコンデンサの等価直列抵抗（ＥＳＲ）が低すぎるため、回路上で並列共振による発振が生じ、インピーダンスの増大が生じるという問題がある。そのため、これらの用途に向けられる積層セラミックコンデンサでは、数１０〜数１０００ｍΩにＥＳＲを制御したいという要望がある。この要望に応え得るものとして、積層セラミックコンデンサに備える外部電極に、抵抗素子としての機能をも与えたものが提案されている。

たとえば、国際公開第２００６／０２２２５８号パンフレット（特許文献１）では、ＮｉまたはＮｉ合金を含む内部電極を備える積層セラミックコンデンサにおいて、外部電極がたとえば２層構造とされ、下層に、ＮｉまたはＮｉ合金と反応する複合酸化物（好ましくは、Ｉｎ−Ｓｎ複合酸化物）とガラス成分とを含む抵抗電極が形成され、上層に、たとえばＣｕまたはＣｕ合金を主成分とする導電電極が形成されたものが記載されている。

また、上記特許文献１には、ＥＳＲの制御のため、上記外部電極における下層の抵抗電極中のガラス添加量および／またはガラス軟化点を変えることが開示されている。特許文献１に記載される特定的な実施形態では、約５６０℃、約５８０℃および約６００℃の各軟化点を有するＢ−Ｓｉ−Ｚｎ−Ｂａ−Ｃａ−Ａｌ系ガラスが用いられている。

他方、特許文献１には、外部電極における上層の導電電極中のガラスについての具体的な記述がない。

また、特開２００４−１２８３２８号公報（特許文献２）には、たとえばＮｉからなる内部電極を備える積層セラミックコンデンサにおいて、外部電極がたとえば２層構造とされ、下層に、酸化ルテニウム、酸化ルテニウム化合物およびグラファイト・カーボンから選択される導電性物質とガラスとを含む抵抗電極が形成され、上層に、たとえばＣｕ、Ｎｉなどから選ばれる導電性物質とガラスとを含む導電電極が形成され、上層と下層とに含まれるガラスとして同じガラスを用いたものが記載されている。

上述したような積層セラミックコンデンサを製造しようとする場合、外部電極における下層抵抗電極および上層導電電極はそれぞれ焼成工程を経て形成されるが、この焼成工程を経て安定したＥＳＲを得るためには、上層導電電極から下層抵抗電極中あるいは両者間の界面部分へのガラス流動を抑制する必要がある。

しかし、たとえば、上層導電電極において、下層抵抗電極と同じガラスを用いると、上層導電電極の形成のための焼成時において、上層導電電極から下層抵抗電極中あるいは界面部分へのガラス流動を抑制しきれず、下層抵抗電極の抵抗値あるいは界面部分での抵抗値が上昇することがある。その結果、下層抵抗電極単独での狙いのＥＳＲ値を上回ることがあり、狙いのＥＳＲ値の制御（合わせ込み）が困難となる。
国際公開第２００６／０２２２５８号パンフレット 特開２００４−１２８３２８号公報

そこで、この発明の目的は、上述したような問題を解決し得る、積層セラミックコンデンサおよびその製造方法を提供しようとすることである。

この発明は、複数のセラミック層が積層されてなる、セラミック積層体と、セラミック積層体の内部に形成され、かつ導電成分としてＮｉまたはＮｉ合金を含む、内部電極と、セラミック積層体の外表面上に形成されかつ内部電極の特定のものと電気的に接続された、外部電極とを備え、外部電極は、下層抵抗電極と、下層抵抗電極上に形成された上層導電電極とを備えている、積層セラミックコンデンサにまず向けられるものであって、上述した技術的課題を解決するため、下層抵抗電極はＩｎ−Ｓｎ複合酸化物および第１のガラスを含み、上層導電電極は第２のガラスを含み、第２のガラスは、第１のガラスより２０℃以上高い軟化点を有することを特徴としている。

この発明に係る積層セラミックコンデンサにおいて、上記第２のガラスは、上層導電電極を形成するための焼成工程において結晶化するガラスであることが好ましい。

この発明は、また、積層セラミックコンデンサの製造方法にも向けられる。

この発明に係る積層セラミックコンデンサの製造方法は、複数のセラミック層が積層されてなるもので、導電成分としてＮｉまたはＮｉ合金を含む内部電極がセラミック層間の特定の界面に沿って形成された、セラミック積層体を作製する工程と、内部電極の特定のものと電気的に接続されるようにセラミック積層体の外表面上に外部電極を形成する工程とを備える。

上述の外部電極を形成する工程は、Ｉｎ−Ｓｎ複合酸化物および第１のガラスを含む下層抵抗電極を焼成により形成する工程と、第１のガラスより２０℃以上高い軟化点を有する第２のガラスを含む上層導電電極を下層抵抗電極上に焼成により形成する工程とを備える。ここで、上層導電電極を形成するための焼成温度は、下層抵抗電極を形成するための焼成温度よりも低いことを特徴としている。

この発明に係る積層セラミックコンデンサの製造方法において、上層導電電極を形成するための焼成温度は、下層抵抗電極を形成するための焼成温度より１０℃以上低く、かつ、第２のガラスの軟化点は、上層導電電極を形成するための焼成温度より５０℃以上低いことが好ましい。

この発明によれば、上層導電電極において、下層抵抗電極に比べて２０℃以上高い軟化点を有するガラスを用いているので、上層導電電極を形成するための焼成時において、下層抵抗電極中および上層導電電極と下層抵抗電極との間の界面部分へのガラスの流動を抑制することができる。その結果、下層抵抗電極および界面部分での抵抗値の上昇を抑制することができ、安定した狙いＥＳＲ値を得ることができる。

また、上層導電電極において用いるガラスの軟化点を高くすることにより、上層導電電極の、めっき液に対するシール性が向上し、積層セラミックコンデンサの信頼性を向上させることができるとともに、はんだ爆ぜ（電極中に浸入しためっき液がはんだ付け時にガス化して噴出するに伴って、はんだボールが飛散する現象）を生じさせにくくすることができる。特に、ガラスの軟化点を上げるに当たって、たとえばＳｉＯ_２などのガラス網目形成元素の比率が高められる場合には、上述しためっき液に対するシール性がより向上する。

この発明に係る積層セラミックコンデンサにおいて、上層導電電極に含まれるガラスが、上層導電電極を形成するための焼成工程において結晶化するガラスである場合には、ガラスの粘性が上がり、下層抵抗電極側へのガラスの流動がさらに抑制され得るため、狙いＥＳＲ値をより安定化させることができる。

この発明に係る積層セラミックコンデンサの製造方法によれば、上層導電電極を形成するための焼成温度が下層抵抗電極を形成するための焼成温度よりも低いため、下層抵抗電極と内部電極との接合切れの問題を回避できる。

この発明に係る積層セラミックコンデンサの製造方法において、上層導電電極を形成するための焼成温度が下層抵抗電極を形成するための焼成温度より１０℃以上低く、かつ、上層導電電極に含まれる第２のガラスの軟化点が上層導電電極を形成するための焼成温度より５０℃以上低いと、下層抵抗電極と内部電極との接合切れの問題をより確実に回避できるとともに、上層導電電極を十分に焼結させることができる。

この発明の一実施形態による積層セラミックコンデンサ１を、積層方向に向く断面をもって図解的に示す正面図である。 この発明の他の実施形態による積層セラミックコンデンサ２１を示すもので、（ａ）は積層セラミックコンデンサ２１の上面図であり、（ｂ）は（ａ）の線Ｂ−Ｂに沿う断面図である。 図２（ｂ）の一部を拡大して示す図である。

符号の説明

１，２１ 積層セラミックコンデンサ
２，２２ セラミック層
３，２３ セラミック積層体
４，５，２６，２７ 内部電極
６，７，２８，２９ 外部電極
８，３０ 下層抵抗電極
９，３１ 上層導電電極
２４，２５ ビア導体

図１は、この発明の一実施形態による積層セラミックコンデンサ１を示している。

積層セラミックコンデンサ１は、誘電体セラミックからなる複数のセラミック層２が積層されてなる、直方体状のセラミック積層体３を備えている。セラミック積層体３の内部には、セラミック層２間の特定の界面に沿って内部電極４および５が形成されている。内部電極４および５は、導電成分として、ＮｉまたはＮｉ合金を含んでいる。内部電極４と内部電極５とは、交互に配置され、かつ、間にセラミック層２を介在させた状態で互いに対向しており、それによって、静電容量を形成している。

セラミック積層体３の外表面上であって、相対向する端部上には、外部電極６および７が形成されている。一方の外部電極６は内部電極４と電気的に接続され、他方の外部電極７は内部電極５と電気的に接続される。

このような積層セラミックコンデンサ１において、外部電極６および７の各々は、セラミック積層体３の外表面に接するとともに内部電極４および５のいずれかと電気的に接続される下層抵抗電極８と、その上に形成される上層導電電極９とを備えている。

下層抵抗電極８は、外部電極６および７に対して抵抗素子としての機能をも与えるためのものであり、内部電極４および５に含まれるＮｉまたはＮｉ合金と反応するＩｎ−Ｓｎ複合酸化物とガラスとを含有している。上記Ｉｎ−Ｓｎ複合酸化物は、通常、Ｉｎ_２Ｏ_３に対し、ＳｎＯ_２を１〜２０重量％程度固溶させて合成されるもので、所定の抵抗値を有する導電成分である。上記ガラスは電気絶縁成分であり、このガラスとして、たとえばＢ−Ｓｉ−Ｚｎ−Ｂａ−Ｃａ系ガラスが用いられるが、他の組成系のガラスが用いられてもよい。

上層導電電極９は、導電性金属とガラスとを含有している。導電性金属としては、たとえば、Ｃｕ、Ｃｕ合金、Ａｇ、Ａｇ合金、Ｎｉ、Ｎｉ合金などが用いられる。また、上記ガラスとしては、たとえばＢ−Ｓｉ−Ｚｎ−Ｂａ−Ｃａ系ガラスが用いられるが、他の組成系のガラスが用いられてもよい。

下層抵抗電極８は、たとえば、Ｉｎ−Ｓｎ複合酸化物粉末とガラスフリットと有機ビヒクルとを含むペーストを、セラミック積層体３の外表面上に塗布し、焼成することによって形成される。また、上層導電電極９は、たとえばＣｕまたはＣｕ合金粉末のような導電性金属粉末とガラスフリットと有機ビヒクルとを含むペーストを、下層抵抗電極８上に、これを覆うように塗布し、焼成することによって形成される。

ここで、下層抵抗電極８に含まれるガラスを第１のガラスとし、上層導電電極９に含まれるガラスを第２のガラスとしたとき、第２のガラスは、第１のガラスより２０℃以上高い軟化点を有するようにされる。これによって、上層導電電極９を形成するための焼成時に、下層抵抗電極８中および上層導電電極９と下層抵抗電極８との間の界面部分へ第２のガラスが流動することを抑制することができる。その結果、下層抵抗電極８および界面部分での抵抗値の不所望な上昇を抑制することができ、安定した狙いＥＳＲ値を得ることができる。

この実施形態のように、下層抵抗電極８がＩｎ−Ｓｎ複合酸化物および第１のガラスを含む場合、第１のガラスの軟化点を５６０〜５８０℃とし、第２のガラスの軟化点を５８０〜６００℃とすることが特に好ましい。これによって、より安定した（すなわち、ばらつきの小さい）抵抗値を得ることができるためである。

図１では図示しないが、上層導電電極９上に、必要に応じて、たとえばＳｎまたははんだめっき膜が形成されることがある。前述したように、上層導電電極９に含まれる第２のガラスの軟化点を高くすれば、このようなめっき膜を形成するために用いられるめっき液に対するシール性を高めることができ、そのため、得られた積層セラミックコンデンサ１の信頼性を向上させることができるとともに、はんだ爆ぜを生じさせにくくすることができる。特に、第２のガラスの軟化点を高くするに当たって、たとえばＳｉＯ_２などのガラス網目形成元素の比率を高めるようにすれば、上述した効果がより顕著になる。

上層導電電極９を形成するための焼成温度は、下層抵抗電極８を形成するための焼成温度よりも低くされるのが好ましい。なぜなら、上層導電電極９の焼成時に下層抵抗電極８の緻密化が進んだり、内部電極４および５との接合性などの状態の変化が生じたりすることを抑制することができ、より安定したＥＳＲを得ることができるためである。これによって、下層抵抗電極８と内部電極４および５との接合切れの問題を回避することができる。この接合切れの問題をより確実に回避するためには、上層導電電極９を形成するための焼成温度は、下層抵抗電極８を形成するための焼成温度より１０℃以上低くされる。また、上層導電電極９を十分に焼結させるため、第２のガラスの軟化点は、上層導電電極９を形成するための焼成温度より５０℃以上低くされることが好ましい。

以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。

たとえば、外部電極６および７の各々において、セラミック積層体３および内部電極４または５と接する導通層がさらに形成され、下層抵抗電極８は、この導通層の外面に接するように形成されてもよい。導通層は、内部電極４および５に含まれる金属と反応する金属を主成分とすることが好ましい。内部電極４および５がたとえばＮｉまたはＮｉ合金を含む場合、導通層の主成分となる金属としては、好ましくは、Ｎｉおよび／またはＣｕが用いられる。

また、図１は、積層セラミックコンデンサ１を、積層方向に向く断面をもって図解的に示す正面図であるが、図１からは、セラミック積層体３を平面方向に見たとき、外部電極６および７がセラミック積層体３の短辺側に形成されるか、長辺側に形成されるかが明らかではない。この発明は、外部電極６および７がセラミック積層体３の短辺側に形成されるものに対しても、セラミック積層体３の長辺側に形成されるものに対しても適用することができる。

また、この発明は、ビアアレイ型の積層セラミックコンデンサにも適用することができる。図２および図３は、この発明の他の実施形態によるビアアレイ型の積層セラミックコンデンサ２１を示している。図２において、（ａ）は積層セラミックコンデンサ２１の上面図であり、（ｂ）は（ａ）の線Ｂ−Ｂに沿う断面図である。図３は、図２（ｂ）の一部を拡大して示す図である。

積層セラミックコンデンサ２１は、誘電体セラミックからなる複数のセラミック層２２が積層されてなる、直方体状の、より特定的には正四角柱状のセラミック積層体２３を備えている。セラミック積層体２３の内部には、セラミック積層体２３を積層方向に貫通しかつセラミック積層体２３の上下面に引出された第１および第２のビア導体２４および２５と、セラミック層２２間の特定の界面に沿って形成された第１および第２の内部電極２６および２７とが形成されている。

第１の内部電極２６と第２の内部電極２７とは、交互に配置され、かつ、互いの間にセラミック層２２を介在させた状態で互いに対向しており、それによって、静電容量を形成している。第１のビア導体２４は、第１の内部電極２６と電気的に接続されるが、第２の内部電極２７に対しては電気的に絶縁される。他方、第２のビア導体２５は、第２の内部電極２７と電気的に接続されるが、第１の内部電極２６に対しては電気的に絶縁される。

上述したビア導体２４および２５ならびに内部電極２６および２７は、導電成分として、たとえばＮｉまたはＮｉ合金を含んでいる。

セラミック積層体２３の上面および下面上には、各々複数の第１および第２の外部電極２８および２９が形成されている。第１の外部電極２８は第１のビア導体２４と電気的に接続され、第２の外部電極２９は第２のビア導体２５と電気的に接続される。その結果、第１の外部電極２８は第１の内部電極２６と電気的に接続され、第２の外部電極２９は第２の内部電極２７と電気的に接続される。図２（ａ）および同（ｂ）によく示されているように、各々複数の第１および第２の外部電極２８および２９は、セラミック積層体２３の上面および下面の各々上において、互いに隣り合うように配置されている。

このようなビアアレイ型の積層セラミックコンデンサ２１において、第１の外部電極２８について図３に図示されているように、外部電極２８および２９の各々は、セラミック積層体２３に接するとともにビア導体２４および２５のいずれかと接する下層抵抗電極３０と、その上に形成される上層導電電極３１とを備えている。

下層抵抗電極３０は、前述の図１に示した下層抵抗電極８と同様の組成である。上層導電電極３１は、図１に示した上層導電電極９と同様の組成である。

このようなビアアレイ型の積層セラミックコンデンサ２１は、たとえば、次のようにして製造される。

まず、セラミック層２２となるべきセラミックグリーンシートが用意されるとともに、ビア導体２４および２５ならびに内部電極２６および２７を形成するための導電性ペーストが用意される。

次に、セラミックグリーンシート上に、たとえばスクリーン印刷などにより、上記導電性ペーストを印刷し、内部電極２６および２７となるべき導電性ペースト膜を形成する。

次に、導電性ペースト膜が印刷されたセラミックグリーンシートを所定枚数積層し、また、その一方側に導電性ペースト膜が印刷されていない外層用のセラミックグリーンシートを所定枚数積層し、さらに、必要に応じて、他方側にも外層用のセラミックグリーンシートを積層し、それによって、マザー状態の生の積層体を作製する。このマザー積層体は、必要に応じて、静水圧プレスなどの方法により積層方向に圧着される。

次に、レーザーまたはＮＣパンチなどの手段を用いて、積層方向に貫通する貫通孔を積層体に形成する。そして、スクリーン印刷などの方法により、ビア導体２４および２５となるべき導電性ペーストを上記貫通孔に充填する。

次に、上述のような工程を経て得られた生のマザー積層体を所定のサイズにカットし、セラミック積層体２３の生の状態のものを切り出し、次いで、この生の状態のセラミック積層体２３を焼成する。

焼成後、スクリーン印刷などの方法により、セラミック積層体２３の上面および下面にそれぞれ露出したビア導体２４および２５を覆うように、下層抵抗電極３０のためのペーストを印刷し、次いで焼付けることによって、外部電極２８および２９の下地となる下層抵抗電極３０を形成する。

次に、スクリーン印刷などの方法により、上記下層抵抗電極３０上に上層導電電極３１のためのペーストを印刷し、これを焼付けることによって、上層導電電極３１を形成する。その後、必要に応じて、上層導電電極３１上にめっきを施してもよい。

次に、この発明による効果を確認するために実施した実験例について説明する。

（実験例１）
まず、公知の方法により、内部電極がＮｉを含み、静電容量が１μＦとなるように設計された積層セラミックコンデンサのためのセラミック積層体を用意した。

他方、下層抵抗電極を形成するために用いるペーストを、次のようにして作製した。

Ｉｎ_２Ｏ_３粉末とＳｎＯ_２粉末との合計量に対して、ＳｎＯ_２粉末が５重量％の含有率となるように、Ｉｎ_２Ｏ_３粉末にＳｎＯ_２粉末を混合し、大気中において１４００℃の温度で５時間の仮焼を行ない、ＳｎＯ_２を十分に固溶させた後、平均粒径約１μｍになるまで粉砕処理を施すことによって、Ｉｎ−Ｓｎ複合酸化物粉末を得た。

また、第１のガラスとして、Ｂ−Ｓｉ−Ｚｎ−Ｂａ−Ｃａ系ガラスからなり、表１の「第１のガラス軟化点」に示した軟化点を有し、平均粒径が約１μｍのガラスフリットを用意した。なお、この実験例において、軟化点は、示差熱分析装置（ＤＴＡ）の軟化点を示す変曲点から目視により読み取った温度である。

次に、上記のように用意されたＩｎ−Ｓｎ複合酸化物粉末およびガラスフリットに、２０重量％のアクリル樹脂を含む有機ビヒクルを加えて混合し、ロール分散処理によって、下層抵抗電極用ペーストを得た。このペーストにおいて、（Ｉｎ−Ｓｎ複合酸化物粉末）：（ガラスフリット）：（有機ビヒクル）の体積比率は１：１：８とした。

また、上層導電電極を形成するために用いるペーストを、次のようにして作製した。

平均粒径１μｍの球形粉末と平均粒径０．５μｍの球形粉末とを５０：５０の比率でブレンドした、Ｃｕ粉末を用意した。

また、第２のガラスとして、主要元素がＢ−Ｓｉ−Ｚｎ−Ｂａ−Ｏ系のガラスからなり、表１の「第２のガラス軟化点」に示した軟化点を有し、平均粒径が約１μｍのガラスフリットを用意した。

次に、上記のように用意されたＣｕ粉末およびガラスフリットに、２０重量％のアクリル樹脂を含む有機ビヒクルを加えて混合し、ロール分散処理によって、上層導電電極用ペーストを得た。このペーストにおいて、（Ｃｕ粉末）：（ガラスフリット）：（有機ビヒクル）の体積比率は２０：５：７５とした。

次に、前述のように用意されたセラミック積層体の各端部に、前述の下層抵抗電極用ペーストをディップ法により塗布し、１５０℃の温度で１０分間乾燥した。この乾燥後の塗布厚は約３０μｍであった。

次に、上述のように下層抵抗電極用ペーストが塗布され乾燥されたセラミック積層体を、連続ベルト炉に通し、Ｎ_２雰囲気（酸素濃度：１０ｐｐｍ以下）中において、表１の「下層抵抗電極焼成温度」に示した最高温度で１５分間保持する焼成を施し、下層抵抗電極を形成した。なお、下層抵抗電極形成のための焼成温度は、およそＥＳＲが極小値となり安定する温度とした。

次に、下層抵抗電極上に、前述の上層導電電極用ペーストをディップ法により塗布し、１５０℃の温度で１０分間乾燥した。この乾燥後の塗布厚は約５０μｍであった。

次に、上述のように上層導電電極用ペーストが塗布され乾燥されたセラミック積層体を連続ベルト炉に通し、Ｎ_２＋Ｈ_２Ｏ雰囲気（酸素濃度：１０ｐｐｍ以下、Ｈ_２Ｏ＝０．５ｃｃ／Ｎ_２＝１００Ｌ）中において、表１の「上層導電電極焼成温度」に示した最高温度で１５分間保持する焼成を施し、上層導電電極を形成した。なお、上層導電電極形成のための焼成温度は、電極の緻密性（めっき液に対するシール性）が確保できる最低温度とした。

次に、このようにして得られた各試料に対し、カップリング剤中に浸漬しかつ熱処理によりこれを硬化させる工程を実施することにより、撥水性を付与し、次いで、公知の電解バレルめっき法により、ＮｉめっきおよびＳｎめっきを施して、０．８μｍ×１．６μｍサイズの各試料に係る積層セラミックコンデンサを得た。

このようにして得られた各試料に係る積層セラミックコンデンサについて、ＥＳＲ値を測定した。その結果が表１に示されている。表１には、また、ＥＳＲ変化率が示されている。ＥＳＲ変化率は、上層導電電極形成前の下層抵抗電極上にＩｎ−Ｇａ合金を塗布して測定したＥＳＲ（Ｒ１）と上層導電電極形成後に測定したＥＳＲ（Ｒ２）との比であって、｛（Ｒ２−Ｒ１）／Ｒ１｝×１００［％］の式から求めたものである。

表１において、試料番号に＊を付したものは、この発明の範囲外の比較例である。

表１からわかるように、まず、第２のガラスとして、第１のガラスと同等か、第１のガラスより低い軟化点を有するガラスを用いた試料１、２、７および８では、ＥＳＲ変化率が２０％以上と高く、ＥＳＲの制御が困難である。

また、第２のガラスが第１のガラスよりも高い軟化点を有するが、第２のガラスの軟化点が第１のガラスの軟化点より１０℃しか高くない試料３および９では、ＥＳＲ変化率が、上述した試料１、２、７および８に比べて低いものの、１０％以上の値を示している。

これらに対して、第２のガラスが、第１のガラスより２０℃以上高い軟化点を有している試料４〜６および１０〜１２では、ＥＳＲ変化率が極めて低く、ＥＳＲの制御が容易である。

（実験例２）
実験例２では、上層導電電極に含まれる第２のガラスとして、上層導電電極を形成するための焼成工程において結晶化するガラスを用いたことを除いて、実験例１における試料４および１０の各々と同様の条件にて、それぞれ、表２に示すように、試料１３および１４に係る積層セラミックコンデンサを作製し、実験例１の場合と同様の評価を行なった。その評価結果が表２に示されている。また、表２には、試料１３および１４の各々について、第２のガラスの結晶化開始温度が示されている。

表２からわかるように、第２のガラスとして、上層導電電極を形成するための焼成工程において結晶化するガラスを用いた試料１３および１４によれば、それぞれ、試料４および１０に比べて、ＥＳＲ変化率をより小さくすることができた。これは、第２のガラスが上層導電電極の形成のための焼成温度において結晶化することにより、ガラスの粘性が上がり、下層抵抗電極側へのガラスの流動がさらに抑制されたためである。

Claims (4)

1. 複数のセラミック層が積層されてなる、セラミック積層体と、
   前記セラミック積層体の内部に形成され、かつ導電成分としてＮｉまたはＮｉ合金を含む、内部電極と、
   前記セラミック積層体の外表面上に形成されかつ前記内部電極の特定のものと電気的に接続された、外部電極と
   を備え、
   前記外部電極は、下層抵抗電極と、前記下層抵抗電極上に形成された上層導電電極とを備え、
   前記下層抵抗電極はＩｎ−Ｓｎ複合酸化物および第１のガラスを含み、前記上層導電電極は第２のガラスを含み、前記第２のガラスは、前記第１のガラスより２０℃以上高い軟化点を有する、
   積層セラミックコンデンサ。
2. 前記第２のガラスは、前記上層導電電極を形成するための焼成工程において結晶化するガラスである、請求項１に記載の積層セラミックコンデンサ。
3. 複数のセラミック層が積層されてなるもので、導電成分としてＮｉまたはＮｉ合金を含む内部電極が前記セラミック層間の特定の界面に沿って形成された、セラミック積層体を作製する工程と、
   前記内部電極の特定のものと電気的に接続されるように前記セラミック積層体の外表面上に外部電極を形成する工程と
   を備え、
   前記外部電極を形成する工程は、Ｉｎ−Ｓｎ複合酸化物および第１のガラスを含む下層抵抗電極を焼成により形成する工程と、前記第１のガラスより２０℃以上高い軟化点を有する第２のガラスを含む上層導電電極を前記下層抵抗電極上に焼成により形成する工程とを備え、
   前記上層導電電極を形成するための焼成温度は、前記下層抵抗電極を形成するための焼成温度よりも低い、
   積層セラミックコンデンサの製造方法。
4. 前記上層導電電極を形成するための焼成温度は、前記下層抵抗電極を形成するための焼成温度より１０℃以上低く、かつ、前記第２のガラスの軟化点は、前記上層導電電極を形成するための焼成温度より５０℃以上低い、請求項３に記載の積層セラミックコンデンサの製造方法。

Images