WO2015045625A1

WO2015045625A1 - 積層セラミック電子部品

Info

Publication number: WO2015045625A1
Application number: PCT/JP2014/070511
Authority: WO
Inventors: 大森貴史; 古賀誠史; 池田潤
Original assignee: 株式会社村田製作所
Priority date: 2013-09-24
Filing date: 2014-08-04
Publication date: 2015-04-02
Also published as: KR20160042098A; CN105531774B; KR101834747B1; US9978519B2; JPWO2015045625A1; US20160196922A1; CN105531774A

Abstract

　外部電極に起因する残留応力が小さく、機械的強度に優れた、信頼性の高い積層セラミック電子部品を提供する。　外部電極が導電成分である金属と、導電成分以外の無機成分とを含有するとともに、セラミック素体の側面に回り込んだ外部電極の回り込み部の先端領域のＳＩＭ像を観測した結果から、下記の式（１）：　導電成分・無機成分占有面積率＝｛（導電成分の面積＋無機成分の面積）／（導電成分の面積＋無機成分の面積＋空隙の面積）｝×１００　……（１）　により求められる、導電成分・無機成分占有面積率が２５～７５％の範囲になるようにする。　セラミック素体の側面に回り込んだ外部電極の回り込み部の厚みが５～１０μｍの範囲になるようにする。

Description

積層セラミック電子部品

　本発明は、積層セラミック電子部品に関し、詳しくは、セラミック層を介して内部電極が積層された構造を有するセラミック素体と、その端面から側面に回り込むように配設された外部電極とを備えた積層セラミック電子部品に関する。

　代表的なセラミック電子部品の一つに、例えば、図４に示すような構造を有する積層セラミックコンデンサがある。

　この積層セラミックコンデンサは、図４に示すように、誘電体層であるセラミック層５１を介して複数の内部電極５２（５２ａ，５２ｂ）が積層されたセラミック積層体（セラミック素体）６０の両端面５３ａ，５３ｂに、内部電極５２（５２ａ，５２ｂ）と導通するように外部電極５４（５４ａ，５４ｂ）が配設された構造を有している。

　なお、外部電極５４（５４ａ，５４ｂ）は、例えばＣｕなどからなる外部電極本体の表面に、Ｎｉめっき膜層が形成され、さらにＮｉめっき膜層の表面にＳｎめっき膜層が形成された構造とされる場合も多い。

　ところで、このような積層セラミックコンデンサを製造する場合、外部電極５４（５４ａ，５４ｂ）は、セラミック積層体（セラミック素体）の両端面に導電性ペーストを塗布して焼成する方法により形成されるのが一般的である。

　このような外部電極の形成に用いられる導電性ペーストとして、例えば、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、ＰｄおよびＰｔから選ばれる少なくとも１種以上の導電材とガラスフリットとをビヒクル中に分散した導電性ペースト（導体ペ－スト）であって、ガラスフリットが酸化物換算で、ＳｒＯ：４０．０～７０．０重量％、Ｂ₂Ｏ₃：１５．０～３０．０重量％、Ａｌ₂Ｏ₃：１０．０～２０．０重量％、ＳｉＯ₂：３．０～２０．０重量％、ＭｎＯ：０～２０．０重量％からなる導電性ペーストが提案されている（特許文献１参照）。

　また、特許文献１には、上記導電性ペーストを用いて外部電極を形成した積層セラミックコンデンサが示されている。

　そして、特許文献１には、上記導電性ペーストを用いることにより、引張り強度およびたわみ強度に優れた外部電極を形成することが可能になり、実装信頼性の高い積層セラミックコンデンサを得ることができるとされている。

　ところで、特許文献１の導電性ペーストは、ガラスフリットを限定し、焼き付け後のガラス相と反応相の線膨張係数をコントロールすることにより、形成される外部電極に起因する残留応力を低減して、外部電極のたわみ強度を改善しようとするものである。

　確かに、積層セラミックコンデンサの機械的特性を向上させようとした場合、外部電極の形成に用いられる導電性ペーストに使用するガラスフリットを限定し、焼き付け後のガラス相と反応相の線膨張係数をコントロールすることは有効であると考えられる。

　しかしながら、ガラス相と反応相の線膨張係数をコントロールするだけでは、必ずしも、外部電極に起因する応力を十分に低減することができない場合があり、さらに改善の余地があるのが実情である。

特開平９－５５１１８号公報

　本発明は、上記課題を解決するものであり、外部電極に起因する残留応力が小さく、機械的強度に優れた、信頼性の高い積層セラミック電子部品を提供することを目的とする。

　上記課題を解決するために、本発明の積層セラミック電子部品は、
　複数の内部電極がセラミック層を介して積層された構造を有するセラミック素体と、前記内部電極と導通する外部電極であって、前記セラミック素体の端面から側面に回り込むように形成された外部電極とを備えた積層セラミック電子部品において、
　前記外部電極が導電成分である金属と、前記導電成分以外の無機成分とを含有するとともに、
　前記セラミック素体の側面に回り込んだ前記外部電極の回り込み部の、先端から５０μｍ以内の領域である先端領域における、走査イオン顕微鏡像であるＳＩＭ像を観測することにより得られる、導電成分の面積、無機成分の面積および空隙の面積の値から、下記の式（１）：
　導電成分・無機成分占有面積率（％）＝｛（導電成分の面積＋無機成分の面積）／（導電成分の面積＋無機成分の面積＋空隙の面積）｝×１００　　……（１）
　により求められる導電成分・無機成分占有面積率が２５～７５％の範囲にあること
　を特徴としている。

　また、本発明の積層セラミック電子部品においては、前記セラミック素体の側面に回り込んだ前記外部電極の回り込み部の厚みが５～１０μｍの範囲にあることが好ましい。

　外部電極の回り込み部の厚みを５～１０μｍの範囲とすることにより、さらに確実に、外部電極に起因する残留応力が小さく、機械的強度に優れた、信頼性の高い積層セラミック電子部品を提供することが可能になる。

　また、前記先端領域が、前記セラミック素体の側面に回り込んだ前記外部電極の回り込み部の先端から５０μｍ以内の領域であることが望ましい。

　また、本発明の積層セラミック電子部品においては、前記外部電極を構成する前記導電成分がＣｕを主成分とするものであることが好ましい。

　外部電極を構成する導電成分がＣｕを主成分とするものである場合に、本発明を適用することにより、確実に、外部電極に起因する残留応力が小さく、機械的強度に優れた、信頼性の高い積層セラミック電子部品を提供することが可能になる。

　また、本発明の積層セラミック電子部品においては、前記外部電極を構成する前記無機成分がＳｉを含有するものであることが好ましい。

　外部電極を構成する前記無機成分がＳｉを含有するものである場合に本発明を適用することにより、確実に、外部電極に起因する残留応力が小さく、機械的強度に優れた、信頼性の高い積層セラミック電子部品を提供することが可能になる。

　本発明の積層セラミック電子部品は、上述のように構成されており、外部電極が導電成分である金属と、導電成分以外の無機成分とを含有するとともに、セラミック素体の側面に回り込んだ外部電極の回り込み部の、先端から５０μｍ以内の領域である先端領域における、走査イオン顕微鏡像であるＳＩＭ像を観測することにより得られる、導電成分の面積、無機成分の面積および空隙の面積の値から、下記の式（１）：
　導電成分・無機成分占有面積率（％）＝｛（導電成分の面積＋無機成分の面積）／（導電成分の面積＋無機成分の面積＋空隙の面積）｝×１００　　……（１）
　により求められる導電成分・無機成分占有面積率が２５～７５％の範囲となるようにしているので、外部電極に起因する残留応力が小さく、たわみ強度などの機械的強度に優れた、信頼性の高い積層セラミック電子部品を提供することが可能になる。

　これは、導電成分・無機成分占有面積率が２５～７５％の範囲にある場合に、導電成分である金属に起因する応力が緩和され、機械的強度の改善効果を得ることができたことによるものと考えられる。
　特に、セラミック素体の側面に回り込んだ外部電極の回り込み部の、先端から５０μｍ以内の領域である先端領域は、応力が大きくなりやすく、クラックなどの起点となりやすい領域であることから、この「先端領域」における導電成分・無機成分占有面積率を上記範囲としたことが、機械的強度の改善に大きく寄与しているものと考えられる。

本発明の実施形態にかかる積層セラミックコンデンサの構成を示す正面断面図である。図１に示した積層セラミックコンデンサの、外部電極の回り込み部の先端領域に導電成分（Ｃｕ）と、無機成分と、空隙とが存在している状態を示す模式図である。図１に示した積層セラミックコンデンサの、セラミック素体の側面に回り込んだ外部電極（外部電極本体）の回り込み部の厚みを示す模式図である。従来の積層セラミック電子部品の一例を示す図である。

　以下に本発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。

［実施形態］
　この実施形態では、図１に示すような構造を有する積層セラミックコンデンサを製造する場合を例にとって説明する。

　この積層セラミックコンデンサは、図１に示すように、誘電体層であるセラミック層１を介して複数の内部電極２（２ａ，２ｂ）が積層されたセラミック素体（積層セラミックコンデンサ素子）１０の両側の端面３（３ａ，３ｂ）に、内部電極２（２ａ，２ｂ）と導通するように外部電極４（４ａ，４ｂ）が配設された構造を有している。

　なお、外部電極４（４ａ，４ｂ）は、セラミック素体１０の両側の端面３（３ａ，３ｂ）から、稜線部を越えてセラミック素体の４つの側面１５にまで回り込むように配設されている。

　外部電極４（４ａ，４ｂ）は、Ｃｕ粉末を導電成分とする導電性ペーストを焼き付けてなる外部電極本体（Ｃｕ焼き付け電極）１１と、外部電極本体１１の表面に形成されたＮｉめっき膜層１２と、Ｎｉめっき膜層１２の表面に形成されたＳｎめっき膜層１３とを備えてなる多層構造とされている。

　また、この積層セラミックコンデンサのセラミック素体１０を構成するセラミック層１は、ペロブスカイト構造を有する誘電体セラミック（この実施形態ではＢａＴｉＯ₃系セラミック）から形成されており、また、内部電極２（２ａ，２ｂ）はＮｉを導電成分とする卑金属電極である。

　次に、この積層セラミック電子部品（積層セラミックコンデンサ）の製造方法について説明する。

　［１］セラミック素体の作製
　（１）Ｂａ、Ｔｉを主成分とするペロブスカイト型化合物（ＢａＴｉＯ₃系セラミック粉末）に対して、有機バインダー、有機溶剤、可塑剤、および分散剤を所定の割合で混合したセラミックスラリーを調製した。
　それからこのセラミックスラリーを樹脂フィルム上に、乾燥後の厚みが４．０μｍとなるように塗布して、セラミックグリーンシートを作製した。

　（２）平均粒径０．３μｍのＮｉ粉末５０重量部と、ブチルカルビトールにエチルセルロース１０重量部を溶解した樹脂溶液４５重量部と、残部の分散剤および増粘剤とを配合することにより、内部電極形成用の導電性ペースト（内部電極ペースト）を作製した。
　内部電極ペーストを構成する導電成分としては、Ｎｉ粉末以外にも、Ｎｉ合金、Ｃｕ、Ｃｕ合金などの卑金属粉末を適宜用いることが可能である。場合によっては、Ａｇなどの貴金属粉末を用いることも可能である。

　（３）上記（１）の工程で作製したセラミックグリーンシートを、焼成後に、所定の厚みを有する外層部が形成されるように所定枚数積層し、下側外層部を形成した。

　（４）上記（３）の工程で形成した下側外層部上に、上記（１）の工程で使用したセラミックグリーンシートに、上記（２）の工程で作製したＮｉを導電成分とする導電性ペースト（内部電極ペースト）を、焼成後のセラミック素子の大きさ（３．２ｍｍ（長さ）×１．６ｍｍ（幅））に対応するようなパターンで、乾燥後の厚みが２μｍとなるようにスクリーン印刷により塗布した電極パターン形成セラミックグリーンシートを所定枚数（この実施形態では３５０枚）積層した。

　（５）上記（４）の工程で積層した電極パターン形成セラミックグリーンシート上に、焼成後に所定の厚みを有する外層部が形成されるように所定枚数積層して、上側外層部を形成することにより未焼成積層ブロックを形成した。

　（６）上記（５）の工程で作製した未焼成積層ブロックを所定の位置でカットすることにより、未焼成セラミック素体を得た。

　（７）上記（６）の工程で得た未焼成セラミック素体を、バッチ炉を使用して、窒素雰囲気中、４００℃、１０時間の条件で脱脂処理した後、窒素－水素－水蒸気混合雰囲気中、トップ温度１２００℃、酸素分圧１０^-9～１０^-10ＭＰａの条件で焼成し、外部電極形成前の焼成済みのセラミック素体を得た。
　なお、このセラミック素体は、長さ（Ｌ）：３．２ｍｍ、幅（Ｗ）：１．６ｍｍ、厚さ（Ｔ）：１．６ｍｍの寸法を有する直方体形状のものである。

　［２］外部電極の形成
　（１）外部電極形成用の導電性ペーストの作製
　外部電極を形成するために用いる導電性ペーストとして、Ｃｕ粉末７０～７５重量部、ＳｉＯ₂含有率が４３重量％であるホウケイ酸系ガラスフリット５～１０重量部、ブチルカルビトールにエチルセルロース２０重量％を溶かした樹脂溶液２０重量部を含有する外部電極ペーストを作製した。

　（２）外部電極形成用の導電性ペーストの塗布
　上述のようにして作製した外部電極形成用の導電性ペーストを、焼成済みのセラミック素体に、浸漬塗布の方法で塗布した。例えば、定盤に所定の厚さで外部電極形成用の導電性ペーストを塗布し、その上から保持冶具により保持したセラミック素体の一方の端面側を浸漬し、セラミック素体の端面および端面から側面に回り込む領域に外部電極ペーストを塗布した。

　そして、塗布した導電性ペーストを乾燥させた後、同様にして、セラミック素体の他方の端面側を浸漬し、セラミック素体の他方側の端面と、端面から側面に回り込む領域に導電性ペーストを塗布し、乾燥させた。

　（３）セラミック素体に塗布した外部電極形成用の導電性ペーストを焼成するため、セラミック素体をベルト炉を用いて熱処理した。
　熱処理は、窒素－空気－水蒸気混合雰囲気もしくは窒素－水素－水蒸気混合雰囲気中、トップ温度７９０～８８０℃で、トップ温度時の酸素起電力が２２０～２８０ｍＶの条件で行い、セラミック素体の両端部に、Ｃｕ焼き付け電極（外部電極本体）を形成した。

　（４）めっき
　形成された外部電極に対して、湿式電解めっきの方法でＮｉめっきを行って、外部電極の表面にＮｉめっき膜を形成し、さらに湿式電解めっきの方法でＳｎめっきを行って、Ｎｉめっき膜上にＳｎめっき膜を形成した。
　これにより、図１に示すような構成を備えた積層セラミックコンデンサを得た。

　［３］評価
　上述のようにして作製した積層セラミックコンデンサについて、以下に説明する方法で、
　（ａ）外部電極４の、セラミック素体１０の側面１５への回り込み部１４の先端領域１４ａ（図１，図２参照）における導電成分・無機成分占有面積率の測定、
　（ｂ）外部電極４の、セラミック素体１０の側面１５への回り込み部１４の厚みの測定（図３参照）、
　（ｃ）たわみ試験、および
　（ｄ）はんだ付けされた外部電極の固着力の測定
　を行い、特性の評価を行った。

　（ａ）導電成分・無機成分占有面積率
　積層セラミックコンデンサ（試料）について、セラミック素体の側面に回り込んだ外部電極の回り込み部の、先端から５０μｍ以内の領域（先端領域）における、導電成分（この実施形態ではＣｕ）と導電成分（Ｃｕ）以外の無機成分の占める面積の、導電成分（Ｃｕ）と導電成分以外の無機成分と空隙とが占める面積に対する割合である導電成分・無機成分占有面積率を調べた。
　なお、導電成分・無機成分占有面積率は、下記の式（１）より求めた
　導電成分・無機成分占有面積率（％）＝｛（導電成分の面積＋無機成分の面積）／（導電成分の面積＋無機成分の面積＋空隙の面積）｝×１００　　……（１）

　具体的には、外部電極の回り込み部の先端から５０μｍ以内の領域の導電成分・無機成分占有面積率を調べるために、積層セラミックコンデンサ（試料）を樹脂固めした後、長さＬと、幅Ｔとにより規定される面であるＬＴ面を、深さ方向に研磨して、深さが幅Ｗ方向の寸法の１／３、１／２、および２／３となる面を露出させた。

　露出させたそれぞれの面に対して、外部電極（詳しくは、外部電極本体）のセラミック素体の側面に回り込んだ回り込み部の先端から５０μｍ以内の領域（先端領域）を、ＦＩＢ（Focused Ion Beam）加工を行いながら、ＳＩＭ像（走査イオン顕微鏡（Scanning Ion Microscope）像）を得た。ここでは、一つの試料の上記３つの面のそれぞれにつき５視野、合計１５視野の像が得られるようにした。なお、外部電極ペーストが外部電極本体と連続せず、島状に存在する場合には、先端領域に含まないものとした。

　得られたＳＩＭ像を画像処理することにより、導電成分（Ｃｕ）の面積、無機成分の面積、および空隙の面積を算出した。
　なお、図２は、セラミック素体１０の側面１５に回り込んだ外部電極４（外部電極本体１１）の回り込み部１４の先端領域１４ａに、導電成分（Ｃｕ）と、無機成分と、空隙とが存在している状態を示す模式図である。

　導電成分（Ｃｕ）の面積、無機成分の面積、および空隙の面積を算出するにあたっては、ＦＩＢ－ＳＩＭのチャネリングコントラストから、導電成分（Ｃｕ）、無機成分、空隙、およびセラミックの各箇所を判断し、導電成分（Ｃｕ）、無機成分、空隙、のそれぞれの箇所について、画像処理の結果から面積を算出した。

　それから、上記の式（１）より、導電成分・無機成分占有面積率を求めた。
　表１には、算出した複数の導電成分・無機成分占有面積率の値から求めた平均値を記載した。

　（ｂ）セラミック素体の側面への外部電極の回り込み部の厚みの測定
　セラミック素体の側面への外部電極の回り込み部の厚みを調べるため、積層セラミックコンデンサ（試料）を樹脂固めした後、長さＬと、幅Ｔとにより規定される面であるＬＴ面を、深さ方向に研磨して、深さが幅Ｗ方向の寸法の１／３、１／２、および２／３となる面を露出させた。

　露出させたそれぞれの面に対して、金属顕微鏡で測定を行いながら、セラミック素体の側面への回り込み部の最大厚を回り込み部の厚みとして測定した。ここでは、一つの試料の上記３つの面のそれぞれにつき５視野、合計１５視野について、回り込み部の厚みを調べた。

　図３は、セラミック素体１０の側面１５に回り込んだ外部電極４（外部電極本体１１）の回り込み部１４の厚みを示す模式図である。
　なお、外部電極４の回り込み部１４の厚みの測定においては、めっき膜の厚みを除いている。
　また、表１の、外部電極の回り込み部の厚みの値は、測定した回り込み部の厚みの平均値である。

　（ｃ）たわみ試験
　積層セラミックコンデンサ（試料）をガラスエポキシ基板にはんだ実装し、積層セラミックコンデンサ（試料）のセラミック素体の中央部に、上方から１．０ｍｍ／ｓの速さで荷重を加え、たわみ量が２．０ｍｍ、および、２．５ｍｍに達した時点から５±１ｓ間保持した。

　その後、保持した積層セラミックコンデンサ（試料）のＬＷ面を深さ方向に、深さが幅Ｗ方向の寸法の１／２になるまで研磨し、研磨面を観察して、クラックの発生の有無を調べた。そして、クラック発生率を下記の式（２）により算出した（ｎ＝２０）。
　クラック発生率（％）＝｛クラックの発生した試料数／試験に供した試料数（２０個）｝×１００　……（２）

　（ｄ）はんだ付けされた外部電極の固着力の測定
　積層セラミックコンデンサ（試料）の外部電極を、ヘッドスピンにはんだ付けして固定し、引張試験機により０．５ｍｍ／ｓの引張速度で引張試験を行い、外部電極が剥がれたときの破断応力を測定して固着力とした（試料数ｎ＝１０）。

　表１の、固着力の値（Ｎ）は、２０個の試料について測定した固着力の値の平均値である。

　なお、表１において、＊を付した試料番号１～３の試料は、導電成分・無機成分占有面積率が７５％を超えた、本発明の要件を満たさない、比較例としての試料である。

　また、＊を付した試料番号１０および１１の試料は、導電成分・無機成分占有面積率が２５％を下回る、本発明の要件を満たさない、比較例としての試料である。

　一方、試料番号４～９の試料は、導電成分・無機成分占有面積率が２５～７５％の範囲にある本発明の要件を満たす試料である。さらに、試料番号８および９の試料は、外部電極の、セラミック素体の側面に回り込んだ回り込み部の厚みが５～１０μｍの範囲にある試料である。

　＜評価＞
　表１の試料番号１～１１の各試料のうち、導電成分・無機成分占有面積率が７５％を超え、しかも、セラミック素体の側面に回り込んだ外部電極の回り込み部の厚みが２５～３５μｍの範囲にある、本発明の要件を満たさない試料（試料番号１～３の試料）の場合、はんだ付けの固着力は確保されたが、たわみ試験でのクラックの発生率が高くなり、好ましくないことが確認された。

　試料番号１０および１１の、導電成分・無機成分占有面積率が２５％を下回り、かつ、セラミック素体の側面に回り込んだ外部電極の回り込み部の厚みがそれぞれ１０μｍ、３μｍである、本発明の要件を満たさない試料の場合、はんだ付けの固着力が不十分となり、好ましくないことが確認された。
　なお、試料番号１０および１１の試料は、上述のように、セラミック素体の側面に回り込んだ外部電極の回り込み部の厚みが１０μｍ、３μｍの試料であるが、導電成分・無機成分占有面積率が２５％を下回ることから、強度改善の効果も認められなかった。

　これに対し、表１の試料番号１～１１の各試料のうち、導電成分・無機成分占有面積率が２５～７５％の範囲にある、本発明の要件を満たす試料（試料番号４～９の試料）の場合、たわみ量が２．０ｍｍの場合には、クラックの発生は認められなかった。

　さらに、セラミック素体の側面に回り込んだ外部電極の回り込み部の厚みが１０μｍ、５μｍである試料番号８および９の試料の場合、たわみ量が２．５ｍｍとなった場合にも、クラックの発生は認められなかった。

　これは、導電成分・無機成分占有面積率が２５～７５％の範囲にある場合、外部電極の導電成分であるＣｕに起因する応力が緩和され、強度改善の効果が発現され、さらに、セラミック素体の側面に回り込んだ外部電極の回り込み部の厚みが５～１０μｍの範囲にある場合には、外部電極に起因する応力がより緩和されるため、強度改善効果がさらに高まったことによるものと考えられる。

　しかしながら、セラミック素体の側面に回り込んだ外部電極の回り込み部の厚みが１０μｍを超えて、２５～３５μｍの範囲にある試料番号３～７の試料の場合には、たわみ量が２．５ｍｍになると、クラックの発生が５～１５％の範囲で発生することが確認された。これは、導電成分・無機成分占有面積率が２５～７５％の範囲にある場合にも、セラミック素体の側面に回り込んだ外部電極の回り込み部の厚みが１０μｍを超えて、２５～３５μｍの範囲になると、外部電極に起因する応力がいくらかは大きくなり、強度改善の効果が低下したことによるものと考えられる。

　なお、上記実施形態では、積層セラミックコンデンサを例にとって説明したが、本発明は、積層セラミックコンデンサに限らず、例えば、積層型ＬＣ複合部品、積層バリスタなどの、セラミック素体の内部に電極（内部電極）を備え，かつ、セラミック素体の端面から側面に回り込むような態様で外部電極を備えた種々の積層セラミック電子部品に適用することが可能である。

　本発明はさらにその他の点においても上記実施形態に限定されるものではなく、発明の範囲内において、種々の応用、変形を加えることが可能である。

　１　　　　　　　　　　　　セラミック層
　２（２ａ，２ｂ）　　　　　内部電極
　３（３ａ，３ｂ）　　　　　セラミック素体の端面
　４（４ａ，４ｂ）　　　　　外部電極
　１０　　　　　　　　　　　セラミック素体
　１１　　　　　　　　　　　外部電極本体
　１２　　　　　　　　　　　Ｎｉめっき膜層
　１３　　　　　　　　　　　Ｓｎめっき膜層
　１４　　　　　　　　　　　回り込み部
　１４ａ　　　　　　　　　　回り込み部の先端領域
　１５　　　　　　　　　　　セラミック素体の側面

Claims

　複数の内部電極がセラミック層を介して積層された構造を有するセラミック素体と、前記内部電極と導通する外部電極であって、前記セラミック素体の端面から側面に回り込むように形成された外部電極とを備えた積層セラミック電子部品において、
　前記外部電極が導電成分である金属と、前記導電成分以外の無機成分とを含有するとともに、
　前記セラミック素体の側面に回り込んだ前記外部電極の回り込み部の先端領域における、走査イオン顕微鏡像であるＳＩＭ像を観測することにより得られる、導電成分の面積、無機成分の面積および空隙の面積の値から、下記の式（１）：
　導電成分・無機成分占有面積率（％）＝｛（導電成分の面積＋無機成分の面積）／（導電成分の面積＋無機成分の面積＋空隙の面積）｝×１００　　……（１）
　により求められる導電成分・無機成分占有面積率が２５～７５％の範囲にあること
　を特徴とする積層セラミック電子部品。
　前記セラミック素体の側面に回り込んだ前記外部電極の回り込み部の厚みが５～１０μｍの範囲にあることを特徴とする請求項１記載の積層セラミック電子部品。
　前記先端領域が、前記セラミック素体の側面に回り込んだ前記外部電極の回り込み部の先端から５０μｍ以内の領域であることを特徴とする請求項１または２記載の積層セラミック電子部品。
　前記外部電極を構成する前記導電成分がＣｕを主成分とするものであることを特徴とする請求項１～３のいずれかに記載の積層セラミック電子部品。
　前記外部電極を構成する前記無機成分がＳｉを含有するものであることを特徴とする請求項１～４のいずれかに記載の積層セラミック電子部品。