JP2019091800A - セラミック電子部品およびその製造方法 - Google Patents

セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
JP2019091800A
JP2019091800A JP2017219431A JP2017219431A JP2019091800A JP 2019091800 A JP2019091800 A JP 2019091800A JP 2017219431 A JP2017219431 A JP 2017219431A JP 2017219431 A JP2017219431 A JP 2017219431A JP 2019091800 A JP2019091800 A JP 2019091800A
Authority
JP
Japan
Prior art keywords
conductive metal
laminated chip
metal paste
distance
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017219431A
Other languages
English (en)
Other versions
JP7437866B2 (ja
Inventor
智彰 中村
Tomoaki Nakamura
智彰 中村
幹夫 田原
Mikio Tawara
幹夫 田原
道生 大島
Michio Oshima
道生 大島
広明 植西
Hiroaki Uenishi
広明 植西
剛彦 加茂部
Takehiko Kamobe
剛彦 加茂部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017219431A priority Critical patent/JP7437866B2/ja
Priority to US16/178,314 priority patent/US11244788B2/en
Priority to KR1020180133331A priority patent/KR102664631B1/ko
Priority to CN201811352495.9A priority patent/CN109786106B/zh
Publication of JP2019091800A publication Critical patent/JP2019091800A/ja
Priority to US17/563,474 priority patent/US11842854B2/en
Application granted granted Critical
Publication of JP7437866B2 publication Critical patent/JP7437866B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006Apparatus or processes for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Materials Engineering (AREA)

Abstract

【課題】 高い耐湿性を実現することができるセラミック電子部品およびその製造方法を提供する。【解決手段】 内部に導電性金属層を有し、対向する2つの端面に前記導電性金属層の一部が引き出された略直方体形状を有するセラミック本体と、前記対向する2つの端面から前記セラミック本体の少なくともいずれかの側面にかけて形成され、前記側面上の側端部間の間隔が中央部間の間隔よりも短い1対の外部電極と、を備えるセラミック電子部品である。【選択図】 図4

Description

本発明は、セラミック電子部品およびその製造方法に関する。
積層セラミックコンデンサ等のセラミック電子部品において、耐熱衝撃性の向上や、静電容量のばらつきの低減を目的として、外部電極の形状を制御する技術が開示されている(例えば、特許文献1及び2参照)。
特開2006−173270号公報 特開2013−165178号公報
しかしながら、外部電極を特許文献1及び2で開示される形状とすると、高い耐湿性を実現できないおそれがある。
本発明は、上記課題に鑑みなされたものであり、高い耐湿性を実現することができるセラミック電子部品およびその製造方法を提供することを目的とする。
本発明に係るセラミック電子部品は、内部に導電性金属層を有し、対向する2つの端面に前記導電性金属層の一部が引き出された略直方体形状を有するセラミック本体と、前記対向する2つの端面から前記セラミック本体の少なくともいずれかの側面にかけて形成され、前記側面上の側端部間の間隔が中央部間の間隔よりも短い1対の外部電極と、を備えることを特徴とする。
上記セラミック電子部品において、前記2つの端面の間隔は1mm以下としてもよい。
上記セラミック電子部品において、前記1対の外部電極は、前記セラミック本体の角部上の厚みが1μm以上であるとしてもよい。
上記セラミック電子部品において、前記1対の外部電極は、前記側面上の厚みが10μm以下であるとしてもよい。
本発明に係るセラミック電子部品の製造方法は、内部に導電性金属層を有し、対向する2つの端面に前記導電性金属層の一部が引き出された略直方体形状を有するセラミック本体において、前記対向する2つの端面から前記セラミック本体の少なくともいずれかの側面にかけて、前記側面上の側端部間の間隔が中央部間の間隔よりも短い1対の外部電極を形成する工程を含むことを特徴とする。
上記製造方法において、前記外部電極を形成する工程は、前記セラミック本体の表面を改質する工程と、改質された前記セラミック本体を導電性金属ペーストに浸漬することにより前記導電性金属ペーストを塗布し、焼き付けることにより下地層を形成する工程と、前記下地層上にめっき層を形成する工程と、を含んでもよい。
上記製造方法において、前記改質する工程は、前記セラミック本体の表面の水に対する接触角を100°以上とする工程を含んでもよい。
本発明によれば、高い耐湿性を実現することができる。
積層セラミックコンデンサの部分断面斜視図である。 外部電極の断面図であり、図1のA−A線の部分断面図である。 外部電極の形状の一例を示す図である。 実施形態に係る積層セラミックコンデンサの外部電極の形状の一例を示す図である。 実施形態に係る積層セラミックコンデンサの製造方法のフローを例示する図である。 導電性金属ペーストの塗布工程について説明する図である。 下地層の各部における寸法を示す図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
まず、積層セラミックコンデンサについて説明する。図1は、積層セラミックコンデンサ100の部分断面斜視図である。図1で例示するように、積層セラミックコンデンサ100は、直方体形状を有する積層チップ(セラミック本体)10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面を側面と称する。外部電極20a,20bは、4つの側面に延在している。ただし、外部電極20a,20bは、4つの側面において互いに離間している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、卑金属材料を含む内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、積層チップ10において、4つの側面のうち、誘電体層11と内部電極層12との積層方向(以下、積層方向と称する。)の上面と下面とに対応する2側面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の主成分材料は、誘電体層11の主成分材料と同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.2mm、幅0.125mm、高さ0.125mmであり、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金)、Pd(パラジウム)、Ag(銀)、Au(金)などの貴金属やこれらを含む合金を用いてもよい。誘電体層11は、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3−αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム)、CaZrO(ジルコン酸カルシウム)、CaTiO(チタン酸カルシウム)、SrTiO(チタン酸ストロンチウム)、ペロブスカイト構造を形成するBa1-x−yCaSrTi1−zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。
図2は、外部電極20bの断面図であり、図1のA−A線の部分断面図である。なお、図2では断面を表すハッチを省略している。積層チップ10の表面においては、主としてセラミック材料が露出している。したがって、積層チップ10の表面に下地層無しでめっき層を形成することは困難である。そこで、図2で例示するように、外部電極20bは、積層チップ10の表面に形成された下地層21上に、めっき層22が形成された構造を有する。
下地層21は、Cu,Ni,Al(アルミニウム),Zn(亜鉛)などの金属、またはこれらの2以上の合金(例えば、CuとNiとの合金)を主成分とし、下地層21の緻密化のためのガラス成分、下地層21の焼結性を制御するための共材、などのセラミックを含んでいる。ガラス成分は、Ba(バリウム),Sr(ストロンチウム),Ca(カルシウム),Zn,Al,Si(ケイ素),B(ホウ素)等の酸化物である。共材は、例えば、誘電体層11の主成分と同じ材料を主成分とするセラミック成分である。
めっき層22は、Cu,Ni,Al,Zn,Snなどの金属またはこれらの2以上の合金を主成分とする。めっき層22は、単一金属成分のめっき層でもよく、互いに異なる金属成分の複数のめっき層でもよい。下地層21およびめっき層22は、積層チップ10の両端面を覆うとともに、4つの側面の少なくともいずれかに延在している。本実施形態においては、下地層21およびめっき層22は、積層チップ10の両端面から4つの側面に延在している。なお、図2では、外部電極20bについて例示しているが、外部電極20aも同様の構造を有する。
下地層21は、例えば、ディップ塗布法によって、焼成後の積層チップ10の2端面に導電性金属ペーストを塗布し、焼き付けることで形成することができる。ディップ塗布法によって導電性金属ペーストを積層チップ10に塗布する場合、所定の電極幅(E寸法)となるように、積層チップ10を導電性金属ペーストに浸漬させる。ここで、水分やフラックスは、外部電極20a,20bが最も薄い、積層チップ10の角部(コバ部)から滲入すると予測されるため、積層チップ10のコバ部には導電性金属ペーストを厚く塗布することが望ましい。しかしながら、積層チップ10のコバ部に、導電性金属ペーストを厚く塗布することは困難である。また、導電性金属ペーストの粘性や、積層チップ10表面の濡れ性、及び表面張力などに起因して、図3に示すように外部電極20a,20bの側面上の側端部間の間隔L1が中央部間の間隔L2よりも長くなると、積層セラミックコンデンサ100の耐湿性が低下するおそれがある。図3に示す積層セラミックコンデンサ100´では、積層チップ10のコバ部における外部電極20a,20bが短いため、例えば、耐湿負荷試験を行うと、水溶性のフラックスがコバ部から滲入し、内部電極層12と外部電極20a,20bとの接続箇所まで達し、絶縁抵抗の劣化を引き起こすおそれがある。特に、2端面の間隔が1mm以下であると、外部電極20aと外部電極20bとの最短距離(間隔L2)を十分に確保しようとすることで、間隔L1もそれに合わせて大きくなるため、コバ部における外部電極20a,20bの長さを十分に確保することが困難となり、その影響が顕著となる。なお、コバ部とは、積層チップ10の角において曲率を有する領域のことである。
そこで、本実施形態においては、図4に示すように、積層チップ10の側面上における外部電極20a,20bの側端部間の間隔L1が、中央部間の間隔L2よりも短くなっている。これにより、コバ部における外部電極20a,20bを長くできるため、水分やフラックスが内部電極層12と外部電極20a,20bとの接続箇所に到達するのを抑制でき、耐湿性を向上できる。外部電極20a,20bの側端部と中央部(最も端面側に近い部分)との距離をL3とすると、L3(=(L2−L1)/2)は0μmより大きいことが好ましい。なお、図1では、2つの側面上において外部電極20a,20bの側端部間の間隔L1が中央部間の間隔L2よりも短くなっているが、実際には、外部電極20a,20bが延在する側面上(本実施形態では4つの側面上)において、側端部間の間隔L1が中央部間の間隔L2よりも短くなる。
図3に示す積層セラミックコンデンサ100´では、2端面の間隔が1mm以下であると、外部電極20aと外部電極20bとの最短距離(間隔L2)を十分に確保しようとすることで、間隔L1もそれに合わせて大きくなるため、コバ部における外部電極20a,20bの長さを十分に確保することが困難となる。一方、本実施形態によれば、2端面の間隔が1mm以下であっても、外部電極20aと外部電極20bとの最短距離(間隔L1)を十分に確保しつつ、コバ部における外部電極20a,20bの長さを十分に確保することができ、積層セラミックコンデンサ100の耐湿性を向上させることができる。したがって、本実施形態は、外部電極20a,20bが設けられた2端面の間隔が1mm以下である場合に、より効果が高い。
また、本実施形態において、コバ部における外部電極20a,20bの厚みは1μm以上であることが好ましい。これにより、水分やフラックスの滲入を抑制し、積層セラミックコンデンサ100の耐湿性をより向上させることができるとともに、外部電極20a,20bに欠け又は剃りこみが発生するのを抑制できる。
さらに、本実施形態において、積層チップ10の側面における外部電極20a,20bの厚みは10μm以下であることが好ましい。これにより、積層セラミックコンデンサ100が大型化するのを抑制することができる。
上記のような形状を有する外部電極20a,20bの下地層21は、例えば、焼成後の積層チップ10の表面を改質した後、積層チップ10の2端面に導電性金属ペーストを塗布し、焼き付けることで形成することができる。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図5は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体層11の主成分であるセラミック材料の粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg(マグネシウム),Mn(マンガン),V(バナジウム),Cr(クロム),希土類元素(Y(イットリウム),Sm(サマリウム),Eu(ユウロピウム),Gd(ガドリニウム),Tb(テルビウム),Dy(ジスプロシウム),Ho(ホロミウム),Er(エルビウム),Tm(ツリウム)およびYb(イッテルビウム))の酸化物、並びに、Co(コバルト),Ni,Li(リチウム),B,Na(ナトリウム),K(カリウム)およびSiの酸化物もしくはガラスが挙げられる。例えば、まず、セラミック材料の粉末に添加化合物を含む化合物を混合して仮焼を行う。続いて、得られたセラミック材料の粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック材料の粉末を調製する。
(積層工程)
次に、得られたセラミック材料の粉末に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル(DOP)等の可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み0.8μm以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、内部電極層形成用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層12のパターンを配置する。内部電極層形成用導電ペーストは、内部電極層12の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックスラリーと異なるものを使用することが好ましい。また、内部電極層形成用導電ペーストには、共材として、誘電体層11の主成分であるセラミック材料を分散させてもよい。
次に、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数(例えば200〜500層)だけ積層する。積層したパターン形成シートの上下にカバー層13となるカバーシートを圧着させ、所定チップ寸法(例えば1.0mm×0.5mm)にカットする。これにより、略直方体形状のセラミック積層体が得られる。
(焼成工程)
このようにして得られたセラミック積層体を、250〜500℃のN雰囲気中で脱バインダした後に、還元雰囲気中で1100〜1300℃で10分〜2時間焼成することで、誘電体グリーンシートを構成する各化合物が焼結して粒成長する。このようにして、内部に焼結体からなる誘電体層11と内部電極層12とが交互に積層されてなる積層チップ10と、積層方向上下の最外層として形成されるカバー層13とを有する積層セラミックコンデンサ100が得られる。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃〜1000℃で再酸化処理を行ってもよい。
(表面処理工程)
次に、積層チップ10の表面を改質し、積層チップ10の表面の濡れ性(水に対する接触角)を100°以上とする。具体的には、積層チップ10を、所望の濃度で建浴したシリコン系離型剤又はフッ素系離型剤等の処理液に浸漬させた後、脱水、熱処理する。熱処理温度及び熱処理時間は、例えば、処理液がシリコン系離型剤の場合、150℃及び30分であり、処理液がフッ素系離型剤の場合100℃及び5分である。積層チップ10表面の改質前の水に対する接触角は、一般的に50〜100°であるが、上記表面処理工程により水に対する接触角が100°以上である積層チップ10が得られる。例えば、シリコン系離型剤により表面処理を行った場合、積層チップ10表面の水に対する接触角は、例えば、108°となり、フッ素系離型剤により表面処理を行った場合、積層チップ10表面の水に対する接触角は、例えば、122°となる。
後述する外部電極形成工程では、積層チップ10を導電性金属ペースト中に浸漬(ディップ)し、積層チップ10に導電性金属ペーストを塗布する。このとき、図6(b)に示すように、積層チップ10の角部にまず導電性金属ペースト(ハッチで示す)が塗布される。その後、図6(c)および図6(d)において矢印A1で示すように、積層チップ10の中央部が徐々に濡れていく。このとき、積層チップ10表面に対して導電性金属ペーストが濡れにくい場合(積層チップ10の水に対する接触角が大きい場合)、導電性金属ペーストが十分に濡れあがることができない。そのため、積層チップ10表面の水に対する接触角を100°以上とすると、外部電極20a,20bの側端部間の間隔L1を中央部間の間隔L2よりも短くできる。
(外部電極形成工程)
次に、積層チップ10に外部電極20a,20bを形成する。
金属フィラー、ガラスフリット、バインダ、および溶剤を含む導電性金属ペーストに、積層チップ10の端面を浸漬した後引き上げることにより、積層チップ10の両端面に導電性金属ペーストを塗布し、乾燥させる。このとき、導電性金属ペーストの粘度、チクソ比、及び積層チップ10を導電性金属ペーストに浸漬する時間の少なくとも1つを、所望のL3に応じて変更する。
導電性金属ペーストの粘度を大きくするほど、距離L3(=(L2−L1)/2:図4参照)を大きくできる。例えば、導電性金属ペーストの粘度を25[Pa・s]以上とすることができる。導電性金属ペーストの粘度は、60[Pa・s]以上がより好ましく、100[Pa・s]以上がさらに好ましい。
上述したように、積層チップ10に導電性金属ペーストを塗布する場合、積層チップ10の角部にまず導電性金属ペーストが塗布され(図6(b)参照)、その後、積層チップ10の中央部が徐々に濡れていく(図6(c)および図6(d)参照)。このとき、導電性金属ペーストの粘度が高くて濡れあがりにくい場合、導電性金属ペーストが十分に濡れあがることができない。そのため、導電性金属ペーストの粘度を大きくするほど、距離L3を大きくすることができる。
また、チクソ比を大きくするほど、距離L3(=(L2−L1)/2:図4参照)を大きくできる。例えば、導電性金属ペーストの粘度が60[Pa・s]の場合、チクソ比は3.1以上とすることができる。チクソ比は、5.4以上がより好ましい。
上述したように、積層チップ10に導電性金属ペーストを塗布する場合、積層チップ10の角部にまず導電性金属ペーストが塗布され(図6(b)参照)、その後、積層チップ10の中央部が徐々に濡れていく(図6(c)および図6(d)参照)。濡れあがりはせん断速度が小さいため、低せん断速度域の粘度が高い、つまり、チクソ比が高い場合、導電性金属ペーストが十分に濡れあがることができない。そのため、チクソ比を大きくするほど、距離L3を大きくすることができる。
また、積層チップ10の導電性金属ペーストへの浸漬時間を短くするほど、距離L3(=(L2−L1)/2:図4参照)を大きくできる。例えば、導電性金属ペーストの粘度が60[Pa・s]の場合、積層チップ10を導電性金属ペーストに浸漬させる速度(浸漬速度)を、250[μm/sec]以上とすることができる。なお、浸漬速度は、2000[μm/sec]以上がより好ましく、10000[μm/sec]以上がさらに好ましい。
上述したように、積層チップ10に導電性金属ペーストを塗布する場合、積層チップ10の角部にまず導電性金属ペーストが塗布され(図6(b)参照)、その後、積層チップ10の中央部が徐々に濡れていく(図6(c)および図6(d)参照)。このとき、導電性金属ペーストが濡れあがる時間が短い、すなわち、積層チップ10の導電性金属ペーストへの浸漬時間が短い場合、導電性金属ペーストが十分に濡れあがることができない。そのため、積層チップ10の導電性金属ペーストへの浸漬時間を短くするほど、距離L3を大きくすることができる。
その後、導電性金属ペーストを焼き付ける。それにより、下地層21が形成される。なお、バインダおよび溶剤は、焼き付けによって揮発する。
その後、基板実装における半田食われの予防や、半田への濡れ性の向上を目的として、積層セラミックコンデンサ100にめっき層22をめっき処理により形成する。以上の工程により、積層セラミックコンデンサ100が完成する。
本実施形態に係る製造方法によれば、対向する2端面に設けられた外部電極20a,20bの側面上における側端部間の間隔L1が、中央部間の間隔L2よりも短くなる。これにより、コバ部における外部電極20a,20bが長くなる。そのため、コバ部における外部電極20a,20bの端部から内部電極層12と外部電極20a,20bとの接続箇所までの距離を長くできるので、水分やフラックスがコバ部から滲入し当該接続箇所まで達するのを抑制することができる。これにより、積層セラミックコンデンサ100の耐湿性を向上させることができる。
また、本実施形態に係る製造方法によれば、積層チップ10表面の水に対する接触角・積層チップ10の浸漬速度・導電性金属ペーストのペースト粘度・導電性金属ペーストのチクソ比を調整することで、コバ部の厚みを確保しながら、周面部に適度な厚みの下地層21を形成することが可能となるため、コバ部における外部電極20a,20bの厚みを1μm以上とすることができる。これにより、積層セラミックコンデンサ100の耐湿性をより向上させることができるとともに、外部電極20a,20bに欠けや剃りこみが発生するのを抑制することができる。
また、本実施形態に係る製造方法によれば、積層チップ10表面の水に対する接触角・積層チップ10の浸漬速度・導電性金属ペーストのペースト粘度・導電性金属ペーストのチクソ比を調整することで、コバ部の厚みを確保しながら、周面部に適度な厚みの下地層21を形成することが可能となるため、積層チップ10の周面部における下地層21の厚みを8μm以下にできる。このため、積層チップ10の側面における外部電極20a,20bの厚みを10μm以下とすることができる。これにより、積層セラミックコンデンサ100が大型化するのを抑制することができる。
なお、本実施形態に係る製造方法において、表面処理工程を行わずに(すなわち、積層チップ10の表面を改質せずに)、導電性金属ペーストの粘度を調整して、対向する2端面に設けられた外部電極20a,20bの側面上における側端部間の間隔L1が、中央部間の間隔L2よりも短くなるようにしてもよい。この場合、積層チップ10の周面部における下地層21が厚くなり、積層セラミックコンデンサが大型化するおそれがある。したがって、表面処理によって積層チップ10の表面を改質することが好ましい。
なお、上記各実施形態においては、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の電子部品を用いてもよい。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1〜3、比較例1〜2)
外部電極を形成せずに焼成した積層チップ10を用意した。用意した積層チップ10のサイズは、長さ0.6mm×幅0.3mm×高さ0.3mmであり、外部電極20a,20bが形成される2端面の間隔は1mm以下である。
実施例1では、溶媒として水を用い、0.10重量%濃度で建浴したシリコン系離型剤に積層チップ10を浸漬、脱水した後、150℃で30分熱処理を行い、積層チップ10の表面を改質する表面処理を行った。実施例2では、溶媒として水を用い、1重量%濃度で建浴したフッ素系離型剤に積層チップ10を浸漬、脱水した後、100℃で5分熱処理を行い、積層チップ10の表面を改質する表面処理を行った。実施例3、比較例1〜2では、表面処理を行わなかった。
次に、Cuフィラー、ガラスフリット、バインダ、および溶剤を含む導電性金属ペーストを積層チップ10の両端面に塗布し、乾燥させた。その後、導電性金属ペーストを焼き付けた。それにより、下地層21が形成された。なお、バインダおよび溶剤は、焼き付けによって揮発した。実施例1及び2では、導電性金属ペーストの粘度を60[Pa・s]とし、実施例3では、100[Pa・s]とした。また、比較例1〜2では、導電性金属ペーストの粘度をそれぞれ25,50[Pa・s]とした。なお、実施例1〜3並びに比較例1〜2において、積層チップ10を導電性金属ペーストへ浸漬させる速度を250[μm/sec]とし、積層チップ10を導電性金属ペーストへ停滞させる時間を0秒とし、積層チップ10を導電性金属ペーストから引き上げる速度を1000[μm/sec]とした。実施例1〜3並びに比較例1〜2について、それぞれ1000個のサンプルを作製した。
(分析)
実施例1〜3並びに比較例1〜2の各サンプルについて、図7(a)に示す距離L3、図7(b)に示す積層チップ10の角部(コバ部)における下地層21の厚みT1、及び、周面部における下地層21の厚みT2を計測した。図7(b)は、図7(a)のB−B断面図であり、積層チップ10の端面に相当する位置における断面図である。なお、図7(a)では、断面を表すハッチを省略している。
また、実施例1〜3並びに比較例1〜2の各サンプルについて、下地層21に欠け又は剃りこみが生じていないか否かを確認した。さらに、信頼性試験を行った。信頼性試験については、温度=85℃、相対湿度=85%、10Vの耐圧試験を1000h時間行った。この場合に、60秒間100MΩ以下になる異常サンプルの発生数を調べた。
表1は、下地層21の状態及び信頼性試験の結果を示す。なお、表1において、L3が負の値の場合、図3に示すように、外部電極20a,20bの側面上における中央部間の間隔L2が側端部間の間隔L1よりも短くなっている。
Figure 2019091800
表1に示すように、比較例1及び2では、信頼性試験において異常サンプル数がそれぞれ2個及び1個となった。これは、図3に示すように、コバ部における下地層21が短いためであると考えられる。
一方、実施例1〜3のいずれにおいても、信頼性試験で異常サンプル数がゼロとなった。これは、実施例1〜3では、下地層21が図7(a)に示す形状を有しており、コバ部における下地層21が長いためであると考えられる。また、コバ部における下地層21の厚みが1μm以上となっていることも、耐湿性の向上に寄与していると考えられる。
また、比較例1及び2では、下地層21に欠け又は剃りこみが生じたサンプル数がそれぞれ5個及び2個となった。一方、実施例1〜3のいずれにおいても、下地層21に欠け又は剃りこみは生じなかった。これは、実施例1〜3では、積層チップ10表面の水に対する接触角および導電性金属ペーストのペースト粘度を調整することで、衝撃を受けやすい角部厚みT1が1μm以上となっており、比較例1及び2よりも厚いためであると考えられる。
なお、実施例3では、実施例1及び2と同様に、下地層21に欠け又は剃りこみは生じず、信頼性試験で異常サンプル数がゼロとなったが、周面部における下地層21の厚みT2が、実施例1及び2と比較して厚い。このため、積層セラミックコンデンサが大型化するおそれがある。一方、実施例1及び2のいずれにおいても、下地層21の周面部厚みT2は8μm以下となっている。これにより、下地層21上にめっき層22を形成した場合にも、外部電極20a,20b全体の厚みを10μm以下にでき、積層セラミックコンデンサが大型化するのを抑制することができる。以上のことから、実施例3のように、導電性金属ペーストの粘度を調整することによって、下地層21の形状を制御することもできるが、積層チップ10の表面処理を行い、積層チップ10表面の濡れ性(水に対する接触角)を制御することにより下地層21の形状を制御する方が好ましいことが確認された。
(実施例4〜6)
導電性金属ペーストの粘度又はチクソ比を変えて、下地層21を形成した。実施例4では、導電性金属ペーストの粘度を25[Pa・s]とし、実施例5では、導電性金属ペーストの粘度を100[Pa・s]とし、実施例6では、導電性金属ペーストの粘度を60[Pa・s]とし、チクソ比を5.4とした。なお、実施例4〜6において、積層チップ10として、シリコン系離型剤により表面処理を行った積層チップ10を用いた。また、積層チップ10を導電性金属ペーストへ浸漬させる速度(浸漬速度)を250[μm/sec]とし、積層チップ10を導電性金属ペーストへ停滞させる時間(停滞時間)を0秒とし、積層チップ10を導電性金属ペーストから引き上げる速度(引上げ速度)を1000[μm/sec]とした。
表2は、実施例1及び4〜6の各サンプルにおいて得られた距離L3を示している。なお、チクソ比において1Tは、せん断速度0.4[1/s]に相当し、100Tは、せん断速度40[1/s]に相当する。
Figure 2019091800
表2に示すように、導電性金属ペーストの粘度が大きくなるほど、距離L3が大きくなることが確認された。また、実施例1と6との比較から、チクソ比を大きくするほど、距離L3が大きくなることが確認された。すなわち、ペースト粘度又はチクソ比の少なくとも一方を適宜変更することにより、距離L3を制御できることが確認された。
(実施例7〜8)
積層チップ10を導電性金属ペーストへ浸漬させる速度を変えて、下地層21を形成した。実施例7では、積層チップ10を導電性金属ペーストへ浸漬させる速度(浸漬速度)を2000[μm/sec]とし、実施例8では10000[μm/sec]とした。なお、実施例7〜8において、積層チップ10として、シリコン系離型剤により表面処理を行った積層チップ10を用い、導電性金属ペーストは、実施例1と同一とした。
表3は、実施例1及び7〜8の各サンプルにおいて得られた距離L3を示している。
Figure 2019091800
表3に示すように、積層チップ10を導電性金属ペーストへ浸漬させる速度を速くするほど、すなわち、積層チップ10を導電性金属ペーストに浸漬する時間が短いほど、距離L3が大きくなることが確認された。すなわち、積層チップ10を導電性金属ペーストへ浸漬させる速度(浸漬速度)を適宜変更することにより、距離L3を制御できることが確認された。なお、浸漬速度に代えて、又は、浸漬速度とともに、積層チップ10を導電性金属ペーストから引き上げる速度を変更(速く)することにより、積層チップ10の導電性金属ペーストへの浸漬時間を短くしてもよい。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
20a,20b 外部電極
21 下地層
22 めっき層
100 積層セラミックコンデンサ

Claims (7)

  1. 内部に導電性金属層を有し、対向する2つの端面に前記導電性金属層の一部が引き出された略直方体形状を有するセラミック本体と、
    前記対向する2つの端面から前記セラミック本体の少なくともいずれかの側面にかけて形成され、前記側面上の側端部間の間隔が中央部間の間隔よりも短い1対の外部電極と、
    を備えることを特徴とするセラミック電子部品。
  2. 前記2つの端面の間隔は1mm以下であることを特徴とする請求項1に記載のセラミック電子部品。
  3. 前記1対の外部電極は、前記セラミック本体の角部上の厚みが1μm以上であることを特徴とする請求項1または2に記載のセラミック電子部品。
  4. 前記1対の外部電極は、前記側面上の厚みが10μm以下であることを特徴とする請求項1〜3のいずれか一項に記載のセラミック電子部品。
  5. 内部に導電性金属層を有し、対向する2つの端面に前記導電性金属層の一部が引き出された略直方体形状を有するセラミック本体において、
    前記対向する2つの端面から前記セラミック本体の少なくともいずれかの側面にかけて、前記側面上の側端部間の間隔が中央部間の間隔よりも短い1対の外部電極を形成する工程を含むことを特徴とするセラミック電子部品の製造方法。
  6. 前記外部電極を形成する工程は、
    前記セラミック本体の表面を改質する工程と、
    改質された前記セラミック本体を導電性金属ペーストに浸漬することにより前記導電性金属ペーストを塗布し、焼き付けることにより下地層を形成する工程と、
    前記下地層上にめっき層を形成する工程と、
    を含むことを特徴とする請求項5に記載のセラミック電子部品の製造方法。
  7. 前記改質する工程は、前記セラミック本体の表面の水に対する接触角を100°以上とする工程を含む、ことを特徴とする請求項6に記載のセラミック電子部品の製造方法。
JP2017219431A 2017-11-14 2017-11-14 セラミック電子部品およびその製造方法 Active JP7437866B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017219431A JP7437866B2 (ja) 2017-11-14 2017-11-14 セラミック電子部品およびその製造方法
US16/178,314 US11244788B2 (en) 2017-11-14 2018-11-01 Ceramic electronic device and manufacturing method of ceramic electronic device
KR1020180133331A KR102664631B1 (ko) 2017-11-14 2018-11-02 세라믹 전자 부품 및 그 제조 방법
CN201811352495.9A CN109786106B (zh) 2017-11-14 2018-11-14 陶瓷电子器件和陶瓷电子器件的制造方法
US17/563,474 US11842854B2 (en) 2017-11-14 2021-12-28 Ceramic electronic device and manufacturing method of ceramic electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017219431A JP7437866B2 (ja) 2017-11-14 2017-11-14 セラミック電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JP2019091800A true JP2019091800A (ja) 2019-06-13
JP7437866B2 JP7437866B2 (ja) 2024-02-26

Family

ID=66432838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017219431A Active JP7437866B2 (ja) 2017-11-14 2017-11-14 セラミック電子部品およびその製造方法

Country Status (4)

Country Link
US (2) US11244788B2 (ja)
JP (1) JP7437866B2 (ja)
KR (1) KR102664631B1 (ja)
CN (1) CN109786106B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023163029A1 (ja) * 2022-02-28 2023-08-31 パナソニックIpマネジメント株式会社 サージ吸収素子
JP7421328B2 (ja) 2019-12-24 2024-01-24 太陽誘電株式会社 セラミック電子部品

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021192404A (ja) * 2020-06-05 2021-12-16 Tdk株式会社 積層インダクタ部品

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123407A (ja) * 2003-10-16 2005-05-12 Murata Mfg Co Ltd チップ型電子部品の外部電極形成方法
JP2010165910A (ja) * 2009-01-16 2010-07-29 Tdk Corp セラミック電子部品
JP2013048208A (ja) * 2011-08-29 2013-03-07 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2013149936A (ja) * 2012-01-18 2013-08-01 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2014011210A (ja) * 2012-06-28 2014-01-20 Taiyo Yuden Co Ltd チップ部品の実装構造
WO2015045625A1 (ja) * 2013-09-24 2015-04-02 株式会社村田製作所 積層セラミック電子部品
JP2017050453A (ja) * 2015-09-03 2017-03-09 株式会社村田製作所 セラミック電子部品の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051423A (ja) * 2001-08-03 2003-02-21 Tdk Corp 電子部品
JP3809575B2 (ja) 2001-03-22 2006-08-16 Tdk株式会社 表面実装型積層セラミック電子部品
JP3885938B2 (ja) * 2002-03-07 2007-02-28 Tdk株式会社 セラミック電子部品、ペースト塗布方法及びペースト塗布装置
JP2006173270A (ja) * 2004-12-14 2006-06-29 Tdk Corp チップ型電子部品
JP4339816B2 (ja) * 2005-05-02 2009-10-07 Tdk株式会社 電子部品
JP2007281212A (ja) * 2006-04-07 2007-10-25 Matsushita Electric Ind Co Ltd チップ型電子部品とその製造方法
JP4479747B2 (ja) 2007-05-30 2010-06-09 Tdk株式会社 積層コンデンサ
JP4475294B2 (ja) * 2007-05-30 2010-06-09 Tdk株式会社 積層コンデンサ
JP4957394B2 (ja) * 2007-06-04 2012-06-20 株式会社村田製作所 セラミック電子部品及びその製造方法
JP5929279B2 (ja) 2012-02-10 2016-06-01 Tdk株式会社 積層コンデンサ
JP2015126219A (ja) * 2013-12-27 2015-07-06 株式会社村田製作所 積層セラミックコンデンサ
JP2016040816A (ja) * 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2015035631A (ja) * 2014-11-14 2015-02-19 株式会社村田製作所 積層セラミック電子部品
JP2018110185A (ja) * 2017-01-04 2018-07-12 株式会社村田製作所 積層セラミックコンデンサの製造方法、セラミック積層体及び積層セラミックコンデンサ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123407A (ja) * 2003-10-16 2005-05-12 Murata Mfg Co Ltd チップ型電子部品の外部電極形成方法
JP2010165910A (ja) * 2009-01-16 2010-07-29 Tdk Corp セラミック電子部品
JP2013048208A (ja) * 2011-08-29 2013-03-07 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2013149936A (ja) * 2012-01-18 2013-08-01 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2014011210A (ja) * 2012-06-28 2014-01-20 Taiyo Yuden Co Ltd チップ部品の実装構造
WO2015045625A1 (ja) * 2013-09-24 2015-04-02 株式会社村田製作所 積層セラミック電子部品
JP2017050453A (ja) * 2015-09-03 2017-03-09 株式会社村田製作所 セラミック電子部品の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7421328B2 (ja) 2019-12-24 2024-01-24 太陽誘電株式会社 セラミック電子部品
WO2023163029A1 (ja) * 2022-02-28 2023-08-31 パナソニックIpマネジメント株式会社 サージ吸収素子

Also Published As

Publication number Publication date
CN109786106A (zh) 2019-05-21
US11244788B2 (en) 2022-02-08
KR102664631B1 (ko) 2024-05-10
US20220122775A1 (en) 2022-04-21
US11842854B2 (en) 2023-12-12
CN109786106B (zh) 2022-06-24
KR20190054928A (ko) 2019-05-22
US20190148075A1 (en) 2019-05-16
JP7437866B2 (ja) 2024-02-26

Similar Documents

Publication Publication Date Title
KR102648161B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP7131897B2 (ja) セラミック電子部品およびその製造方法
JP7148239B2 (ja) セラミック電子部品およびその製造方法
CN108231414B (zh) 多层陶瓷电容器及多层陶瓷电容器的制造方法
US11688556B2 (en) Ceramic electronic device with inflected external electrodes
JP7290914B2 (ja) 積層セラミックコンデンサの製造方法
JP2023038331A (ja) 積層セラミックコンデンサ
KR102388227B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP2018098327A (ja) 積層セラミックコンデンサおよびその製造方法
JP7145652B2 (ja) 積層セラミックコンデンサおよびその製造方法
US20190355520A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP7506467B2 (ja) セラミック電子部品の製造方法
US11842854B2 (en) Ceramic electronic device and manufacturing method of ceramic electronic device
JP2019087627A (ja) 積層セラミックコンデンサ
US11232909B2 (en) Multilayer ceramic capacitor
JP7122085B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR20230109095A (ko) 적층 세라믹 전자 부품 및 그 제조 방법
JP7312525B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6946907B2 (ja) 積層電子部品
JP7498912B2 (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2024062064A (ja) セラミック電子部品およびその製造方法
JP2024044676A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221206

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221206

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221215

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221220

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230210

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240213

R150 Certificate of patent or registration of utility model

Ref document number: 7437866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150