JP7122085B2 - 積層セラミックコンデンサおよびその製造方法 - Google Patents

積層セラミックコンデンサおよびその製造方法 Download PDF

Info

Publication number
JP7122085B2
JP7122085B2 JP2017080822A JP2017080822A JP7122085B2 JP 7122085 B2 JP7122085 B2 JP 7122085B2 JP 2017080822 A JP2017080822 A JP 2017080822A JP 2017080822 A JP2017080822 A JP 2017080822A JP 7122085 B2 JP7122085 B2 JP 7122085B2
Authority
JP
Japan
Prior art keywords
layer
laminated
glass component
base layer
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017080822A
Other languages
English (en)
Other versions
JP2018182107A (ja
Inventor
尚 浅井
佳祐 石井
智彰 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017080822A priority Critical patent/JP7122085B2/ja
Publication of JP2018182107A publication Critical patent/JP2018182107A/ja
Application granted granted Critical
Publication of JP7122085B2 publication Critical patent/JP7122085B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックコンデンサおよびその製造方法に関する。
内部電極が埋設されたセラミック素体の両端面に外部電極用導電性ペーストを塗布し、焼き付け処理を行うことで、外部電極が形成された積層セラミックコンデンサを作製することができる。このような積層セラミックコンデンサにおいて、Cu,Ni,及びCu-Ni合金のいずれかを主成分とする導電性材料と、B,SiO,アルカリ金属酸化物、アルカリ土類金属酸化物を含むガラス成分からなる外部電極を用い、同ガラス成分をセラミック素体に1~8μmの距離で浸透させることで、外部電極の固着強度を向上させる技術が開示されている(例えば、特許文献1参照)。
特開2005-228904号公報
積層セラミックコンデンサは、基板上に実装される。昨今の市販製品の小型・薄型化要望に応えるため、高密度実装が望まれているため、ランドパターンの縮小化が著しい。ランドパターンの縮小化に伴い、半田フィレットが形成されにくくなり、基板と積層セラミックコンデンサとの接合強度が低下してしまうことが課題となっている。これらの対策として、外部電極幅を大きくするという手法が考えられる。しかしながら、この場合、耐ヒートショック性が悪化するおそれがある。
本発明は、上記課題に鑑みなされたものであり、基板と積層セラミックコンデンサとの接合強度の低下を抑制しつつ、外部電極の固着強度および耐ヒートショック性を向上させることができる積層セラミックコンデンサおよびその製造方法を提供することを目的とする。
本発明に係る積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、前記2端面に形成された外部電極と、前記誘電体層の主成分セラミックとは異なる成分を含み、前記外部電極と前記積層チップとの間に形成されたガラス成分層と、を備え、前記外部電極は、下地層上にめっき層が形成された構造を有し、前記2端面から前記積層チップの上面、下面および2側面のうち少なくともいずれかの面にかけて延在領域を備え、前記ガラス成分層は、前記2端面に形成されており、当該2端面から前記上面、前記下面、および前記2側面のうち少なくともいずれかの面にかけて延在しており、前記ガラス成分層は、前記延在領域において、前記下地層よりも、他方の前記外部電極側に向かって延在しており、前記下地層が前記2端面から他方の端面まで延びる距離は、前記積層チップの前記2端面間の距離の1/4以下であることを特徴とする。
上記積層セラミックコンデンサにおいて、前記ガラス成分層は、ZnおよびSiを含んでいてもよい。
上記積層セラミックコンデンサにおいて、前記ガラス成分層が前記下地層よりも延在する距離を、5μm以上100μm以下としてもよい。
上記積層セラミックコンデンサにおいて、前記下地層は、Cuを主成分としてもよい。前記下地層が前記2端面から他方の端面まで延びる距離は、800μm以下であってもよい。
本発明に係る積層セラミックコンデンサの製造方法は、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され略直方体形状を有する積層チップにおいて、前記2端面から、上面、下面および2側面の少なくともいずれかの面にかけてガラス成分を含む導電ペーストを配置し当該導電ペーストに対して熱処理を行うことで、金属を主成分とする下地層を焼き付け、前記下地層に対してエッチング処理を行うことで、前記下地層と前記積層チップとの間に形成され前記ガラス成分を含むガラス成分層の一部を露出させ、前記下地層上にめっき層を形成し、前記下地層を焼き付ける際に、前記下地層が前記2端面から他方の端面まで延びる距離が前記積層チップの前記2端面間の距離の1/4以下となるように、前記下地層を焼き付けることを特徴とする。
本発明によれば、基板と積層セラミックコンデンサとの接合強度の低下を抑制しつつ、外部電極の固着強度および耐ヒートショック性を向上させることができる。
実施形態に係る積層セラミックコンデンサの部分断面斜視図である。 図1のA-A線断面図である。 図1のB-B線断面図である。 (a)は外部電極の断面図であり、(b)は(a)の部分拡大図であり、(c)はサイドマージンにおける部分拡大図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図2は、図1のA-A線断面図である。図3は、図1のB-B線断面図である。図1~図3で例示するように、積層セラミックコンデンサ100は、略直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面の少なくともいずれかの面に延在する延在領域を有している。本実施形態においては、一例として、外部電極20a,20bは、積層チップ10の上面、下面および2側面に延在領域を有している。ただし、外部電極20a,20bは、互いに離間している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、卑金属材料を含む内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。また、誘電体層11と内部電極層12との積層体において、積層方向の最外層には内部電極層12が配置され、当該積層体の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11とセラミック材料の主成分が同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.2mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金)、Pd(パラジウム)、Ag(銀)、Au(金)などの貴金属やこれらを含む合金を用いてもよい。誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3-αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム)、CaZrO(ジルコン酸カルシウム)、CaTiO(チタン酸カルシウム)、SrTiO(チタン酸ストロンチウム)、ペロブスカイト構造を形成するBa1-x-yCaSrTi1-zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。
図2で例示するように、外部電極20aに接続された内部電極層12と外部電極20bに接続された内部電極層12とが対向する領域は、積層セラミックコンデンサ100において電気容量を生じる領域である。そこで、当該領域を、容量領域14と称する。すなわち、容量領域14は、異なる外部電極に接続された2つの隣接する内部電極層12が対向する領域である。
外部電極20aに接続された内部電極層12同士が、外部電極20bに接続された内部電極層12を介さずに対向する領域を、エンドマージン15と称する。また、外部電極20bに接続された内部電極層12同士が、外部電極20aに接続された内部電極層12を介さずに対向する領域も、エンドマージン15である。すなわち、エンドマージン15は、同じ外部電極に接続された内部電極層12が異なる外部電極に接続された内部電極層12を介さずに対向する領域である。エンドマージン15は、容量を生じない領域である。
図3で例示するように、積層チップ10において、積層チップ10の2側面から内部電極層12に至るまでの領域をサイドマージン16と称する。すなわち、サイドマージン16は、上記積層構造において積層された複数の内部電極層12が2側面側に延びた端部を覆うように設けられた領域であり、誘電体層11が内部電極層12を介さずに積層された領域である。
図4(a)は、外部電極20bの断面図であり、図1のA-A線の部分断面図である。なお、図4(a)では断面を表すハッチを省略している。図4(a)で例示するように、外部電極20bは、下地層21上に、めっき層22が形成された構造を有する。本実施形態においては、下地層21およびめっき層22は、積層チップ10の両端面から上面、下面および2つの側面に延在している。なお、図4(a)では、外部電極20bについて例示しているが、外部電極20aも同様の構造を有する。
下地層21は、Cu,Niなどの金属を主成分とする。下地層21には、下地層21の緻密化のためのガラス成分や、下地層21の焼結性を制御するための共材が含まれていてもよい。めっき層22は、Ni,Sn,Cuなどの金属を主成分とし、例えば、Niめっき層上にSnめっき層が形成された構造を有する。
図4(b)は、図4(a)の部分拡大図である。図4(b)で例示するように、積層チップ10の上面および下面において、下地層21とカバー層13との間にガラス成分層30が形成されている。図4(c)で例示するように、サイドマージン16においては、ガラス成分層30は、下地層21とサイドマージン16(誘電体層11)との間に形成されている。ガラス成分層30は、下地層21よりも、対向する他方の外部電極側に向かって延在している。したがって、外部電極20aの下に形成されたガラス成分層30は外部電極20b側に向かって延在し、外部電極20bの下に形成されたガラス成分層30は外部電極20a側に向かって延在している。なお、図4(b)および図4(c)において、図4(a)と同様にハッチを省略してある。
ガラス成分層30は、ガラスであれば特に限定されるものではないが、少なくとも誘電体層11およびカバー層13の主成分セラミックとは異なる成分を含んでいる。誘電体層11およびカバー層13がガラス成分を含んでいる場合には、誘電体層11およびカバー層13における当該ガラス成分の濃度よりも高い濃度でガラス成分層30に当該ガラス成分が含まれていてもよい。例えば、ガラス成分層30は、Zn(亜鉛),B(ホウ素),Al(アルミニウム),Ba(バリウム),Sr(ストロンチウム),Ca(カルシウム),Siなどの酸化物を含んでいる。一例として、Siが誘電体層11およびカバー層13に含まれている場合には、誘電体層11およびカバー層13におけるSi濃度よりも高い濃度で、ガラス成分層30にSiが含まれていてもよい。
ガラス成分層30は、カバー層13およびサイドマージン16との間に高い固着強度を有する。これは、カバー層13、サイドマージン16およびガラス成分層30のいずれも酸化物であるため、濡れ性が良く、接触面積が増加するため、固着強度が向上するからであると考えられる。また、下地層21とカバー層13およびサイドマージン16との間にガラス成分層30が介在することにより、下地層21とカバー層13およびサイドマージン16との固着強度が高くなる。これは、ペースト中のガラス成分が、カバー層13およびサイドマージン16と、下地層21との間に拡散することで、ガラス成分層30上に下地層21が連続的に形成されるためと考えられる。したがって、ガラス成分層30が下地層21の先端から対向する他方の外部電極側に延在することにより、下地層21の面積を大きくせずに、外部電極20a,20bと積層チップ10との固着強度を高くすることができる。下地層21の面積を大きくせずに済むため、耐ヒートショック性を向上させることができる。これは、下地層21の金属とカバー層13やサイドマージン16のセラミックとの熱膨張率差の影響が抑制されるからである。また、ガラス成分層30が下地層21の先端から対向する他方の外部電極側に延在する部分をめっき層22によって覆うことができるため、下地層21の面積を大きくせずに、外部電極20a,20bの幅(積層チップ10の両端面間方向の距離)を大きくすることができる。それにより、積層セラミックコンデンサ100の実装性が向上する。
下地層形成用導電ペーストを積層チップ10の両端面に塗布して焼き付けによって下地層21を形成する場合、当該導電ペーストからガラス成分が下地層21と積層チップ10との間に拡散することになる。この場合、下地層21の先端部分をエッチングにより除去することで、ガラス成分層30を下地層21の先端から対向する他方の外部電極層に延在させることになる。下地層21に対するエッチング量がガラス成分層30の延在距離に相当するが、当該延在距離は、エッチング前の下地層21の膜厚以下である必要がある。したがって、ガラス成分層30の延在距離に上限を設けることが好ましい。積層チップ10の角部で下地層21の膜厚が小さくなることを考慮して、本実施形態においては、ガラス成分層30の延在距離を100μm以下とすることが好ましい。また、ガラス成分層30の延在距離が短いと、下地層21と積層チップ10との固着強度を十分に確保することが困難である。したがって、ガラス成分層30の延在距離に下限を設けることが好ましい。本実施形態においては、ガラス成分層30の延在距離の下限を5μm以上とすることが好ましい。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図5は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体層11の主成分であるセラミック材料の粉末を用意する。当該セラミック材料の粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg(マグネシウム),Mn(マンガン),V(バナジウム),Cr(クロム),希土類元素(Y(イットリウム),Dy(ジスプロシウム),Tm(ツリウム),Ho(ホロミウム),Tb(テルビウム),Yb(イッテルビウム),Sm(サマリウム),Eu(ユウロビウム),Gd(ガドリニウム)およびEr(エルビウム))の酸化物、並びに、Co(コバルト),Ni,Li(リチウム),B,Na(ナトリウム),K(カリウム)およびSiの酸化物もしくはガラスが挙げられる。例えば、まず、セラミック材料の粉末に添加化合物を含む化合物を混合して仮焼を行う。続いて、得られたセラミック材料の粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック材料の粉末を調製する。
(積層工程)
次に、得られたセラミック材料の粉末に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル(DOP)等の可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み0.8μm以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、内部電極形成用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層12のパターンを配置する。内部電極層形成用導電ペーストは、内部電極層12の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックスラリーと異なるものを使用することが好ましい。また、内部電極形成用導電ペーストには、共材として、誘電体層11の主成分であるセラミック材料を分散させてもよい。
次に、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数(例えば200~1000層)だけ積層する。
次に、得られた積層体の上下にカバー層13となるカバーシートを圧着させ、所定チップ寸法(例えば3.2mm×2.5mm)にカットする。これにより、略直方体形状のセラミック積層体が得られる。
(焼成工程)
このようにして得られた積層体を、250~500℃のN雰囲気中で脱バインダした後に、還元雰囲気中で1100~1300℃で10分~24時間焼成することで、誘電体グリーンシートを構成する各化合物が焼結する。このようにして、内部に焼結体からなる誘電体層11と内部電極層12とが交互に積層されて最外層にカバー層13が形成された積層チップ10が得られる。
(アニール処理工程、再酸化処理工程)
その後、1000~1300℃の還元雰囲気で4~24時間アニール処理を行ってもよい。さらに、Nガス雰囲気中で600℃~1000℃で再酸化処理を行ってもよい。
(下地層21の焼き付け工程)
次に、得られた積層チップ10の2端面から上面、下面および2側面の一部にかけて、下地層形成用導電ペーストを塗布する。下地層形成用導電ペーストは、下地層21の主成分金属の粉末、バインダ、溶剤、ガラスフィレットなどを含んでいる。バインダおよび溶剤は、上記したセラミックペーストと同様のものを使用できる。ガラスフィレットとして、少なくともガラス成分層30の構成成分が含まれている。その後、内部電極層パターンに対して、例えば800℃のN雰囲気で焼き付けを行う。それにより、下地層21が形成される。また、ガラス成分の拡散によって、下地層21とカバー層13およびサイドマージン16との間にガラス成分層30が形成される。その後、ソフトエッチング剤(例えば過硫酸カリウム、硫酸水素カリウムなどを主成分とする)を用い、形成された下地層21を必要量だけエッチングする。それにより、下地層21の先端部が除去されるため、下地層21の先端部のガラス成分層30が露出する。
(めっき処理工程)
その後、半田食われを予防し、実装可能とするため、めっき層22をめっき処理により形成する。それにより、下地層21と、ガラス成分層30の延在部分の少なくとも一部とがめっき層22によって覆われる。以上の工程により、積層セラミックコンデンサ100が完成する。
本実施例に係る積層セラミックコンデンサの製造方法によれば、下地層形成用導電ペーストにガラス成分が含まれているため、下地層21の焼き付けの際に、ガラス成分の拡散によって下地層21と積層チップ10との間にガラス成分層30が形成される。ガラス成分層30は、カバー層13およびサイドマージン16との間に高い固着強度を有する。これは、下地層形成用導電ペースト塗布後に温度を高くして焼き付けを行うことで、カバー層13上およびサイドマージン16上にガラス成分層30を形成するからである。また、下地層21とカバー層13およびサイドマージン16との間にガラス成分層30が介在することにより、下地層21とカバー層13およびサイドマージン16との固着強度が高くなる。これは、ペースト塗布後に温度を高くして焼き付けを行うことで、ガラス成分層30上に下地層21を形成するからである。したがって、ガラス成分層30が下地層21の先端から対向する他方の外部電極側に延在することにより、下地層21の面積を大きくせずに、外部電極20a,20bと積層チップ10との固着強度を高くすることができる。下地層21の面積を大きくせずに済むため、耐ヒートショック性を向上させることができる。これは、下地層21の金属とカバー層13やサイドマージン16のセラミックとの熱膨張率差の影響が抑制されるからである。また、ガラス成分層30が下地層21の先端から対向する他方の外部電極側に延在する部分をめっき層22によって覆うことができるため、下地層21の面積を大きくせずに、外部電極20a,20bの幅(積層チップ10の両端面間方向の距離)を大きくすることができる。それにより、積層セラミックコンデンサ100の実装性が向上する。
なお、下地層21に対するエッチング量がガラス成分層30の延在距離に相当するが、当該延在距離は、エッチング前の下地層21の膜厚以下である必要がある。したがって、ガラス成分層30の延在距離に上限を設けることが好ましい。積層チップ10の角部で下地層21の膜厚が小さくなることを考慮して、本実施形態においては、ガラス成分層30の延在距離を100μm以下とすることが好ましい。また、ガラス成分層30の延在距離が短いと、下地層21と積層チップ10との固着強度を十分に確保することが困難である。したがって、ガラス成分層30の延在距離に下限を設けることが好ましい。本実施形態においては、ガラス成分層30の延在距離の下限を5μm以上とすることが好ましい。
実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1~4)
チタン酸バリウム粉末に必要な添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。誘電体材料に、有機バインダとしてPVB(ポリビニルブチラール)を加え、溶剤としてトルエン、エタノール等を加えて、ドクターブレード法にて誘電体グリーンシートを作製した。次に、内部電極層12の主成分金属(Ni)の粉末と、バインダ(エチルセルロース)と、溶剤(トルエン、エタノール等)と、必要に応じてその他助剤とを含んでいる内部電極形成用導電ペーストを作製した。誘電体シートに内部電極形成用導電ペーストをスクリーン印刷した。内部電極形成用導電ペーストを印刷したシートを800枚重ね、その上下に、誘電体グリーンシートと同じ主成分の材料のカバーシートをそれぞれ積層した。その後、熱圧着によりセラミック積層体を得て、所定の形状に切断した。得られたセラミック積層体をN雰囲気中で脱バインダした後に焼成して焼結体を得た。その後、焼結体に対して、アニール処理を行った後、再酸化処理を行った。それにより、積層チップ10を得た。再酸化処理後の誘電体層11の厚みは、1.6μmであった。
次に、積層チップ10の両端面から上面、下面および2側面の一部にかけて、ガラスフィレット(Zn,Si)を含みCuを主成分金属とする下地層形成用導電ペーストを塗布し、800℃のN雰囲気で焼き付けを行った。形成された下地層21の上記上面、下面および2側面における膜厚は、120μmであった。その後、ソフトエッチング剤(主成分は過硫酸カリウム、硫酸水素カリウム)を用いて、下地層21に対して必要量だけエッチングした。さらに、半田食われを予防し、実装可能とするため、NiおよびSnのめっき処理を行うことで、下地層21およびガラス成分層30の延在部分をめっき層22で覆った。それにより、積層セラミックコンデンサ100を作製した。
実施例1では、下地層21の先端からのガラス成分層30の延在距離aを5μmとした。実施例2では、ガラス成分層30の延在距離aを10μmとした。実施例3では、ガラス成分層30の延在距離aを50μmとした。実施例4では、ガラス成分層30の延在距離aを100μmとした。ガラス成分層30の延在距離aは、下地層21に対するエッチング量により調整した。実施例1~4のいずれにおいても、積層チップ10の端面からガラス成分層30全体の長さは、650μmとした。
(比較例1)
比較例1では、下地層21に対してエッチング処理を行わなかった。したがって、下地層21の先端からのガラス成分層30の延在距離aはゼロである。他の製造条件は、実施例1~4と同様とした。
(分析1)
実施例1~4および比較例1の外部電極20a,20bに対して、チップ実装後に治具を用いて引き剥がすことで固着強度を測定した。測定結果を表1に示す。表1に示すように、実施例1~4では、比較例1に対して固着強度が高くなった。これは、下地層21の先端からガラス成分層30を延在させることによって、積層チップ10に対する外部電極20a,20bの固着強度が高くなったからであると考えられる。また、ガラス成分層30の延在距離が長くなるにつれて、固着強度も高くなった。
Figure 0007122085000001
(実施例5)
実施例5では、実施例1~4と同様の条件で、積層セラミックコンデンサ100を作製した。積層チップ10の両端面からの下地層21の幅を710μmとし、ガラス成分層30の延在距離を100μmとし、積層チップ10の両端面からのめっき層22の幅を810μmとした。
(実施例6)
実施例6では、実施例1~4と同様の条件で、積層セラミックコンデンサ100を作製した。積層チップ10の両端面からの下地層21の幅を750μmとし、ガラス成分層30の延在距離を100μmとし、積層チップ10の両端面からのめっき層22の幅を850μmとした。
(実施例7)
実施例7では、実施例1~4と同様の条件で、積層セラミックコンデンサ100を作製した。積層チップ10の両端面からの下地層21の幅を800μmとし、ガラス成分層30の延在距離を100μmとし、積層チップ10の両端面からのめっき層22の幅を900μmとした。
(比較例2)
比較例2では、比較例1と同様の条件で、積層セラミックコンデンサ100を作製した。積層チップ10の両端面からの下地層21の幅を810μmとし、積層チップ10の両端面からのめっき層22の幅を810μmとした。
(比較例3)
比較例3では、比較例1と同様の条件で、積層セラミックコンデンサ100を作製した。積層チップ10の両端面からの下地層21の幅を850μmとし、積層チップ10の両端面からのめっき層22の幅を850μmとした。
(比較例4)
比較例4では、比較例1と同様の条件で、積層セラミックコンデンサ100を作製した。積層チップ10の両端面からの下地層21の幅を900μmとし、積層チップ10の両端面からのめっき層22の幅を900μmとした。
(分析2)
実施例5~7および比較例2~4の各100個のサンプルに対してヒートショック試験を行った。具体的には、-55℃で30分放置し、125℃で30分放置することを1サイクルとし、5サイクル、10サイクル、50サイクル、100サイクル後の容量が15%以上低下するサンプルの率をNG率として測定した。表2に測定結果を示す。表2に示すように、実施例5~7のいずれにおいても、NG率が低かった。これは、下地層21の幅を小さくしたことでヒートショックが抑制されたからであると考えられる。一方、比較例2~4のいずれにおいても、NG率が高くなった。これは、下地層21の幅を小さくできなかったことで、ヒートショックが抑制されなかったからであると考えられる。
Figure 0007122085000002
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
14 容量領域
15 エンドマージン
16 サイドマージン
20a,20b 外部電極
21 下地層
22 めっき層
30 ガラス成分層
100 積層セラミックコンデンサ

Claims (6)

  1. セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、
    前記2端面に形成された外部電極と、
    前記誘電体層の主成分セラミックとは異なる成分を含み、前記外部電極と前記積層チップとの間に形成されたガラス成分層と、を備え、
    前記外部電極は、下地層上にめっき層が形成された構造を有し、前記2端面から前記積層チップの上面、下面および2側面のうち少なくともいずれかの面にかけて延在領域を備え、
    前記ガラス成分層は、前記2端面に形成されており、当該2端面から前記上面、前記下面、および前記2側面のうち少なくともいずれかの面にかけて延在しており、
    前記ガラス成分層は、前記延在領域において、前記下地層よりも、他方の前記外部電極側に向かって延在しており、
    前記下地層が前記2端面から他方の端面まで延びる距離は、前記積層チップの前記2端面間の距離の1/4以下であることを特徴とする積層セラミックコンデンサ。
  2. 前記ガラス成分層は、ZnおよびSiを含むことを特徴とする請求項1記載の積層セラミックコンデンサ。
  3. 前記ガラス成分層が前記下地層よりも延在する距離は、5μm以上100μm以下であることを特徴とする請求項1または2に記載の積層セラミックコンデンサ。
  4. 前記下地層は、Cuを主成分とすることを特徴とする請求項1~3のいずれか一項に記載の積層セラミックコンデンサ。
  5. 前記下地層が前記2端面から他方の端面まで延びる距離は、800μm以下であることを特徴とする請求項1~4のいずれか一項に記載の積層セラミックコンデンサ。
  6. セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され略直方体形状を有する積層チップにおいて、前記2端面から、上面、下面および2側面の少なくともいずれかの面にかけてガラス成分を含む導電ペーストを配置し当該導電ペーストに対して熱処理を行うことで、金属を主成分とする下地層を焼き付け、
    前記下地層に対してエッチング処理を行うことで、前記下地層と前記積層チップとの間に形成され前記ガラス成分を含むガラス成分層の一部を露出させ、
    前記下地層上にめっき層を形成し、
    前記下地層を焼き付ける際に、前記下地層が前記2端面から他方の端面まで延びる距離が前記積層チップの前記2端面間の距離の1/4以下となるように、前記下地層を焼き付けることを特徴とする積層セラミックコンデンサの製造方法。
JP2017080822A 2017-04-14 2017-04-14 積層セラミックコンデンサおよびその製造方法 Active JP7122085B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017080822A JP7122085B2 (ja) 2017-04-14 2017-04-14 積層セラミックコンデンサおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017080822A JP7122085B2 (ja) 2017-04-14 2017-04-14 積層セラミックコンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2018182107A JP2018182107A (ja) 2018-11-15
JP7122085B2 true JP7122085B2 (ja) 2022-08-19

Family

ID=64276984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017080822A Active JP7122085B2 (ja) 2017-04-14 2017-04-14 積層セラミックコンデンサおよびその製造方法

Country Status (1)

Country Link
JP (1) JP7122085B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101448594B1 (ko) 2007-12-20 2014-10-13 재단법인 포항산업과학연구원 비정질 합금 분말 제조장치 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102254876B1 (ko) * 2019-06-03 2021-05-24 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204778A (ja) 2010-03-24 2011-10-13 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2012169334A (ja) 2011-02-10 2012-09-06 Koa Corp チップ部品およびその製造方法
WO2013108533A1 (ja) 2012-01-19 2013-07-25 株式会社村田製作所 セラミック電子部品
WO2013140903A1 (ja) 2012-03-19 2013-09-26 株式会社村田製作所 セラミック電子部品

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845770A (ja) * 1994-07-30 1996-02-16 Taiyo Yuden Co Ltd 積層電子部品の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204778A (ja) 2010-03-24 2011-10-13 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2012169334A (ja) 2011-02-10 2012-09-06 Koa Corp チップ部品およびその製造方法
WO2013108533A1 (ja) 2012-01-19 2013-07-25 株式会社村田製作所 セラミック電子部品
WO2013140903A1 (ja) 2012-03-19 2013-09-26 株式会社村田製作所 セラミック電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101448594B1 (ko) 2007-12-20 2014-10-13 재단법인 포항산업과학연구원 비정질 합금 분말 제조장치 및 그 제조방법

Also Published As

Publication number Publication date
JP2018182107A (ja) 2018-11-15

Similar Documents

Publication Publication Date Title
JP7148239B2 (ja) セラミック電子部品およびその製造方法
JP7426352B2 (ja) 積層セラミックコンデンサの製造方法
JP7131897B2 (ja) セラミック電子部品およびその製造方法
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR102388227B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP7089402B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2018098327A (ja) 積層セラミックコンデンサおよびその製造方法
JP7131955B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7145652B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7506467B2 (ja) セラミック電子部品の製造方法
JP2019212746A (ja) セラミック電子部品およびその製造方法
JP7193918B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7437871B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR102664631B1 (ko) 세라믹 전자 부품 및 그 제조 방법
JP5498973B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP7197985B2 (ja) セラミックコンデンサおよびその製造方法
JP7122085B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR20230109095A (ko) 적층 세라믹 전자 부품 및 그 제조 방법
JP7312525B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7171315B2 (ja) 積層セラミックコンデンサおよびその製造方法
TWI761589B (zh) 陶瓷電子零件及其製造方法
JP2024044676A (ja) 積層セラミック電子部品
JP2007288146A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210917

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220427

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220427

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220506

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220808

R150 Certificate of patent or registration of utility model

Ref document number: 7122085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150