KR102388227B1 - 적층 세라믹 콘덴서 및 그 제조 방법 - Google Patents

적층 세라믹 콘덴서 및 그 제조 방법 Download PDF

Info

Publication number
KR102388227B1
KR102388227B1 KR1020170031661A KR20170031661A KR102388227B1 KR 102388227 B1 KR102388227 B1 KR 102388227B1 KR 1020170031661 A KR1020170031661 A KR 1020170031661A KR 20170031661 A KR20170031661 A KR 20170031661A KR 102388227 B1 KR102388227 B1 KR 102388227B1
Authority
KR
South Korea
Prior art keywords
plating film
conductor layer
transition metal
main component
thickness
Prior art date
Application number
KR1020170031661A
Other languages
English (en)
Other versions
KR20170135665A (ko
Inventor
가쯔오 사까쯔메
마스미 이시이
다께시 노사끼
노리히로 아라이
죠우지 아리가
야스시 이노우에
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20170135665A publication Critical patent/KR20170135665A/ko
Application granted granted Critical
Publication of KR102388227B1 publication Critical patent/KR102388227B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Abstract

본 발명의 과제는 고주파수대에서의 손실이 적은 적층 세라믹 콘덴서 및 그 제조 방법을 제공하는 것이다.
적층 세라믹 콘덴서는, 세라믹 유전체층과, 철족 이외의 천이 금속을 주성분으로 하는 내부 전극층이 교대로 적층되고, 적층된 복수의 상기 내부 전극층이 교대로 상이한 단부면에 노출되도록 형성된 세라믹 적층체와, 상기 세라믹 적층체의 상기 내부 전극층이 노출되는 단부면에 형성된 적어도 1쌍의 외부 전극을 구비하고, 상기 외부 전극은, 7중량% 미만의 유리를 함유하고 철족 이외의 천이 금속 또는 귀금속을 주성분으로 하고 상기 세라믹 적층체에 접하여 형성된 하지 도체층과, 상기 하지 도체층을 덮고 상기 하지 도체층의 두께에 대하여 1/2 이상의 두께를 갖고 철족 이외의 천이 금속을 주성분으로 하는 제1 도금막을 구비하는 것을 특징으로 한다.

Description

적층 세라믹 콘덴서 및 그 제조 방법{MULTILAYER CERAMIC CAPACITOR AND MANUFACTURING METHOD OF MULTILAYER CERAMIC CAPACITOR}
본 발명은 적층 세라믹 콘덴서 및 그 제조 방법에 관한 것이다.
특허문헌 1은, 내부 전극 및 외부 전극에 Cu, Ni 등의 비금속을 사용한 적층 세라믹 콘덴서에 있어서, 도금액 침입을 방지하기 위하여, 외부 전극의 형성에 사용하는 도전성 페이스트로서, 도전 성분과의 합계량에 있어서 5 내지 50중량%의 유리 프릿을 혼합시킨 것을 사용하는 기술을 개시하고 있다.
외부 전극 페이스트 중에서 유리 함량이 부족하면, 칩의 밀폐성에 문제가 발생할 가능성이 있거나, 또는 과잉의 유리를 첨가하면, 금속이 소결한 후에 유리의 표면 용출에 의한 도금 불량이 발생한다는 문제가 있다. 따라서 특허문헌 2는, 외부 전극 페이스트에 평균 입경이 0.3㎛ 이하인 도전성 금속 입자를 10 내지 90중량부 포함하고, 게다가 도전성 금속 입자에 대한 유리의 함유비를 0.3 내지 2.0으로 함으로써 상기 문제를 개선하는 방법을 개시하고 있다. 한편, 특허문헌 3은, 외부 전극에 포함되는 유리의 길이 방향의 평균값을 10㎛ 이하로 함으로써 상기 문제를 개선하는 방법을 개시하고 있다.
일본 특허 공개 제2001-274035호 공보 일본 특허 공개 제2013-048231호 공보 일본 특허 공개 제2014-011449호 공보
그러나 하지 전극부가 유리를 포함하는 경우에는 당해 유리가 하지 전극 표면에 편석되기 쉽다. 또한 이 편석된 유리상(相)의 탈락이나 도금액으로의 용출에 의하여 발생하는 보이드에 도금액 등의 수분이 잔류함으로써, 소위 땜납 균열을 발생시키기 쉽다. 이 땜납 균열을 억제하기 위하여 금속 도금층을 형성할 필요가 있다. 이 금속 도금막은, 부품 실장 시의 땜납과의 친화성을 고려하여 Ni 도금을 사용하는 것이 일반적이다. 균열 억제의 관점에서는 Ni 도금을 두텁게 하는 것이 바람직하다. 한편, 고주파대의 전기 특성을 고려하면, Ni 등의 비투자율이 높은 철족 천이 금속 성분이 신호선 상에 존재하는 것은, 고주파 영역에서의 표피 효과에 의하여 저항 성분이 증가하고 그 결과로서 유전 손실의 증대를 초래하는 점에서 바람직하지 않다.
본 발명은 상기 과제를 감안하여 이루어진 것이며, 고주파수대에서의 손실이 적은 적층 세라믹 콘덴서 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 적층 세라믹 콘덴서는, 세라믹 유전체층과, 철족 이외의 천이 금속을 주성분으로 하는 내부 전극층이 교대로 적층되고, 적층된 복수의 상기 내부 전극층이 교대로 상이한 단부면에 노출되도록 형성된 세라믹 적층체와, 상기 세라믹 적층체의 상기 내부 전극층이 노출되는 단부면에 형성된 적어도 1쌍의 외부 전극을 구비하고, 상기 외부 전극은, 7중량% 미만의 유리를 함유하고 철족 이외의 천이 금속 또는 귀금속을 주성분으로 하고 상기 세라믹 적층체에 접하여 형성된 하지 도체층과, 상기 하지 도체층을 덮고 상기 하지 도체층의 두께에 대하여 1/2 이상의 두께를 갖고 철족 이외의 천이 금속을 주성분으로 하는 제1 도금막을 구비하는 것을 특징으로 한다.
상기 적층 세라믹 콘덴서에 있어서, 상기 세라믹 유전체층은 CaZrO3을 주성분으로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 제1 도금막을 덮고, 철족 이외의 천이 금속 중 상기 제1 도금막의 주성분의 천이 금속과는 상이한 천이 금속을 주성분으로 하는 제2 도금막을 구비하고 있어도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 하지 도체층 및 상기 제1 도금막은 Cu를 주성분으로 하고, 상기 제2 도금막은 Sn을 주성분으로 해도 된다.
본 발명에 따른 적층 세라믹 콘덴서의 제조 방법은, 세라믹 유전체층 그린 시트(green sheet)와, 철족 이외의 천이 금속을 주성분으로 하는 내부 전극 형성용 도전 페이스트를 교대로 적층하고, 적층된 복수의 내부 전극 형성용 도전 페이스트를 교대로 상이한 단부면에 노출시킴으로써 세라믹 적층체를 형성하고, 상기 세라믹 적층체를 소성하고, 소성 후의 상기 세라믹 적층체의 상기 내부 전극 형성용 도전 페이스트가 노출되는 단부면에, 7중량% 미만의 유리를 함유하고, 철족 이외의 천이 금속 또는 귀금속을 주성분으로 하는 도전 페이스트를 배치하고, 당해 도전 페이스트에 대하여 열처리를 행함으로써 하지 도체층을 베이킹하고, 상기 하지 도체층을 덮고 상기 하지 도체층의 두께에 대하여 1/2 이상의 두께를 갖고 철족 이외의 천이 금속을 주성분으로 하는 제1 도금막을 형성하는 것을 특징으로 한다.
본 발명에 의하면, 고주파수대에서의 손실이 적은 적층 세라믹 콘덴서를 제공할 수 있다.
도 1 (a) 및 도 1의 (b)는 실시 형태에 따른 적층 세라믹 콘덴서를 예시하는 도면이다.
도 2는 적층 세라믹 콘덴서의 제조 방법의 흐름을 예시하는 도면이다.
도 3은 실시예 및 비교예의 특성의 결과를 예시하는 표이다.
이하, 도면을 참조하면서 실시 형태에 대하여 설명한다.
(실시 형태)
도 1 (a) 및 도 1의 (b)는 실시 형태에 따른 적층 세라믹 콘덴서(100)를 예시하는 도면이다. 또한 도 1 (a) 및 도 1의 (b)에서 예시하는 적층 세라믹 콘덴서(100)는 일 실시 형태이며, 도 1 (a) 및 도 1의 (b)에 도시하는 형상 이외의 것에도 적용할 수 있다. 또한 어레이에 사용할 수도 있다.
도 1 (a)에서 예시한 바와 같이, 적층 세라믹 콘덴서(100)는, 대략 직육면체 형상의 세라믹 적층체(10)와, 적어도 1쌍의 외부 전극(20a, 20b)을 구비한다. 세라믹 적층체(10)는 세라믹 유전체층(30)과 내부 전극층(40)이 교대로 적층된 구조를 갖는다. 세라믹 적층체(10)에 있어서, 적층된 복수의 내부 전극층(40)은, 교대로 상이한 단부면에 노출되도록 적층되어 있다. 본 실시 형태에 있어서는, 적층된 복수의 내부 전극층(40)은 대향하는 2개의 단부면에 교대로 노출되도록 적층되어 있다. 외부 전극(20a)은 당해 2개의 단부면 중 한쪽에 설치되어 있다. 외부 전극(20b)은 당해 2개의 단부면 중 다른 쪽에 설치되어 있다.
세라믹 유전체층(30)은, 일반식 ABO3으로 표시되는 페로브스카이트 구조를 갖는 세라믹 재료를 주성분으로 한다. 또한 당해 페로브스카이트 구조는, 화학양론 조성으로부터 벗어난 ABO3 -α를 포함한다. 예를 들어 당해 세라믹 재료로서 CaZrO3(지르콘산칼슘), BaTiO3(티타늄산바륨), CaTiO3(티타늄산칼슘), SrTiO3(티타늄산스트론튬), 페로브스카이트 구조를 형성하는 Ba1 -x- yCaxSryTi1 - zZrzO3(0≤x≤1, 0≤y≤1, 0≤z≤1) 등을 사용할 수 있다.
내부 전극층(40)은 철족(Fe, Co, Ni) 이외의 천이 금속 성분(Cu 등)을 주성분으로 하는 도전 박막이다.
외부 전극(20a, 20b)은, 세라믹 적층체(10)에 접하여 형성된 하지 도체층(21)과, 하지 도체층(21)에 접하여 덮는 제1 도금막(22)과, 제1 도금막(22)에 접하여 덮는 제2 도금막(23)을 구비한다. 하지 도체층(21)은 유리를 함유하며, 철족 이외의 천이 금속(Cu 등) 또는 귀금속(Ag, Au, Pt, Pd 등)을 주성분으로 한다. 하지 도체층(21)이 철족 이외의 천이 금속 또는 귀금속을 주성분으로 하는 점에서, 양호한 고주파 특성을 얻을 수 있다. 하지 도체층(21)은, 예를 들어 4㎛ 내지 10㎛ 정도의 두께를 갖는다.
도 1의 (b)는 하지 도체층(21)의 확대도이다. 도 1의 (b)에서 예시한 바와 같이, 하지 도체층(21)에 있어서 유리(24)가 분산되어 있다. 하지 도체층(21)에 포함되는 유리(24)는, 세라믹 적층체(10)로의 하지 도체층(21)의 베이킹 시에 연화된 후에 경화되는 점에서, 하지 도체층(21)과 세라믹 적층체(10)의 밀착성의 효과를 발휘한다. 하지 도체층(21)의 유리 함유량이 많으면 제1 도금막(22)에 도금의 불연속이 발생하는 일이 있다. 따라서 하지 도체층(21)은 7중량% 미만의 유리를 함유한다. 유리는 특별히 한정되는 것은 아니지만, 1종 이상의 망목 형성 산화물과 1종 이상의 망목 수식 산화물을 포함하는 비정질체이다. 예를 들어 망목 형성 산화물로서 B2O3, SiO2 등을 사용할 수 있다. 망목 수식 산화물로서 Al2O3, ZnO, CuO, Li2O, Na2O, K2O, MgO, CaO, BaO, ZrO2, TiO2 등을 사용할 수 있다.
하지 도체층(21)에 있어서는, 유리(24)가 하지 도체층(21)의 외측 표면에 편석되는 경향이 있다. 이 경우, 하지 도체층(21)에 있어서 유리(24)가 탈락함으로써 발생한 보이드, 제1 도금막(22)의 형성 시에 도금액에 유리(24)가 용출됨으로써 발생한 보이드 등에, 제1 도금막(22)의 형성 시에 도금액 등의 수분이 잔류하는 경우가 있다. 그것에 의하여, 적층 세라믹 콘덴서(100)의 땜납 실장 시에 땜납 균열이 발생할 우려가 있다. 따라서 제1 도금막(22)은 하지 도체층(21)의 두께에 대하여 1/2 이상의 두께를 갖는다. 이 경우, 제1 도금막(22)이 충분한 두께를 갖는 점에서 땜납 균열을 억제할 수 있다. 또한 하지 도체층(21)이 두터워지면 하지 도체층(21) 표면으로의 유리(24)의 편석량이 많아지는 경향이 있다. 따라서 하지 도체층(21)이 두터워지면 두터워질수록 제1 도금막(22)을 두텁게 함으로써 땜납 균열을 억제할 수 있다. 따라서 제1 도금막(22)의 두께의 절댓값을 규정하는 것이 아니라, 하지 도체층(21)의 두께에 대한 상대값으로서 제1 도금막(22)은 하지 도체층(21)의 두께에 대하여 1/2 이상의 두께를 갖고 있는 것이다.
그런데 적층 세라믹 콘덴서(100)의 실장 시에 사용하는 땜납과의 친화성을 고려하면, 제1 도금막(22)의 형성에 Ni 도금을 사용하는 것이 바람직하다. 그러나 고주파대의 전기 특성을 고려하면, Ni 등의 비투자율이 높은 철족 천이 금속 성분이 신호선 상에 존재하는 것은, 고주파 영역에서의 표피 효과에 의하여 저항 성분이 증가한다. 그 결과, 유전 손실의 증대를 초래하게 된다. 따라서 본 실시 형태에 있어서는, 제1 도금막(22)의 주성분으로서 철족 이외의 천이 금속(Cu 등)을 사용한다. 그것에 의하여 고주파수대에서의 유전 손실을 작게 할 수 있다.
제2 도금막(23)은, 철족 이외의 천이 금속 중 제1 도금막(22)의 주성분의 천이 금속과는 상이한 천이 금속을 주성분으로 한다. 예를 들어 적층 세라믹 콘덴서(100)의 실장에 사용하는 땜납과의 친화성을 고려하여, 제2 도금막(23)은 Sn 등의 천이 금속을 주성분으로 하는 것이 바람직하다.
계속해서, 적층 세라믹 콘덴서(100)의 제조 공정에 대하여 설명한다. 도 2는 적층 세라믹 콘덴서(100)의 제조 방법의 흐름을 예시하는 도면이다.
(원료 분말 제작 공정)
먼저, 세라믹 유전체층(30)의 주성분인 세라믹 재료의 분말에, 목적에 따라 소정의 첨가 화합물을 첨가한다. 첨가 화합물로서는, Mg, Mn, V, Cr, 희토류 원소(Y, Dy, Tm, Ho, Tb, Yb 및 Er)의 산화물, 그리고 Sm, Eu, Gd, Co, Ni, Li, B, Na, K 및 Si의 산화물 또는 유리를 들 수 있다. 예를 들어 먼저, 세라믹 재료의 분말에, 첨가 화합물을 포함하는 화합물을 혼합하고 하소를 행한다. 계속해서, 얻어진 세라믹 재료의 입자를 첨가 화합물과 함께 습식 혼합하고 건조 및 분쇄하여, 세라믹 재료의 분말을 조제한다.
다음으로, 얻어진 세라믹 재료의 분말에, 폴리비닐부티랄(PVB) 수지 등의 바인더와, 에탄올, 톨루엔 등의 유기 용제와, 프탈산디옥틸(DOP) 등의 가소제를 첨가하고 습식 혼합한다. 얻어진 슬러리를 사용하여, 예를 들어 다이 코터법이나 닥터 블레이드법에 의하여 기재 상에, 예를 들어 두께 0.8㎛ 이하의 띠 형상의 유전체 그린 시트를 도포 시공하고 건조시킨다.
(적층 공정)
다음으로, 유전체 그린 시트의 표면에 내부 전극 형성용 도전 페이스트를 스크린 인쇄, 그라비아 인쇄 등에 의하여 인쇄함으로써, 내부 전극층(40)의 패턴을 배치한다. 내부 전극층 형성용 도전 페이스트는, 내부 전극층(40)의 주성분의 금속의 분말과, 바인더와, 용제와, 필요에 따라 기타 보조제를 포함하고 있다. 바인더 및 용제는 상술한 세라믹 페이스트와 마찬가지의 것을 사용할 수 있다. 또한 내부 전극 형성용 도전 페이스트에는, 공재로서, 세라믹 유전체층(30)의 주성분인 세라믹 재료를 분산시켜도 된다.
다음으로, 내부 전극층 패턴이 인쇄된 유전체 그린 시트를 소정의 크기로 펀칭하고, 펀칭된 유전체 그린 시트를, 기재를 박리한 상태에서, 내부 전극층(40)과 세라믹 유전체층(30)이 교대로 번갈아 위치하도록, 또한 내부 전극층(40)이 세라믹 유전체층(30)의 길이 방향 양 단부면에 단부 테두리가 교대로 노출되어 극성이 상이한 1쌍의 외부 전극에 교대로 인출되도록, 소정 층수(예를 들어 200 내지 500층)만큼 적층하여 대략 직육면체 형상의 성형체를 얻는다. 또한 적층체의 상하에는 커버층으로 되는 유전체 그린 시트가 적층되어 있다.
(소성 공정)
다음으로, 얻어진 성형체를, 예를 들어 H2가 1.5체적% 정도인 환원 분위기 중에 있어서, 950℃ 정도의 온도에서 2시간 정도 소성한다. 그것에 의하여, 세라믹 유전체층(30) 및 내부 전극층(40)의 소성을 행할 수 있어 소결체가 얻어진다.
(하지 도체층(21)의 베이킹 공정)
다음으로, 얻어진 소결체의 내부 전극층 패턴이 노출되는 2개의 단부면에 하지 도체층 형성용 도전 페이스트를 도포한다. 하지 도체층 형성용 도전 페이스트는, 하지 도체층(21)의 주성분 금속의 분말과, 바인더와, 용제와, 필요에 따라 기타 보조제를 포함하고 있다. 바인더 및 용제는 상술한 세라믹 페이스트와 마찬가지의 것을 사용할 수 있다. 또한 하지 도체층 형성용 도전 페이스트에는, 하지 도체층(21)의 세라믹 적층체(10)에 대한 밀착성을 얻기 위하여, 유리를 형성하는 소결 보조제를 분산시킨다. 하지 도체층 형성용 도전 페이스트에 있어서의 당해 소결 보조제의 함유량을 7중량% 미만으로 한다. 소결 보조제로서, B2O3 및 SiO2로부터 선택되는 1종 이상의 망목 형성 산화물과, Al2O3, ZnO, CuO, Li2O, Na2O, K2O, MgO, CaO, BaO, ZrO2 및 TiO2로부터 선택되는 1종 이상의 망목 수식 산화물을 사용한다. 다음으로, 질소 분위기 중에서, 상기 소결체를 얻기 위한 소성 온도보다도 낮은 온도(예를 들어 800℃ 내지 900℃ 정도의 온도)에서 소성한다. 그것에 의하여, 하지 도체층(21)이 베이킹되어 적층 세라믹 콘덴서(100)의 반제품을 얻을 수 있다. 또한 유리를 하지 도체층(21)에 균일하게 분산하기 위해서는, 상기 소결 보조제는 작은 사이즈를 갖는 것이 요구된다. 또한 하지 도체층(21)에 있어서의 유리가 지나치게 크면 유리의 편석, 보이드 발생 등의 문제가 발생한다. 따라서 소결 보조제의 입자 직경은, 상기 주성분 금속의 입자 직경과 동등 또는 그 이하가 바람직하고, 상기 주성분 금속의 입자 직경의 1/2 이하인 것이 보다 바람직하다.
(제1 도금 형성 공정, 제2 도금 형성 공정)
다음으로, 반제품의 하지 도체층(21) 상에 전해 도금에 의하여 제1 도금막(22)을 형성한다. 이 경우에 있어서, 제1 도금막(22)의 두께 T가 하지 도체층(21)의 두께 t에 대하여 t/2≤T를 만족시키도록 전해 도금을 행한다. 또한 적층 세라믹 콘덴서(100)의 대형화를 억제하기 위하여, t/2≤T≤t를 만족시키도록 두께 t를 조정하는 것이 바람직하다. 또한 제1 도금막(22) 상에 전해 도금에 의하여 제2 도금막(23)을 형성한다.
본 실시 형태에 의하면, 하지 도체층(21)이 7중량% 미만의 유리를 함유하고 있다. 이 경우, 제1 도금막(22)의 불연속을 억제하면서 세라믹 적층체(10)에 대한 하지 도체층(21)의 밀착성을 얻을 수 있다. 제1 도금막(22)의 불연속을 억제하는 관점에서 하지 도체층(21)의 유리 함유량은 6중량% 이하인 것이 바람직하다. 세라믹 적층체(10)에 대한 하지 도체층(21)의 밀착성의 관점에서는, 하지 도체층(21)의 유리 함유량은 2중량%을 상회하는 것이 바람직하고, 3중량% 이상인 것이 보다 바람직하다. 제1 도금막(22)이, 하지 도체층(21)의 두께 t에 대하여 t/2≤T를 만족시키는 두께 T를 갖는 점에서, 제1 도금막(22)이 충분히 두터워진다. 그것에 의하여 땜납 균열을 억제할 수 있다. 적층 세라믹 콘덴서(100)의 소형화의 관점에서, 두께 T는 t/2≤T≤t를 만족시키는 것이 바람직하다. 또한 하지 도체층(21)이 철족 이외의 천이 금속 또는 귀금속을 주성분으로 하고, 제1 도금막(22) 및 제2 도금막(23)이 철족 이외의 천이 금속을 주성분으로 하는 점에서, 고주파대에서의 유전 손실을 작게 할 수 있다.
실시예
이하, 실시 형태에 따른 적층 세라믹 콘덴서를 제작하여, 특성에 대하여 조사하였다.
(실시예 1 내지 11)
상기 실시 형태에 따른 제조 방법에 따라 적층 세라믹 콘덴서(100)를 제작하였다.
세라믹 유전체층(30)의 주성분 세라믹 재료로서 CaZrO3을 사용하였다. 또한 Zr에 대한 Ca의 몰 비율(Ca/Zr)을 1.05로 하였다. 세라믹 유전체층(30)에 BN(3.5㏖%), SiO2(3.5㏖%), Li2CO3(1.75㏖%), 및 MnCO3(3.5㏖%)을 첨가재로서 첨가하였다. 내부 전극층(40)의 주성분으로서 Cu를 사용하였다. 외부 전극(20a, 20b)의 하지 도체층(21)의 주성분으로서 Cu를 사용하고, 소결 보조제로서 BaO-ZnO계의 유리 성분을 3 내지 6부 포함시켰다. 제1 도금막(22)에는 Cu를 사용하였다. 어느 실시예에 있어서도 제1 도금막(22)의 두께를 하지 도체층(21)의 두께의 1/2 이상으로 하였다. 제2 도금막(23)에는 Sn을 사용하였다. 어느 실시예에 있어서도 제2 도금막(23)의 두께를 2.5㎛로 하였다.
실시예 1 내지 11의 적층 세라믹 콘덴서(100)의 대략 형상, 정전 용량, 하지 도체층(21)의 두께, 제1 도금막(22)의 두께, 제2 도금막(23)의 두께, 고주파 특성(Q값), 고주파 특성 양부, 전극 밀착성, 도금 부착성, 및 실장성 양부를 도 3에 나타낸다. 전극 밀착성은 외부 전극(20a, 20b)의 밀착성이다. 당해 밀착성의 시험에 대해서는, IEC60068-2-21에 기재된 고착성 시험에 준거하여 행하였다. 단, 기판으로부터 제품이 떨어질 때까지 가압하고, 기판으로부터 제품이 떨어지면 그 고장(파괴) 모드를 확인하여, 하지 도체층(21)과 제1 도금막(22) 사이에서 박리되어 있으면 「○」로 판정하고, 세라믹 유전체층(30) 및 내부 전극층(40)의 소결체와 하지 도체층(21)과의 사이에서 박리되어 있으면 「△」로 판정하였다. 도금 부착성은 하지 도체층(21)에 대한 제1 도금막(22)의 도금 부착성이다. 제1 도금막(22)의 형성 후에 단부면을 육안으로 확인하여, 핀 홀 등과 같이 도금이 불연속된 부분이 있는 경우에는 「×」로 판정하고, 전체면이 도금막으로 덮여 있으면 「○」로 판정하였다. 실장성의 양부는, 적층 세라믹 콘덴서(100)의 땜납 실장 시에 있어서 땜납 균열이 발생하지 않았을 경우에 「○」 로 하고, 땜납 균열이 발생했을 경우에 「×」로 하였다.
비교예 1에서는, 소결 보조제로서 BaO-ZnO계의 유리 성분을 7부 포함시킨 것 이외에는 실시예 1과 동일한 제작 조건으로 하였다.
비교예 2에서는, 소결 보조제로서 BaO-ZnO계의 유리 성분을 7부 포함시킨 것 이외에는 실시예 2와 동일한 제작 조건으로 하였다.
비교예 3에서는, 소결 보조제로서 BaO-ZnO계의 유리 성분을 7부 포함시킨 것 이외에는 실시예 3과 동일한 제작 조건으로 하였다.
비교예 4에서는, 소결 보조제로서 BaO-ZnO계의 유리 성분을 7부 포함시킨 것 이외에는 실시예 4와 동일한 제작 조건으로 하였다.
비교예 5에서는, 소결 보조제로서 BaO-ZnO계의 유리 성분을 7부 포함시킨 것 이외에는 실시예 5와 동일한 제작 조건으로 하였다.
비교예 6에서는, 소결 보조제로서 BaO-ZnO계의 유리 성분을 7부 포함시킨 것 이외에는 실시예 6과 동일한 제작 조건으로 하였다.
비교예 7에서는, 소결 보조제로서 BaO-ZnO계의 유리 성분을 7부 포함시킨 것 이외에는 실시예 7과 동일한 제작 조건으로 하였다.
비교예 8에서는, 소결 보조제로서 BaO-ZnO계의 유리 성분을 7부 포함시킨 것 이외에는 실시예 8과 동일한 제작 조건으로 하였다.
비교예 9에서는, 소결 보조제로서 BaO-ZnO계의 유리 성분을 7부 포함시킨 것 이외에는 실시예 9와 동일한 제작 조건으로 하였다.
비교예 10에서는, 소결 보조제로서 BaO-ZnO계의 유리 성분을 7부 포함시킨 것 이외에는 실시예 10과 동일한 제작 조건으로 하였다.
비교예 11에서는, 소결 보조제로서 BaO-ZnO계의 유리 성분을 7부 포함시킨 것 이외에는 실시예 11과 동일한 제작 조건으로 하였다.
비교예 12에서는, 하지 도체층(21)의 두께 4㎛에 대하여 제1 도금막(22)의 두께를 1㎛로 하였다. 소결 보조제로서 BaO-ZnO계의 유리 성분을 3 내지 7부 포함시켰다. 그 외에는 실시예 1 내지 11과 동일한 제작 조건으로 하였다.
비교예 13에서는, 하지 도체층(21)의 두께 6㎛에 대하여 제1 도금막(22)의 두께를 2㎛로 하였다. 소결 보조제로서 BaO-ZnO계의 유리 성분을 3 내지 7부 포함시켰다. 그 외에는 실시예 1 내지 11과 동일한 제작 조건으로 하였다.
비교예 14에서는, 하지 도체층(21)의 두께 6㎛에 대하여 제1 도금막(22)의 두께를 3㎛로 하고 제1 도금막(22)에 Ni를 사용하였다. 소결 보조제로서 BaO-ZnO계의 유리 성분을 3 내지 7부 포함시켰다. 그 외에는 실시예 1 내지 11과 동일한 제작 조건으로 하였다.
비교예 15에서는, 하지 도체층(21)의 두께 6㎛에 대하여 제1 도금막(22)의 두께를 2㎛로 하고 하지 도체층(21)에 Ni를 사용하였다. 소결 보조제로서 BaO-ZnO계의 유리 성분을 3 내지 7부 포함시켰다. 그 외에는 실시예 1 내지 11과 동일한 제작 조건으로 하였다.
비교예 16에서는, 하지 도체층(21)의 두께 6㎛에 대하여 제1 도금막(22)의 두께를 4㎛로 하고 하지 도체층(21)에 Ni를 사용하였다. 소결 보조제로서 BaO-ZnO계의 유리 성분을 3 내지 7부 포함시켰다. 그 외에는 실시예 1 내지 11과 동일한 제작 조건으로 하였다.
도 3에 나타낸 바와 같이, 실시예 1 내지 11 중 어느 경우에 있어서도 양호한 전극 밀착성 및 양호한 도금 부착성이 얻어졌다. 이는, 7중량% 미만의 유리 성분을 하지 도체층(21)에 포함시켰기 때문이라고 생각된다. 다음으로, 도 3에 나타낸 바와 같이, 실시예 1 내지 11 중 어느 경우에 있어서도 양호한 실장성이 얻어졌다. 이는, 제1 도금막(22)의 두께를 하지 도체층(21)의 두께의 1/2 이상으로 한 것에 의하여 제1 도금막(22)이 충분히 두터워졌기 때문이라고 생각된다. 또한 실시예 1 내지 11에서는 양호한 고주파 특성이 얻어졌다. 이는, 하지 도체층(21), 제1 도금막(22) 및 제2 도금막(23)에 철족 천이 금속 이외의 천이 금속(Cu)을 사용했기 때문이라고 생각된다.
이에 비하여, 비교예 1 내지 11과 같이 유리 성분을 7부로 했을 경우에는 도금 부착성이 얻어지지 않았다. 이는, 하지 도체층(21)에 있어서의 유리 함유량이 많아진 것에 의하여 제1 도금막(22)에 불연속이 발생했기 때문이라고 생각된다.
비교예 12, 13에서는 땜납 실장 시에 땜납 균열이 발생하였다. 이는, 제1 도금막(22)의 두께를 하지 도체층(21)의 두께의 1/2 미만으로 한 것에 의하여 제1 도금막(22)을 충분히 두텁게 할 수 없어, 하지 도체층(21)에 발생하는 보이드에 있어서의 수분의 잔류를 억제할 수 없었기 때문이라고 생각된다.
다음으로, 실시예 1 내지 11에서는 양호한 고주파 특성이 얻어졌다. 이는, 하지 도체층(21) 및 제1 도금막(22)에 철족 천이 금속 이외의 천이 금속(Cu)을 사용했기 때문이라고 생각된다.
이에 비하여, 비교예 14 내지 16에서는 양호한 고주파 특성이 얻어지지 않았다. 이는, 하지 도체층(21) 및 제1 도금막(22) 중 어느 것에 있어서 철족 천이 금속인 Ni를 사용했기 때문이라고 생각된다.
이상, 본 발명의 실시예에 대하여 상세히 설명했지만, 본 발명은 이러한 특정한 실시예에 한정되는 것은 아니며, 특허 청구범위에 기재된 본 발명의 요지의 범위 내에 있어서 다양한 변형·변경이 가능하다.
10: 세라믹 적층체
20a, 20b: 외부 전극
21: 하지 도체층
22: 제1 도금막
23: 제2 도금막
30: 세라믹 유전체층
40: 내부 전극층
100: 적층 세라믹 콘덴서

Claims (6)

  1. 세라믹 유전체층과, 철족 이외의 천이 금속을 주성분으로 하는 내부 전극층이 교대로 적층되고, 적층된 복수의 상기 내부 전극층이 교대로 상이한 단부면에 노출되도록 형성된 세라믹 적층체와,
    상기 세라믹 적층체의 상기 내부 전극층이 노출되는 단부면에 형성된 적어도 1쌍의 외부 전극을 구비하고,
    상기 외부 전극은, 7중량% 미만의 유리를 함유하고 철족 이외의 천이 금속 또는 귀금속을 주성분으로 하고 상기 세라믹 적층체에 접하여 형성된 하지 도체층과, 상기 하지 도체층을 덮고 상기 하지 도체층의 두께에 대하여 1/2 이상의 두께를 갖고 철족 이외의 천이 금속을 주성분으로 하는 제1 도금막을 구비하고,
    상기 하지 도체층의 상기 제1 도금막 측의 표면에 보이드가 형성되어 있고,
    상기 외부 전극은, 상기 제1 도금막을 덮고, 철족 이외의 천이 금속 중 상기 제1 도금막의 주성분의 천이 금속과는 상이한 천이 금속을 주성분으로 하는 제2 도금막을 구비하는 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 세라믹 유전체층은 CaZrO3을 주성분으로 하는 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 제1항에 있어서,
    상기 하지 도체층 및 상기 제1 도금막은 Cu를 주성분으로 하고,
    상기 제2 도금막은 Sn을 주성분으로 하는 것을 특징으로 하는 적층 세라믹 콘덴서.
  4. 제1항 또는 제2항에 있어서,
    상기 하지 도체층의 두께를 t로, 상기 제1 도금막의 두께를 T로 했을 경우, ｔ／２≤Ｔ≤ｔ의 관계를 만족시키는 것을 특징으로 하는 적층 세라믹 콘덴서.
  5. 세라믹 유전체층 그린 시트(green sheet)와, 철족 이외의 천이 금속을 주성분으로 하는 내부 전극 형성용 도전 페이스트를 교대로 적층하고,
    적층된 복수의 내부 전극 형성용 도전 페이스트를 교대로 상이한 단부면에 노출시킴으로써 세라믹 적층체를 형성하고,
    상기 세라믹 적층체를 소성하고,
    소성 후의 상기 세라믹 적층체의 상기 내부 전극 형성용 도전 페이스트가 노출되는 단부면에, 7중량% 미만의 유리를 함유하고, 철족 이외의 천이 금속 또는 귀금속을 주성분으로 하는 도전 페이스트를 배치하고, 당해 도전 페이스트에 대하여 열처리를 행함으로써 상기 유리가 상기 세라믹 적층체와는 반대 측의 표면에 편석되도록 하지 도체층을 베이킹하고,
    상기 하지 도체층을 덮고 상기 하지 도체층의 두께에 대하여 1/2 이상의 두께를 갖고 철족 이외의 천이 금속을 주성분으로 하는 제1 도금막을 형성하고,
    상기 제1 도금막을 덮고, 철족 이외의 천이 금속 중 상기 제1 도금막의 주성분의 천이 금속과는 상이한 천이 금속을 주성분으로 하는 제2 도금막을 형성하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  6. 삭제
KR1020170031661A 2016-05-31 2017-03-14 적층 세라믹 콘덴서 및 그 제조 방법 KR102388227B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-109211 2016-05-31
JP2016109211A JP6570478B2 (ja) 2016-05-31 2016-05-31 積層セラミックコンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20170135665A KR20170135665A (ko) 2017-12-08
KR102388227B1 true KR102388227B1 (ko) 2022-04-20

Family

ID=60418265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170031661A KR102388227B1 (ko) 2016-05-31 2017-03-14 적층 세라믹 콘덴서 및 그 제조 방법

Country Status (5)

Country Link
US (1) US10522291B2 (ko)
JP (1) JP6570478B2 (ko)
KR (1) KR102388227B1 (ko)
CN (1) CN107452504B (ko)
TW (1) TWI704587B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101813361B1 (ko) * 2016-02-03 2017-12-28 삼성전기주식회사 전자부품 및 전자부품 실장 회로보드
JP7347926B2 (ja) 2018-03-02 2023-09-20 太陽誘電株式会社 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP7426771B2 (ja) * 2018-04-11 2024-02-02 太陽誘電株式会社 積層セラミックコンデンサの製造方法
JP7089402B2 (ja) 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7145652B2 (ja) * 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102070235B1 (ko) * 2018-10-29 2020-01-28 삼성전기주식회사 커패시터 부품
TWI725600B (zh) * 2019-10-31 2021-04-21 華新科技股份有限公司 電極膏、電極、包含其之陶瓷電子元件及陶瓷電子元件之製法
JP2021190484A (ja) * 2020-05-26 2021-12-13 株式会社村田製作所 積層セラミック電子部品及びその製造方法
JP2022136816A (ja) * 2021-03-08 2022-09-21 Tdk株式会社 セラミック電子部品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012043427A1 (ja) * 2010-10-01 2012-04-05 太陽誘電株式会社 積層セラミックコンデンサ
JP2012164966A (ja) * 2011-01-21 2012-08-30 Murata Mfg Co Ltd セラミック電子部品

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5874030A (ja) * 1981-10-28 1983-05-04 ティーディーケイ株式会社 電子部品、導電皮膜組成物及び製造方法
US4701827A (en) * 1986-02-10 1987-10-20 Kyocera Corporation Multilayer ceramic capacitor
JP3018866B2 (ja) * 1993-10-07 2000-03-13 株式会社村田製作所 積層電子部品の外部電極用卑金属組成物
JPH08180731A (ja) * 1994-12-26 1996-07-12 Murata Mfg Co Ltd 導電性厚膜組成物、厚膜電極、セラミック電子部品、および積層セラミックコンデンサ
JP3724021B2 (ja) * 1995-10-26 2005-12-07 株式会社村田製作所 導電性組成物およびそれを用いたセラミックコンデンサ
JP3039403B2 (ja) * 1996-12-06 2000-05-08 株式会社村田製作所 積層セラミックコンデンサ
SG65086A1 (en) 1997-07-23 1999-05-25 Murata Manufacturing Co Dielectric ceramic composition and monolithic ceramic capacitor using same
JP4576660B2 (ja) 2000-03-28 2010-11-10 株式会社村田製作所 積層セラミックコンデンサ用導電性ペーストならびにこれを用いた積層セラミックコンデンサ
JP3494115B2 (ja) 2000-03-30 2004-02-03 株式会社村田製作所 導電性ペーストおよびこれを用いた積層セラミック電子部品
JP2003077755A (ja) * 2001-08-31 2003-03-14 Matsushita Electric Ind Co Ltd コンデンサ
US7285232B2 (en) * 2004-02-19 2007-10-23 Murata Manufacturing Co., Ltd Conductive paste and ceramic electronic component
JP2006008498A (ja) 2004-05-21 2006-01-12 Tdk Corp セラミック原料粉体、その製造方法、誘電体磁器組成物、電子部品及び積層セラミックコンデンサ
JP4574246B2 (ja) * 2004-06-28 2010-11-04 京セラ株式会社 チップ型電子部品およびその製法
TWI287811B (en) 2005-02-04 2007-10-01 Murata Manufacturing Co Multilayer ceramic capacitor and method for manufacturing the same
JP2006245049A (ja) * 2005-02-28 2006-09-14 Tdk Corp 電子部品及び電子機器
JP3918851B2 (ja) 2005-06-03 2007-05-23 株式会社村田製作所 積層型電子部品および積層型電子部品の製造方法
CN101193836B (zh) 2005-06-10 2010-09-29 株式会社村田制作所 电介质陶瓷及层叠陶瓷电容器
JP4786604B2 (ja) * 2007-06-29 2011-10-05 太陽誘電株式会社 誘電体磁器及びそれを用いた積層セラミックコンデンサ
JP2009141292A (ja) * 2007-12-11 2009-06-25 Taiyo Kagaku Kogyo Kk 外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法
JP5133080B2 (ja) 2008-02-01 2013-01-30 太陽誘電株式会社 誘電体セラミックス及び積層セラミックコンデンサ
JP2012059742A (ja) * 2010-09-06 2012-03-22 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2012079864A (ja) * 2010-09-30 2012-04-19 Tdk Corp セラミック電子部品
KR20120073636A (ko) 2010-12-27 2012-07-05 삼성전기주식회사 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
JP2012182355A (ja) 2011-03-02 2012-09-20 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP2013048231A (ja) 2011-08-29 2013-03-07 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
KR101288151B1 (ko) 2011-11-25 2013-07-19 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101655348B1 (ko) * 2012-02-29 2016-09-07 가부시키가이샤 무라타 세이사쿠쇼 도전성 페이스트, 및 전자부품, 그리고 전자부품의 제조방법
KR20140003001A (ko) 2012-06-28 2014-01-09 삼성전기주식회사 적층 세라믹 전자부품
JP5971236B2 (ja) * 2013-03-26 2016-08-17 株式会社村田製作所 セラミック電子部品及びガラスペースト
JP2014207254A (ja) 2013-04-10 2014-10-30 株式会社村田製作所 セラミック電子部品
US9460855B2 (en) * 2013-10-01 2016-10-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
JP6481446B2 (ja) * 2014-06-13 2019-03-13 株式会社村田製作所 積層コンデンサの実装構造体
US9859056B2 (en) * 2014-09-30 2018-01-02 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR102139753B1 (ko) 2015-02-26 2020-07-31 삼성전기주식회사 세라믹 전자 부품 및 이의 제조방법
US10068710B2 (en) * 2015-07-17 2018-09-04 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing same
JP2017216358A (ja) 2016-05-31 2017-12-07 太陽誘電株式会社 積層セラミックコンデンサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012043427A1 (ja) * 2010-10-01 2012-04-05 太陽誘電株式会社 積層セラミックコンデンサ
JP2012164966A (ja) * 2011-01-21 2012-08-30 Murata Mfg Co Ltd セラミック電子部品

Also Published As

Publication number Publication date
US10522291B2 (en) 2019-12-31
TWI704587B (zh) 2020-09-11
JP6570478B2 (ja) 2019-09-04
KR20170135665A (ko) 2017-12-08
CN107452504B (zh) 2021-03-16
JP2017216361A (ja) 2017-12-07
TW201743350A (zh) 2017-12-16
CN107452504A (zh) 2017-12-08
US20170345570A1 (en) 2017-11-30

Similar Documents

Publication Publication Date Title
KR102388227B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP7131897B2 (ja) セラミック電子部品およびその製造方法
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7290914B2 (ja) 積層セラミックコンデンサの製造方法
KR20220140685A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP2019102766A (ja) セラミック電子部品およびその製造方法
KR102396252B1 (ko) 적층 세라믹 콘덴서
JP6996945B2 (ja) 積層セラミックコンデンサ
JP7193918B2 (ja) 積層セラミックコンデンサおよびその製造方法
US20190355520A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP2019212746A (ja) セラミック電子部品およびその製造方法
JP2021082686A (ja) セラミック電子部品およびその製造方法
JP2017216358A (ja) 積層セラミックコンデンサ
JP5349807B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP5498973B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP7197985B2 (ja) セラミックコンデンサおよびその製造方法
JP2021061289A (ja) セラミック電子部品の製造方法、およびカバーシート
JP7122085B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR20230109095A (ko) 적층 세라믹 전자 부품 및 그 제조 방법
JP7312525B2 (ja) 積層セラミックコンデンサおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)