JP2021061289A

JP2021061289A - セラミック電子部品の製造方法、およびカバーシート

Info

Publication number: JP2021061289A
Application number: JP2019183652A
Authority: JP
Inventors: 真希井上; Maki Inoue
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2019-10-04
Filing date: 2019-10-04
Publication date: 2021-04-15

Abstract

【課題】カバー層におけるクラックを抑制することができる、セラミック電子部品の製造方法、およびカバーシートを提供する。【解決手段】セラミック電子部品の製造方法は、チタン酸バリウムを主成分セラミックとする誘電体グリーンシートと金属導電ペーストのパターンとが交互に積層された積層部分と、チタン酸バリウムを主成分セラミックとしてガラスを含み前記積層部分の積層方向の上面および下面に配置されたカバーシートと、を含むセラミック積層体を準備する準備工程と、前記セラミック積層体を焼成する焼成工程と、を含み、前記カバーシートにおいて、前記チタン酸バリウムに対して前記ガラスの添加量は０．１ｗｔ％以上１０ｗｔ％以下であり、前記ガラスのガラス軟化点（Ｔｓ）は９００℃以下であって、前記ガラスの前記ガラス軟化点（Ｔｓ）とガラス転移点（Ｔｇ）との差分（Ｔｓ−Ｔｇ）は３００℃以下であることを特徴とする。【選択図】図１

Description

本発明は、セラミック電子部品の製造方法、およびカバーシートに関する。

積層セラミックコンデンサなどのセラミック電子部品では、内部電極層と誘電体層とが交互に積層された容量領域と、容量領域を上下から覆うカバー層などを備えている（例えば、特許文献１参照）。このようなセラミック電子部品では、小型大容量化が求められている。そこで、誘電体層および内部電極層を薄層化して積層数を増やすことが求められている。

特開２００４−３５６３０５号公報

しかしながら、内部電極層の積層数が増えると、容量領域とカバー層との間の焼結完了温度差に起因して収縮特性のズレが大きくなり、カバー層に焼結過程でクラックが生じるおそれがある。

本発明は、上記課題に鑑みなされたものであり、カバー層におけるクラックを抑制することができる、セラミック電子部品の製造方法、およびカバーシートを提供することを目的とする。

本発明に係るセラミック電子部品の製造方法は、チタン酸バリウムを主成分セラミックとする誘電体グリーンシートと金属導電ペーストのパターンとが交互に積層された積層部分と、チタン酸バリウムを主成分セラミックとしてガラスを含み前記積層部分の積層方向の上面および下面に配置されたカバーシートと、を含むセラミック積層体を準備する準備工程と、前記セラミック積層体を焼成する焼成工程と、を含み、前記カバーシートにおいて、前記チタン酸バリウムに対して前記ガラスの添加量は０．１ｗｔ％以上１０ｗｔ％以下であり、前記ガラスのガラス軟化点（Ｔｓ）は９００℃以下であって、前記ガラスの前記ガラス軟化点（Ｔｓ）とガラス転移点（Ｔｇ）との差分（Ｔｓ−Ｔｇ）は３００℃以下であることを特徴とする。

上記セラミック電子部品の製造方法において、前記焼成工程によって前記セラミック積層体において、前記金属導電ペーストから得られる内部電極層の積層数は、１３００層／ｍｍ以上としてもよい。

上記セラミック電子部品の製造方法において、前記焼成工程によって前記カバーシートから得られるカバー層の厚みは、１０μｍ以上、３０μｍ以下としてもよい。

上記セラミック電子部品の製造方法において、前記金属導電ペーストは、ニッケルを主成分金属としてもよい。

本発明に係るカバーシートは、主成分セラミックとしてのチタン酸バリウムと、ガラスと、を備え、前記チタン酸バリウムに対して前記ガラスの添加量は０．１ｗｔ％以上１０ｗｔ％以下であり、前記ガラスのガラス軟化点（Ｔｓ）は９００℃以下であって、前記ガラスの前記ガラス軟化点（Ｔｓ）とガラス転移点（Ｔｇ）との差分（Ｔｓ−Ｔｇ）は３００℃以下であることを特徴とする。

本発明によれば、カバー層におけるクラックを抑制することができる、セラミック電子部品の製造方法、およびカバーシートを提供することができる。

積層セラミックコンデンサの部分断面斜視図である。図１のＡ−Ａ線断面図である。図１のＢ−Ｂ線断面図である。積層セラミックコンデンサの製造方法のフローを例示する図である。（ａ）はシート部材を例示する図であり、（ｂ）はセラミック積層体を例示する図である。焼結過程の破壊強度を示す図である。

以下、図面を参照しつつ、実施形態について説明する。

（実施形態）
図１は、実施形態に係る積層セラミックコンデンサ１００の部分断面斜視図である。図２は、図１のＡ−Ａ線断面図である。図３は、図１のＢ−Ｂ線断面図である。図１〜図３で例示するように、積層セラミックコンデンサ１００は、直方体形状を有する積層チップ１０と、積層チップ１０のいずれかの対向する２端面に設けられた外部電極２０ａ，２０ｂとを備える。なお、積層チップ１０の当該２端面以外の４面のうち、積層方向の上面および下面以外の２面を側面と称する。外部電極２０ａ，２０ｂは、積層チップ１０の積層方向の上面、下面および２側面に延在している。ただし、外部電極２０ａ，２０ｂは、互いに離間している。

積層チップ１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、金属材料を含む内部電極層１２とが、交互に積層された構成を有する。各内部電極層１２の端縁は、積層チップ１０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面とに、交互に露出している。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。その結果、積層セラミックコンデンサ１００は、複数の誘電体層１１が内部電極層１２を介して積層された構成を有する。また、誘電体層１１と内部電極層１２との積層体において、積層方向の最外層には内部電極層１２が配置され、当該積層体の上面および下面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３の材料は、誘電体層１１とセラミック材料の主成分が同じである。

積層セラミックコンデンサ１００のサイズは、例えば、長さ０．２５ｍｍ、幅０．１２５ｍｍ、高さ０．１２５ｍｍであり、または長さ０．４ｍｍ、幅０．２ｍｍ、高さ０．２ｍｍ、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。

内部電極層１２は、Ｎｉ（ニッケル），Ｃｕ（銅），Ｓｎ（スズ）等の卑金属を主成分とする。内部電極層１２として、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ａｇ（銀）、Ａｕ（金）などの貴金属やこれらを含む合金を用いてもよい。誘電体層１１は、例えば、一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ_３−αを含む。本実施形態では、当該セラミック材料として、ＢａＴｉＯ_３（チタン酸バリウム）を用いる。

図２で例示するように、外部電極２０ａに接続された内部電極層１２と外部電極２０ｂに接続された内部電極層１２とが対向する領域は、積層セラミックコンデンサ１００において電気容量を生じる領域である。そこで、当該領域を、容量領域１４と称する。すなわち、容量領域１４は、異なる外部電極に接続された２つの隣接する内部電極層１２が対向する領域である。

外部電極２０ａに接続された内部電極層１２同士が、外部電極２０ｂに接続された内部電極層１２を介さずに対向する領域を、エンドマージン１５と称する。また、外部電極２０ｂに接続された内部電極層１２同士が、外部電極２０ａに接続された内部電極層１２を介さずに対向する領域も、エンドマージン１５である。すなわち、エンドマージン１５は、同じ外部電極に接続された内部電極層１２が異なる外部電極に接続された内部電極層１２を介さずに対向する領域である。エンドマージン１５は、容量を生じない領域である。

図３で例示するように、積層チップ１０において、積層チップ１０の２側面から内部電極層１２に至るまでの領域をサイドマージン１６と称する。すなわち、サイドマージン１６は、上記積層構造において積層された複数の内部電極層１２が２側面側に延びた端部を覆うように設けられた領域である。

積層セラミックコンデンサ１００では、小型大容量化が求められている。そこで、誘電体層１１および内部電極層１２を薄層化して積層数を増大することが考えられる。例えば、高さ０．５ｍｍの１００５形状では、内部電極層１２の積層数が５５０層（１１００層／ｍｍ）程度で、２２μＦの容量を実現している。高さ０．３ｍｍの０６０３形状では、内部電極層１２の積層数が３５０層（１１７０層／ｍｍ）程度で、４．７μＦの容量を実現している。高さ０．２ｍｍの０４０２形状では、内部電極層１２の積層数が１７０層（８５０層／ｍｍ）程度で、０．４７μＦの容量を実現している。各カバー層１３は、１０μｍ〜３０μｍ程度の厚みを有している。なお、単位厚み（ｍｍ）あたりの積層数は、積層チップ１０の全体（容量領域１４とカバー層１３を含む）の単位厚みあたりの積層数を表している。

このように、内部電極層１２の積層数が増えると、容量領域１４とカバー層１３との間の焼結完了温度差に起因して収縮特性のズレが大きくなり、カバー層１３に焼結過程でクラックが生じるおそれがある。特に、内部電極層１２の単位厚みあたりの積層数が１３００層／ｍｍを超える場合には、収縮特性のズレの影響が特に大きくなる。

そこで、本実施形態においては、カバー層１３のクラックを抑制することができる、積層セラミックコンデンサ１００の製造方法について説明する。図４は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。

（原料粉末作製工程）
誘電体層１１に含まれるＡサイト元素およびＢサイト元素は、通常はＡＢＯ_３の粒子の焼結体の形で誘電体層１１に含まれる。例えば、ＢａＴｉＯ_３は、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このＢａＴｉＯ_３は、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層１１を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル−ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。

得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、Ｔａ（タンタル）、Ｗ（タングステン）、Ｍｇ（マグネシウム）、Ｍｎ（マンガン）、Ｖ（バナジウム）、Ｃｒ（クロム）、希土類元素(Ｙ（イットリウム）、Ｓｍ（サマリウム）、Ｅｕ（ユウロピウム）、Ｇｄ（ガドリニウム）、Ｔｂ（テルビウム）、Ｄｙ（ジスプロシウム）、Ｈｏ（ホルミウム）、Ｅｒ(エルビウム)、Ｔｍ（ツリウム）およびＹｂ（イッテルビウム）)の酸化物、並びに、Ｃｏ（コバルト）、Ｎｉ、Ｌｉ（リチウム）、Ｂ（ホウ素）、Ｎａ（ナトリウム）、Ｋ（カリウム）およびＳｉ（シリコン）の酸化物もしくはガラスが挙げられる。

例えば、セラミック粉末の平均粒径は、誘電体層１１の薄層化の観点から、好ましくは５０〜３００ｎｍである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。以上により、誘電体材料が得られる。

次に、カバー層１３を形成するためのカバー材料を用意する。カバー材料の主成分セラミックとして、上記誘電体材料と同様のものを用いることができる。次に、カバー材料の主成分セラミックに、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｏ、Ｎｂ、Ｔａ、Ｗ、Ｍｇ、Ｍｎ、Ｖ、Ｃｒ、希土類元素(Ｙ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、ＴｍおよびＹｂ)の酸化物、並びに、Ｃｏ、Ｎｉ、Ｌｉ、Ｂ、Ｎａ、ＫおよびＳｉの酸化物もしくはガラスが挙げられる。

本実施形態においては、焼成工程においてカバー層１３に柔軟性を持たせるために、カバー材料の主成分セラミックにガラスを添加する。ガラスの添加量が少なすぎると、焼成工程においてカバー層１３に十分に柔軟性を持たせることができないおそれがある。そこで、本実施形態においては、主成分セラミックに対するガラスの添加量を０．１ｗｔ％以上とする。主成分セラミックに対するガラスの添加量は、０．５ｗｔ％以上であることが好ましい。一方で、ガラスの添加量が多すぎると、容量領域１４にガラスが含浸することにより、誘電体層１１の異常粒成長や内部電極層１２の球状化が著しくなり、内部電極層１２の連続率低下（容量悪化）や絶縁不良などの信頼性低下が生じるおそれがある。すなわち、容量領域１４の電気特性が悪化するおそれがある。そこで、本実施形態においては、カバー材料の主成分セラミックに対するガラスの添加量を１０ｗｔ％以下とする。主成分セラミックに対するガラスの添加量は、５．０ｗｔ％以下であることが好ましい。なお、ここでの「ｗｔ％」は、主成分セラミックとガラスの合計の重量に対するガラスの重量のことを表す。したがって、ガラスの添加量が１０ｗｔ％であれば、主成分セラミックは９０ｗｔ％である。

また、焼成工程でカバー層１３に生じるクラックは、カバー層１３と容量領域１４との間の収縮差異が生じる温度域で生じる傾向にある。そこで、カバー層１３と容量領域１４との間の収縮差異が生じる温度以下で軟化するガラスが添加されることが望まれる。加えて、焼成工程において、カバー層１３の焼結完了温度が容量領域１４の焼結完了温度よりも高くなる傾向にあるため、カバー層１３の焼結完了温度を低くすることが望まれる。そこで、本実施形態においては、ガラス軟化点（Ｔｓ）が９００℃以下のガラスを用いる。ガラス軟化点（Ｔｓ）は、８００℃以下であることが好ましく、６００℃以下であることがより好ましい。

また、焼成工程において、カバー層１３の柔軟性を十分に確保するため、本実施形態においては、ガラス軟化点（Ｔｓ）とガラス転移点（Ｔｇ）との差分（Ｔｓ−Ｔｇ）に着目する。なお、差分（Ｔｓ−Ｔｇ）は、熱に対する粘度挙動の指標でもある。この差分（Ｔｓ−Ｔｇ）が小さいほど、焼成工程でガラスがカバー材料の主成分セラミックの空隙に含浸しやすくなり、カバー層１３の柔軟性を担保できる。そこで、本実施形態においては、差分（Ｔｓ−Ｔｇ）を３００℃以下とする。差分（Ｔｓ−Ｔｇ）は、２００℃以下であることが好ましい。

例えば、ガラス軟化点（Ｔｓ）を低下させるガラス成分として、Ｌｉ_２Ｏ（酸化リチウム）、Ｎａ_２Ｏ（酸化ナトリウム）、Ｋ_２Ｏ（酸化カリウム）、ＭｇＯ（酸化マグネシウム）、ＣａＯ（酸化カルシウム）、ＳｒＯ（酸化ストロンチウム）、ＢａＯ（酸化バリウム）、ＺｎＯ（酸化亜鉛）、ＳｎＯ（酸化スズ）、Ｂ_２Ｏ_３（酸化ホウ素）、Ｐ_２Ｏ_５（五酸化二リン）などが挙げられる。ガラス軟化点（Ｔｓ）を上昇させるガラス成分として、Ａｌ_２Ｏ_３（酸化アルミニウム）、ＣｅＯ_２（酸化セリウム）、ＣｕＯ（酸化銅）、Ｆｅ_２Ｏ_３（酸化鉄）、Ａｇ_２Ｏ（酸化銀）、ＷＯ_３（酸化タングステン）、ＭｏＯ_３（酸化モリブデン）、Ｎｂ_２Ｏ_３（酸化ニオブ）、Ｔａ_２Ｏ_５（酸化タンタル）、Ｇａ_２Ｏ_３（酸化ガリウム）、Ｓｂ_２Ｏ_３（酸化アンチモン）、Ｃｓ_２Ｏ（酸化セシウム）などが挙げられる。ガラス転移点（Ｔｇ）を低下させるガラス成分として、Ｌｉ_２ＣＯ_３（炭酸リチウム）、Ｂｉ_２Ｏ_３（酸化ビスマス）、ＺｎＯ、Ｂ_２Ｏ_３などが挙げられる。これらの成分の組み合わせや組成比を調整することで、ガラス軟化点（Ｔｓ）およびガラス転移点（Ｔｇ）を調整し、ガラス軟化点（Ｔｓ）が９００℃以下で差分（Ｔｓ−Ｔｇ）が３００℃以下となるガラスを得ることができる。

（積層工程）
次に、得られた誘電体材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み０．８μｍ以下の帯状の誘電体グリーンシート４１を塗工して乾燥させる。

次に、図５（ａ）で例示するように、誘電体グリーンシート４１の表面に、有機バインダを含む内部電極形成用の金属導電ペースト４２をスクリーン印刷、グラビア印刷等により印刷する。それにより、シート部材４３を得る。金属導電ペーストに含まれる金属材料には、例えば、平均粒径が１５０ｎｍ以下のものを用いる。また、粒径の標準偏差は、１５以下とする。これにより、シャープな粒度分布が得られる。平均粒径は、１００ｎｍ以下であることが好ましく、７０ｎｍ以下であることがより好ましい。粒径の標準偏差は、１５以下であることが好ましく、１２以下であることがより好ましい。また、累積粒度分布の傾きは、８以上であることが好ましい。なお、累積粒度分布の傾きは、累積粒度分布を対数プロットしＤ２０とＤ８０間の傾き（＝１／（ｌｏｇＤ８０−ｌｏｇＤ２０）と定義することができる。

また、金属導電ペースト４２には、共材としてセラミック粒子を添加しておく。セラミック粒子の主成分セラミックは、特に限定するものではないが、誘電体層１１の主成分セラミックと同じであることが好ましい。例えば、共材として、チタン酸バリウムを均一に分散させてもよい。共材には、例えば平均粒径が１０ｎｍ以下のものを用いる。また、粒径の標準偏差は、５以下とする。これにより、シャープな粒度分布が得られる。平均粒径は、１５ｎｍ以下であることが好ましく、１０ｎｍ以下であることがより好ましい。粒径の標準偏差は、５以下であることが好ましく、３以下であることがより好ましい。また、累積粒度分布の傾きは、７以上であることが好ましい。なお、累積粒度分布の傾きは、累積粒度分布を対数プロットしＤ２０とＤ８０間の傾き（＝１／（ｌｏｇＤ８０−ｌｏｇＤ２０）と定義することができる。

その後、図５（ｂ）で例示するように、シート部材４３から基材を剥離した状態で、金属導電ペースト４２が互い違いになるように、かつ金属導電ペースト４２が誘電体グリーンシート４１の長さ方向両端面に端縁が交互に露出するように、所定層数（例えば１００〜５００層）だけシート部材４３を積層する。それにより、積層部分が得られる。

次に、原料粉末作製工程で得られたカバー材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上にカバーシート４４を塗工して乾燥させる。上記積層部分の上下にカバーシート４４を所定数（例えば２〜１０層）だけ積層して熱圧着させ、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットし、その後に外部電極２０ａ，２０ｂとなる金属導電ペーストを、カットした積層体の両側面にディップ法等で塗布して乾燥させる。これにより、セラミック積層体が得られる。なお、所定数のカバーシート４４を積層して圧着してから、積層された誘電体グリーンシート４１の上下に貼り付けてもよい。セラミック積層体において、シート部材４３の積層数は、例えば１３００層／ｍｍ以上である。また、セラミック積層体において、各カバー層１３に対応する部分の厚みは、例えば１０μｍ以上、３０μｍ以下である。

なお、一枚の誘電体グリーンシート４１上の複数箇所に、内部電極層１２に対応する金属導電ペースト４２を印刷してもよい。この場合、得られるシート部材４３を積層し、カバーシート４４を圧着した後に所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）ずつにカットし、カットされた積層体のそれぞれの両端面に、外部電極２０ａ，２０ｂの下地層となる金属導電ペーストをディップ法等で塗布して乾燥させてもよい。

（焼成工程）
このようにして得られた成型体を、２５０〜５００℃のＮ_２雰囲気中で脱バインダ処理した後に、酸素分圧１０^−５〜１０^−８ａｔｍの還元雰囲気中で１１００〜１３００℃で１０分〜２時間焼成する。このようにして、積層セラミックコンデンサ１００が得られる。なお、焼成工程において昇温速度を大きくすることで、共材が金属導電ペースト４２から吐き出される前に主成分金属が焼結するため、共材が内部電極層１２に残存しやすくなる。そこで、焼成工程において室温から最高温度までの平均昇温速度は、３０℃／分以上とすることが好ましく、４５℃／分以上とすることがより好ましい。なお、平均昇温速度が大きすぎると、成型体に残留する有機成分（脱バインダ処理だけで取り切れなかったもの）の排出が十分に行われず、焼成工程中にクラックが発生するなどの不具合が生じるおそれがある。そこで、平均昇温速度を、８０℃／分以下とすることが好ましく、６５℃／分以下とすることがより好ましい。

（再酸化処理工程）
その後、Ｎ_２ガス雰囲気中で６００℃〜１０００℃で再酸化処理を行ってもよい。
（めっき処理工程）
その後、めっき処理により、外部電極２０ａ，２０ｂの下地層に、Ｃｕ，Ｎｉ，Ｓｎ等の金属コーティングを行う。

本実施形態に係る積層セラミックコンデンサの製造方法によれば、カバー材料において、主成分セラミックに対するガラスの添加量を０．１ｗｔ％以上１０ｗｔ％以下とすることで、容量領域１４の電気特性の悪化を抑制しつつ、焼成工程においてカバー層１３に柔軟性を持たせることができる。また、ガラス軟化点（Ｔｓ）が９００℃以下のガラスをカバー材料に添加することで、カバー層１３の焼結完了温度を低くすることができる。さらに、ガラス軟化点（Ｔｓ）とガラス転移点（Ｔｇ）との差分（Ｔｓ−Ｔｇ）が３００℃以下となるガラスをカバー材料に添加することで、焼成工程においてガラスがカバー材の主成分セラミックの空隙に含浸しやすくなり、カバー層１３の柔軟性が担保できる。以上のことから、焼成工程におけるカバー層１３のクラックの発生を抑制することができる。したがって、積層セラミックコンデンサ１００の小型化および低背化されても、実装時の衝撃による割れが生じないような高い抗折強度を実現することができる。

上記各実施形態においては、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の電子部品を用いてもよい。

（実施例１〜１０、比較例１〜３）
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。

（誘電体材料の作製）
チタン酸バリウム粉末を、誘電体材料の主成分セラミック粉末として用意した。
チタン酸バリウム粉末に必要な添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。

（カバー材料の作製）
チタン酸バリウム粉末を、カバー材料の主成分セラミック粉末として用意した。実施例１では、チタン酸バリウム粉末に、ガラス軟化点（Ｔｓ）が６００℃で、差分（Ｔｓ−Ｔｇ）が１００℃のガラスを１０．０ｗｔ％添加した。その他、必要な添加物をチタン酸バリウム粉末に添加し、ボールミルで十分に湿式混合粉砕してカバー材料を得た。

実施例２では、ガラス軟化点（Ｔｓ）が６００℃で、差分（Ｔｓ−Ｔｇ）が１００℃のガラスを５．０ｗｔ％添加した。実施例３では、ガラス軟化点（Ｔｓ）が６００℃で、差分（Ｔｓ−Ｔｇ）が１００℃のガラスを１．０ｗｔ％添加した。実施例４では、ガラス軟化点（Ｔｓ）が６００℃で、差分（Ｔｓ−Ｔｇ）が１００℃のガラスを０．１ｗｔ％添加した。実施例５では、ガラス軟化点（Ｔｓ）が６００℃で、差分（Ｔｓ−Ｔｇ）が２００℃のガラスを１０．０ｗｔ％添加した。実施例６では、ガラス軟化点（Ｔｓ）が７００℃で、差分（Ｔｓ−Ｔｇ）が２００℃のガラスを１０．０ｗｔ％添加した。実施例７では、ガラス軟化点（Ｔｓ）が８００℃で、差分（Ｔｓ−Ｔｇ）が２００℃のガラスを１０．０ｗｔ％添加した。実施例８では、ガラス軟化点（Ｔｓ）が９００℃で、差分（Ｔｓ−Ｔｇ）が２００℃のガラスを１０．０ｗｔ％添加した。実施例９では、ガラス軟化点（Ｔｓ）が９００℃で、差分（Ｔｓ−Ｔｇ）が３００℃のガラスを１０．０ｗｔ％添加した。比較例１では、ガラスを添加しなかった。比較例２では、ガラス軟化点（Ｔｓ）が９００℃で、差分（Ｔｓ−Ｔｇ）が３５０℃のガラスを１０．０ｗｔ％添加した。比較例３では、ガラス軟化点（Ｔｓ）が６００℃で、差分（Ｔｓ−Ｔｇ）が１００℃のガラスを２０．０ｗｔ％添加した。

（積層セラミックコンデンサの作製）
誘電体材料に有機バインダとしてブチラール系、溶剤としてトルエン、エチルアルコールを加えてドクターブレード法にて誘電体グリーンシート４１を作製した。得られた誘電体グリーンシート４１に内部電極層形成上の金属導電ペースト４２を印刷した。誘電体グリーンシート４１上に金属導電ペースト４２が印刷されたシート部材４３を３９０枚重ねた。

カバー材料に有機バインダとしてブチラール系、溶剤としてトルエン、エチルアルコールを加えてドクターブレード法にてカバーシート４４を作製した。シート部材４３の積層体の上下に、カバーシート４４を積層して熱圧着した。カバーシート４４の厚みは、１５μｍとした。その後、所定の形状に切断し、Ｎ_２雰囲気で脱バインダ処理した。得られた積層体にＮｉ外部電極をディップ法で形成し、還元雰囲気下（Ｏ_２分圧：１０^−５〜１０^−８ａｔｍ)、１２５０℃で焼成して焼結体を得た。形状寸法は、長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであった。焼結体をＮ_２雰囲気下８００℃の条件で再酸化処理を行った後、めっき処理して外部電極端子の表面にＣｕ，Ｎｉ，Ｓｎの金属コーティングを行い、積層セラミックコンデンサ１００を得た。室温から最高温度までの平均昇温速度は、３０℃／分以上８０℃／分とした。なお、焼成後において、誘電体層１１の厚みは、０．３５μｍであった。内部電極層１２の厚みは、０．３５μｍであった。カバー層１３の厚みは、１５μｍであった。単位厚みあたりの内部電極層１２の積層数は、１３００層／ｍｍであった。これらの条件を表１に示す。

（分析）
実施例１〜９および比較例１〜３の積層セラミックコンデンサについて、容量領域１４の電気特性悪化の有無を調べた。具体的には、内部電極層１２の連続率悪化（容量低下）、絶縁不良等の信頼性低下の有無を調べた。設計容量に対して５％以上低下したら不合格「×」と判定した。ショートが発生した場合も不合格「×」と判定した。設計容量に対して５％以上低下せず、かつショートが発生しなかった場合には合格「〇」と判定した。

次に、実施例１〜９および比較例１〜３の積層セラミックコンデンサについて、カバー層１３におけるクラックの発生を調べた。カバー層１３にクラックが発生していなければクラック抑制が合格「〇」と判定し、カバー層１３にクラックが発生していればクラック抑制が不合格「×」と判定した。クラック発生の有無は、光学顕微鏡で１００倍の倍率で確認した。

次に、実施例１〜９および比較例１〜３の積層セラミックコンデンサについて、焼結過程における破壊強度を調べた。具体的には、観察炉内で荷重をかけ、破壊した時の荷重を確認することによって破壊強度を調べた。８００℃での破壊荷重が２倍以上となっていれば合格「〇」と判定し、２倍未満の場合に「不合格」と判定した。

比較例１では、カバー層１３にクラックが発生した。これは、カバー材料にガラスを添加しなかったことで、焼成工程においてカバー層１３に柔軟性を持たせなかったからであると考えられる。また、比較例１では、破壊強度が不合格と判定された。これは、カバー層１３にクラックが発生したことで強度が低下したからであると考えられる。

比較例２でも、カバー層１３にクラックが発生した。これは、差分（Ｔｓ−Ｔｇ）が３００℃を上回ったことでカバー層１３の柔軟性が十分でなかったからであると考えられる。また、比較例２では、破壊強度が不合格と判定された。これは、カバー層１３にクラックが発生したことで強度が低下したからであると考えられる。

比較例３では、電気特性が悪化したと判定された。これは、カバー材料へのガラスの添加量が１０ｗｔ％を上回ったことで、容量領域１４にガラスが含浸されて、誘電体層１１の異常粒成長や内部電極層１２の連続率悪化などが生じたからであると考えられる。

これらに対して、実施例１〜実施例９では、電気特性が悪化せず、カバー層１３にクラックが発生せず、十分な破壊強度が得られた。これは、ガラス軟化点（Ｔｓ）が９００℃以下であって、ガラス軟化点（Ｔｓ）とガラス転移点（Ｔｇ）との差分（Ｔｓ−Ｔｇ）が３００℃以下となるガラスの添加量を主成分セラミックに対して０．１ｗｔ％以上１０ｗｔ％以下としたからであると考えられる。なお、図６は、焼結過程の破壊強度を示す図である。図６の実線は、比較例１の結果を表している。図６の丸印は、実施例１の結果を表している。図６に示すように、比較例１に対して、実施例１では、焼結過程において破壊強度が最も低くなる８００℃付近の破壊強度が大きくなった。

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０積層チップ
１１誘電体層
１２内部電極層
１３カバー層
１４容量領域
１５エンドマージン
１６サイドマージン
２０ａ，２０ｂ外部電極
１００積層セラミックコンデンサ

Claims

チタン酸バリウムを主成分セラミックとする誘電体グリーンシートと金属導電ペーストのパターンとが交互に積層された積層部分と、チタン酸バリウムを主成分セラミックとしてガラスを含み前記積層部分の積層方向の上面および下面に配置されたカバーシートと、を含むセラミック積層体を準備する準備工程と、
前記セラミック積層体を焼成する焼成工程と、を含み、
前記カバーシートにおいて、前記チタン酸バリウムに対して前記ガラスの添加量は０．１ｗｔ％以上１０ｗｔ％以下であり、前記ガラスのガラス軟化点（Ｔｓ）は９００℃以下であって、前記ガラスの前記ガラス軟化点（Ｔｓ）とガラス転移点（Ｔｇ）との差分（Ｔｓ−Ｔｇ）は３００℃以下であることを特徴とするセラミック電子部品の製造方法。
前記焼成工程によって前記セラミック積層体において、前記金属導電ペーストから得られる内部電極層の積層数は、１３００層／ｍｍ以上であることを特徴とする請求項１記載のセラミック電子部品の製造方法。
前記焼成工程によって前記カバーシートから得られるカバー層の厚みは、１０μｍ以上、３０μｍ以下であることを特徴とする請求項１または２に記載のセラミック電子部品の製造方法。
前記金属導電ペーストは、ニッケルを主成分金属とすることを特徴とする請求項１〜３のいずれか一項に記載のセラミック電子部品の製造方法。
主成分セラミックとしてのチタン酸バリウムと、
ガラスと、を備え、
前記チタン酸バリウムに対して前記ガラスの添加量は０．１ｗｔ％以上１０ｗｔ％以下であり、前記ガラスのガラス軟化点（Ｔｓ）は９００℃以下であって、前記ガラスの前記ガラス軟化点（Ｔｓ）とガラス転移点（Ｔｇ）との差分（Ｔｓ−Ｔｇ）は３００℃以下であることを特徴とするカバーシート。