JP2021082686A - セラミック電子部品およびその製造方法 - Google Patents

セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
JP2021082686A
JP2021082686A JP2019208174A JP2019208174A JP2021082686A JP 2021082686 A JP2021082686 A JP 2021082686A JP 2019208174 A JP2019208174 A JP 2019208174A JP 2019208174 A JP2019208174 A JP 2019208174A JP 2021082686 A JP2021082686 A JP 2021082686A
Authority
JP
Japan
Prior art keywords
internal electrode
electrode layer
laminated
layer
laminated chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019208174A
Other languages
English (en)
Inventor
智彰 中村
Tomoaki Nakamura
智彰 中村
幹夫 田原
Mikio Tawara
幹夫 田原
貞紀 下田
Sadanori Shimoda
貞紀 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019208174A priority Critical patent/JP2021082686A/ja
Priority to US17/038,805 priority patent/US11581140B2/en
Priority to KR1020200147316A priority patent/KR20210060319A/ko
Priority to CN202011286394.3A priority patent/CN112820543A/zh
Publication of JP2021082686A publication Critical patent/JP2021082686A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805Capacitors only

Abstract

【課題】クラックの発生を抑制するとともに、内部電極層と外部電極とのコンタクト性を向上させることができる積層セラミックコンデンサおよびその製造方法を提供する。【解決手段】積層セラミックコンデンサ100は、セラミックを主成分とする誘電体層11と、Niを主成分とする内部電極層12と、が交互に積層され、積層された複数の内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、対向する2端面から積層チップの少なくともいずれかの側面にかけて形成された1対の外部電極20a、20bと、を備える。内部電極層と外部電極の接続部近傍において、内部電極層の周囲に、ZnとNiとを含む酸化物が存在する。【選択図】図2

Description

本発明は、セラミック電子部品およびその製造方法に関する。
積層セラミックコンデンサの小型化、大容量化を実現するために、内部電極層及び誘電体層を薄くし積層数を増加させること、並びに、上部カバー層及び下部カバー層を薄くすることが進められている。
内部電極層及び誘電体層の積層数を増加させ、カバー層の厚みを薄くしていくと、外部電極を焼付けたときに、カバー層と、サイドマージンと、エンドマージンとが重なる部分にクラックが生じる場合がある。なお、サイドマージンとは、積層チップの2側面から内部電極層に至るまでの領域であり、エンドマージンとは、同一の外部電極に接続された内部電極層同士が他の外部電極に接続された内部電極層を介さずに対向する領域である。
このようなクラックの発生を抑制するために、内部電極層において外部電極の金属成分が拡散している領域の長さ(拡散長さ)を制御することが行われている(例えば、特許文献1)。
特開2011−135079号公報
外部電極の焼付け温度を下げると、外部電極の金属成分の拡散長さを抑制することができる。しかしながら、焼付け温度を下げると、内部電極層及び外部電極の反応が十分進行せず、さらに、積層数を増加させることに伴う内部電極層の薄層化(0.5μm以下)と相まって、内部電極層と外部電極とのコンタクト性が悪化する場合がある。
本発明は、上記課題に鑑みなされたものであり、クラックの発生を抑制するとともに、内部電極層と外部電極とのコンタクト性を向上させることができるセラミック電子部品およびその製造方法を提供することを目的とする。
本発明に係るセラミック電子部品は、セラミックを主成分とする誘電体層と、Niを主成分とする内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、前記対向する2端面から前記積層チップの少なくともいずれかの側面にかけて形成された1対の外部電極と、を備え、前記内部電極層と前記外部電極の接続部近傍において、前記内部電極層の周囲に、ZnとNiとを含む酸化物が存在する、ことを特徴とする。
上記セラミック電子部品において、前記外部電極は、下地導体層と、めっき層と、を備え、前記内部電極層において、前記下地導体層の主成分が拡散した領域の前記2端面の対向方向における長さは5μm以下であってもよい。
上記セラミック電子部品において、前記内部電極層の平均厚みは、0.5μm以下であってもよい。
本発明に係るセラミック電子部品の製造方法は、セラミック誘電体層グリーンシートと、Niを主成分とする内部電極層形成用導電ペーストと、を交互に積層し、積層された複数の内部電極層形成用導電ペーストを交互に対向する2端面に露出させることによって、略直方体形状のセラミック積層体を形成し、前記セラミック積層体を焼成することで積層チップを形成し、前記積層チップを熱処理し、前記熱処理後の前記積層チップの前記2端面に接するように、金属粉末と、20〜30重量%のZnOを含むガラス成分と、を含有する導電ペーストを配置し、前記導電ペーストを焼付けることによって、内部電極層と外部電極との接続部近傍において、前記内部電極層の周囲に、ZnとNiとを含む酸化物を形成する、ことを特徴とする。
本発明に係るセラミック電子部品の製造方法は、セラミック誘電体層グリーンシートと、Niを主成分とする内部電極層形成用導電ペーストと、を交互に積層し、積層された複数の内部電極層形成用導電ペーストを交互に対向する2端面に露出させることによって、略直方体形状のセラミック積層体を形成し、前記セラミック積層体を焼成することで積層チップを形成し、前記積層チップの前記2端面に接するように、金属粉末と、20〜30重量%のZnOを含むガラス成分と、を含有する導電ペーストを配置し、前記導電ペーストを、昇温域における酸素濃度を10ppm以上として焼付けることによって、内部電極層と外部電極との接続部近傍において、前記内部電極層の周囲に、ZnとNiとを含む酸化物を形成する、ことを特徴とする。
本発明に係るセラミック電子部品の製造方法は、セラミック誘電体層グリーンシートと、Niを主成分とする内部電極層形成用導電ペーストと、を交互に積層し、積層された複数の内部電極層形成用導電ペーストを交互に対向する2端面に露出させることによって、略直方体形状のセラミック積層体を形成し、前記セラミック積層体を焼成することで積層チップを形成し、前記積層チップの前記2端面に、20〜30重量%のZnOを含むガラスペーストを塗布し、前記ガラスペーストを焼付けることによって、内部電極層と外部電極との接続部近傍において、前記内部電極層の周囲に、ZnとNiとを含む酸化物を形成し、前記積層チップの前記2端面に接するように、金属粉末と、ガラス成分と、を含有する導電ペーストを配置し、前記導電ペーストを焼付ける、ことを特徴とする。
本発明によれば、クラックの発生を抑制するとともに、内部電極層と外部電極とのコンタクト性を向上させることができる。
図1は、実施形態に係る積層セラミックコンデンサの部分断面斜視図である。 図2(A)は、図1のA−A線の部分断面図であり、図2(B)は、図1のB−B線の部分断面図であり、図2(C)は、図2(A)において点線で囲まれた部分の拡大図である。 図3は、図1のA−A線の部分断面図である。 図4(A)及び図4(B)は、クラックの発生について説明するための図である。 図5は、積層セラミックコンデンサの製造方法のフローを例示する図である。 図6(A)は、焼付け温度とCuの拡散長さとの関係を示す図であり、図6(B)は、Cuの拡散長さとクラックの発生率との関係を示す図である。 図7は、変形例1に係る積層セラミックコンデンサの製造方法のフローを例示する図である。 図8は、変形例2に係る積層セラミックコンデンサの製造方法のフローを例示する図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
まず、積層セラミックコンデンサについて説明する。図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図1で例示するように、積層セラミックコンデンサ100は、直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面を側面と称する。外部電極20a,20bは、4つの側面に延在している。ただし、外部電極20a,20bは、4つの側面において互いに離間している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。また、積層チップ10において、4つの側面のうち、誘電体層11と内部電極層12との積層方向(以下、積層方向と称する。)の上面と下面とに対応する2側面は、カバー層13によって形成されている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の主成分材料は、誘電体層11の主成分材料と同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.25mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3−αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),ペロブスカイト構造を形成するBa1-x−yCaSrTi1−zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。誘電体層11の平均厚みは、例えば、1μm以下である。
内部電極層12は、Ni(ニッケル)を主成分とする。内部電極層12の平均厚みは、例えば、1μm以下である。
図2(A)は、図1のA−A線の部分断面図であり、図2(B)は、図1のB−B線の部分断面図であり、図2(C)は、図2(A)において点線で囲まれた部分の拡大図である。図2(A)に示すように、同一の外部電極に接続された内部電極層12同士が、他の外部電極に接続された内部電極層12を介さずに対向する領域の少なくとも一部において、内部電極層12の上面及び下面近傍に、ZnとNiとを含む酸化物40が存在する。また、図2(B)に示すように、同一の外部電極に接続された内部電極層12同士が、他の外部電極に接続された内部電極層12を介さずに対向する領域の少なくとも一部において、内部電極層12の側面近傍に、酸化物40が存在する。すなわち、外部電極20a,20bと内部電極層12との接続部近傍において、内部電極層12の周囲に、Zn(亜鉛)とNiとを含む酸化物40が存在する。酸化物40が存在することにより、内部電極層12と誘電体層11との密着性が向上し、水分等の滲入を抑制することができるので、積層セラミックコンデンサ100の耐湿信頼性を向上させることができる。なお、外部電極20a,20bと内部電極層12との接続部近傍において内部電極層12の周囲にZn及びNiが存在することは、EDX(Energy dispersive X-ray spectrometry:エネルギー分散型X線分析)の元素マッピングによって確認することができる。また、Zn及びNiが酸化物であることは、SEM(Scanning Electron Microscope)又は金属顕微鏡によって確認することができる。
また、内部電極層12には、外部電極20a,20bとの接続部から内部電極層12側に向かって、外部電極20a,20bの下地導体層21の主成分(本実施形態では、Cu(銅)とする)が拡散した領域(以後、Cuの拡散領域と称する)12aが存在する。積層チップ10の2端面が対向する方向における拡散領域12aの長さLは、5μm以下となっている。なお、Cuの拡散領域12aの長さLは、EDXのCuマッピング写真から計測することができる。
図3は、外部電極20bの断面図であり、図1のA−A線の部分断面図である。なお、図3では断面を表すハッチを省略している。積層チップ10の表面においては、主としてセラミック材料が露出している。したがって、積層チップ10の表面に下地層無しでめっき層を形成することは困難である。そこで、図3で例示するように、外部電極20bは、積層チップ10の表面に形成された下地導体層21上に、めっき層が形成された構造を有する。めっき層は、下地導体層21に接して覆う第1めっき層22と、第1めっき層22に接して覆う第2めっき層23とを備える。下地導体層21と第1めっき層22との間に、下地めっき層を備えていてもよい。下地導体層21は、Cu,Ni,Al(アルミニウム),Zn,Ag(銀),Au(金),Pd(パラジウム),Pt(白金)などの金属、またはこれらの2以上の合金(例えば、CuとNiとの合金)を主成分とし、下地導体層21の緻密化のためのガラス成分、下地導体層21の焼結性を制御するための共材、などのセラミックを含んでいる。ガラス成分は、Ba(バリウム),Sr(ストロンチウム),Ca(カルシウム),Zn,Al,Si(ケイ素),B(ホウ素)等の酸化物である。共材は、例えば、誘電体層11の主成分と同じ材料を主成分とするセラミック成分である。めっき層は、Cu,Ni,Al,Zn,Sn(スズ)などの金属またはこれらの2以上の合金を主成分とする。第1めっき層22は、例えば、Niめっき層であり、第2めっき層23は、例えば、Snめっき層である。
本実施形態に係る積層セラミックコンデンサ100によれば、セラミックを主成分とする誘電体層11と、Niを主成分とする内部電極層12と、が交互に積層され、積層された複数の内部電極層12が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップ10と、対向する2端面から積層チップ10の少なくともいずれかの側面にかけて形成された1対の外部電極20a,20bと、を備え、内部電極層12と外部電極20a,20bとの接続部近傍において、内部電極層12の周囲に、ZnとNiとを含む酸化物40が存在する。内部電極層12の周囲にZnとNiとを含む酸化物40が形成されているため、内部電極層12と誘電体層11との密着性が向上し、水分等の滲入を抑制でき、積層セラミックコンデンサ100の耐湿信頼性を向上させることができる。
なお、内部電極層12において、下地導体層21の主成分であるCuが拡散した拡散領域12aの、2端面の対向方向における長さが大きくなるほど、内部電極層12の主成分であるNiが連続しない部分(不連続な部分)が、拡散したCuの影響で埋められるため、内部電極層12の連続率が向上する。しかしながら、拡散領域12aの2端面の対向方向における長さが大きくなるほど、内部電極層12の体積膨張が大きくなるため、クラックが生じやすくなる。したがって、内部電極層12において、下地導体層21の主成分であるCuが拡散した拡散領域12aの、2端面の対向方向における長さは5μm以下であることが好ましく、3μm以下であることがより好ましい。
なお、内部電極層12の平均厚みを小さくして、内部電極層12の積層数を多くすることで、積層セラミックコンデンサ100の電気容量を大きくすることができる。また、積層数は変えずに内部電極層12の平均厚みを小さくすることで、積層セラミックコンデンサ100を小型化することができる。そこで、内部電極層12の平均厚みは、0.5μm以下であることが好ましく、0.3μm以下であることがより好ましい。
積層セラミックコンデンサ100の製造工程において、外部電極20a,20bを焼付ける際に、図4(A)及び図4(B)に示すように、カバー層13と、サイドマージン16と、エンドマージン15とが重なる部分にクラック30が生じる場合がある。これは、内部電極層12と外部電極20a,20bとが焼付け時に反応し、このとき、外部電極20a,20bの金属成分であるCuが内部電極層12へ拡散し、内部電極層12が膨張するために、図4(A)及び図4(B)において矢印で示すように、サイドマージン16及びエンドマージン15に外側に向かう応力が生じるからであると考えられる。なお、図4(A)は、図1のA−A線断面に相当し、図4(B)は、図1のB−B線断面に相当する。エンドマージン15は、図4(A)に示すように、外部電極20aに接続された内部電極層12同士が、外部電極20bに接続された内部電極層12を介さずに対向する領域、及び、外部電極20bに接続された内部電極層12同士が、外部電極20aに接続された内部電極層12を介さずに対向する領域である。サイドマージン16は、図4(B)に示すように、積層チップ10の2側面から内部電極層12に至るまでの領域である。
そこで、外部電極20a,20bの焼付け時における外部電極20a,20bの金属成分の拡散によるクラックの発生を抑制するとともに、内部電極層12と外部電極20a,20bとのコンタクト性を向上させることができる積層セラミックコンデンサ100の製造方法について説明する。図5は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体層11の主成分であるセラミック材料の粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg(マグネシウム),Mn(マンガン),V(バナジウム),Cr(クロム),希土類元素(Y(イットリウム),Sm(サマリウム),Eu(ユウロピウム),Gd(ガドリニウム),Tb(テルビウム),Dy(ジスプロシウム),Ho(ホルミウム),Er(エルビウム),Tm(ツリウム)およびYb(イッテルビウム))の酸化物、並びに、Co(コバルト),Ni,Li(リチウム),B,Na(ナトリウム),K(カリウム)およびSiの酸化物もしくはガラスが挙げられる。例えば、まず、セラミック材料の粉末に添加化合物を含む化合物を混合して仮焼を行う。続いて、得られたセラミック材料の粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック材料の粉末を調製する。
(積層工程)
次に、得られたセラミック材料の粉末に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み1.0μm以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、内部電極層形成用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層12のパターンを配置する。内部電極層形成用導電ペーストは、内部電極層12の主成分金属であるNiの粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックスラリーと異なるものを使用することが好ましい。また、内部電極層形成用導電ペーストには、共材として、誘電体層11の主成分であるセラミック材料を分散させてもよい。
次に、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数(例えば200〜500層)だけ積層する。積層したパターン形成シートの上下にカバー層13となるカバーシートを圧着させ、所定チップ寸法(例えば1.0mm×0.5mm)にカットする。これにより、略直方体形状のセラミック積層体が得られる。
(焼成工程)
このようにして得られたセラミック積層体を、例えば、Hが1.0体積%程度の還元雰囲気中において、1100℃〜1400℃程度の焼成温度で2時間程度焼成する。このようにして、内部に焼結体からなる誘電体層11と内部電極層12とが交互に積層され、最外層にカバー層13が形成された積層チップ10が得られる。なお、過焼結による温度特性の悪化を抑制するために、焼成温度を1100℃〜1200℃とすることが好ましい。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃〜1000℃で再酸化処理を行ってもよい。
(熱処理工程)
次に、積層チップ10を、大気雰囲気中で、600℃〜700℃で熱処理する。これにより、積層チップ10の2端面に露出する内部電極層12の端面を一部酸化させる。すなわち、内部電極層12の端面に、内部電極層12の主成分であるNiの酸化物を形成する。
(外部電極形成工程)
次に、熱処理工程後の積層チップ10の内部電極層パターンが露出する2端面に、下地導体層形成用導電ペーストを塗布する。下地導体層形成用導電ペーストは、下地導体層21の主成分金属(本実施形態では、Cu)の粉末と、ガラス成分と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックペーストと同様のものを使用できる。ガラス成分は、ガラス成分の総重量を100重量%としたときに、20〜30重量%のZnOを含む。また、ガラス成分は、BおよびSiOから選択される1種以上の網目形成酸化物を含む。ガラス成分は、ZnOに加えて、Al,CuO,LiO,NaO,KO,MgO,CaO,BaO,ZrOおよびTiOから選択される1種以上の網目修飾酸化物を含んでもよい。
ガラス成分に含まれるZnOの割合を、20〜30重量%とする理由は、Znが、熱処理によって内部電極層12の端面に形成されたNiの酸化物と反応しやすく、後述する下地導体層21の焼付け時に、内部電極層12の周囲に、ZnとNiとを含む酸化物を形成するからである。ZnとNiとを含む酸化物が内部電極層12の周囲に形成されることで、下地導体層形成用導電ペーストのガラス成分が内部電極層12となじみやすくなり、内部電極層12のNi粒子と下地導体層21のCu粒子とが濡れて、内部電極層12と下地導体層21とが反応しやすくなる。これにより、内部電極層12と外部電極20a,20bとのコンタクト性を向上させることができる。
次に、窒素雰囲気中で、下地導体層形成用導電ペーストを塗布した積層チップ10を約770℃以下の温度で焼付ける。これにより、下地導体層21が焼付けられ、積層セラミックコンデンサ100の半製品を得ることができる。ここで、下地導体層21の焼付け温度を約770℃以下とすることが好ましい理由について説明する。
図6(A)は、下地導体層21の焼付け温度と、内部電極層12に形成されるCuの拡散領域12aの長さL(拡散長さ)との関係を示す図である。なお、焼付け温度とは、焼付け時の最高温度である。図6(A)に示すように、焼付け温度が高くなるほど、Cuの拡散長さが長くなる。図6(B)は、サイズが異なる積層セラミックコンデンサの製品1〜3における、Cuの拡散領域12aの長さL(拡散長さ)と、クラック発生率との関係を示す図である。図6(B)に示すように、拡散長さが5μm以下になると、いずれの製品においてもクラック発生率が0%となることがわかる。したがって、拡散長さが5μm以下となる温度(約770℃以下)を、下地導体層21の焼付け温度とすることが好ましい。
次に、半製品の下地導体層21上に、電解めっきにより第1めっき層22を形成する。さらに、第1めっき層22上に、電解めっきにより第2めっき層23を形成する。
本実施形態に係る製造方法によれば、積層チップ10を、大気雰囲気中で、600℃〜700℃で熱処理することで、積層チップ10の2端面に露出する内部電極層12の端面を一部酸化させる。また、下地導体層形成用導電ペーストは、Cuを主成分とし、ガラス成分を含み、ガラス成分は、ガラス成分の総重量を100重量%としたときに、20〜30重量%のZnOを含む。これにより、外部電極20a,20b(より詳細には下地導体層21)の焼付け時に、内部電極層12と外部電極20a,20bとの接続部近傍の内部電極層12の周囲に、ZnとNiとを含む酸化物40が形成される。これにより、下地導体層形成用導電ペーストのガラス成分が内部電極層12となじみやすくなり、内部電極層12のNi粒子と外部電極20a,20b(下地導体層21)のCu粒子とが濡れて、内部電極層12と外部電極20a,20bとが反応しやすくなる。このため、Cuの拡散領域12aの長さを抑制した場合でも、すなわち、外部電極20a,20bの焼付け温度を下げた場合でも、内部電極層12と外部電極20a,20bとのコンタクト性を向上させることができる。また、内部電極層12の周囲にZnとNiとを含む酸化物40が形成されることで、内部電極層12と誘電体層11との密着性が向上するため、水分等の滲入を抑制でき、積層セラミックコンデンサ100の耐湿信頼性を向上させることができる。
(変形例1)
次に、変形例1に係る積層セラミックコンデンサ100の製造方法について説明する。図7は、変形例1に係る積層セラミックコンデンサ100の製造方法を示すフローである。なお、図5に示した積層セラミックコンデンサ100の製造方法と異なる点についてのみ説明し、その他については詳細な説明を省略する。
(外部電極形成工程)
変形例1では、外部電極形成工程前に大気雰囲気中での熱処理を行わず、焼成後または再酸化処理後の積層チップ10の内部電極層パターンが露出する2端面に、下地導体層形成用導電ペーストを塗布する。下地導体層形成用導電ペーストは、下地導体層21の主成分金属であるCuの粉末と、ガラス成分と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックペーストと同様のものを使用できる。ガラス成分は、ガラス成分の総重量を100重量%としたときに、20〜30重量%のZnOを含む。
次に、窒素雰囲気中で、下地導体層形成用導電ペーストを塗布した積層チップ10を約770℃以下の温度で焼付ける。このとき、昇温域における酸素濃度を10ppm以上とする。これにより、内部電極層12と外部電極20a,20bとの接続部近傍の内部電極層12の周囲に、ZnとNiとを含む酸化物40が形成される。
変形例1に係る製造方法によれば、Cuを主成分とし、20〜30重量%のZnOを含むガラス成分を含有する下地導体層形成用導電ペーストを積層チップ10の内部電極層パターンが露出する2端面に塗布する。そして、窒素雰囲気中で、下地導体層形成用導電ペーストを塗布した積層チップ10を約770℃以下の温度で焼成する。このとき、昇温域における酸素濃度を10ppm以上とする。これにより、内部電極層12と外部電極20a,20bとの接続部近傍の内部電極層12の周囲に、ZnとNiとを含む酸化物40が形成されるため、下地導体層形成用導電ペーストのガラス成分が内部電極層12となじみやすくなり、内部電極層12のNi粒子と外部電極20a,20b(下地導体層21)のCu粒子とが濡れて、内部電極層12と外部電極20a,20bとが反応しやすくなる。これにより、Cuの拡散領域12aの長さを抑制した場合でも、すなわち、外部電極20a,20bの焼付け温度を下げた場合でも、内部電極層12と外部電極20a,20bとのコンタクト性を向上させることができる。また、内部電極層12の周囲にZnとNiとを含む酸化物40が形成されることで、内部電極層12と誘電体層11との密着性が向上するため、水分等の滲入を抑制でき、積層セラミックコンデンサ100の耐湿信頼性を向上させることができる。
(変形例2)
次に、変形例2に係る積層セラミックコンデンサ100の製造方法について説明する。図8は、変形例2に係る積層セラミックコンデンサ100の製造方法を示すフローである。なお、図5に示した積層セラミックコンデンサ100の製造方法と異なる点についてのみ説明し、その他については詳細な説明を省略する。
(ガラスペースト塗布工程)
図8に示すように、外部電極形成工程前に、ガラス成分を含むガラスペーストを、積層チップ10の2端面(外部電極20a,20bが形成される端面)に薄く塗布する。これにより、内部電極層12の端面にガラスペーストが塗布される。ここで、ガラス成分は、ガラス成分の総重量を100重量%とした場合に、20〜30重量%のZnOを含む。
(焼付け工程)
次に、ガラスペーストを600℃〜700℃で焼付ける。これにより、内部電極層12と外部電極20a,20bとの接続部近傍において、内部電極層12の周囲にZnとNiとを含む酸化物40が形成される。
(外部電極形成工程)
ガラスペーストを焼付けた積層チップ10の2端面に、下地導体層形成用導電ペーストを塗布する。下地導体層形成用導電ペーストは、下地導体層21の主成分金属であるCuの粉末と、ガラス成分と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックペーストと同様のものを使用できる。本変形例2では、下地導体層形成用導電ペーストのガラス成分に含まれるZnOの割合は特に限定されない。次に、下地導体層形成用導電ペーストを塗布した積層チップ10を、窒素雰囲気中で、約770℃以下の温度で焼成する。これにより、下地導体層21が焼付けられ、積層セラミックコンデンサ100の半製品を得ることができる。次に、半製品の下地導体層21上に、電解めっきにより第1めっき層22を形成する。さらに、第1めっき層22上に、電解めっきにより第2めっき層23を形成する。
変形例2に係る製造方法によれば、20〜30重量%のZnOを含むガラス成分を含有するガラスペーストを、外部電極20a,20bの形成前に内部電極層12の端面に塗布し、焼付けるため、図5に示す製造方法と比較して、内部電極層12の周囲に、均一にNiとZnとからなる酸化物を形成できる。このため、内部電極層12と外部電極20a,20bとのコンタクト性をより向上させることができる。
なお、上記実施形態及び変形例においては、セラミック電子部品の一例として積層セラミックコンデンサについて説明したいが、それに限られない。例えば、バリスタやサーミスタなどの、他の電子部品を用いてもよい。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1)
実施例1では、誘電体層11の主成分セラミックとして、チタン酸バリウムを用いた。チタン酸バリウム粉末に必要な添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。誘電体材料に有機バインダおよび溶剤を加えてドクターブレード法にて誘電体グリーンシートを作製した。有機バインダとしてポリビニルブチラール(PVB)等を用い、溶剤としてエタノール、トルエン等を加えた。その他、可塑剤などを加えた。次に、内部電極層12の主成分金属Niの粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる内部電極形成用導電ペーストを作製した。誘電体シートに内部電極形成用導電ペーストをスクリーン印刷した。内部電極形成用導電ペーストを印刷したシートを500枚重ね、その上下にカバーシートをそれぞれ積層した。その後、熱圧着によりセラミック積層体を得て、所定の形状に切断した。得られたセラミック積層体をN雰囲気中で脱バインダした後に焼成して積層チップ10を得た。積層チップ10は、長さ1.6mm、幅0.8mm、高さ0.8mmであった。
得られた積層チップ10を、大気雰囲気中で、600℃〜700℃で熱処理した。
Cuフィラー、ガラス成分、バインダ、および溶剤を含む下地導体層形成用導電ペーストを熱処理後の積層チップ10に塗布し、乾燥させた。ガラス成分の総重量に占めるZnOの割合を、23重量%とした。その後、下地導体層形成用導電ペーストを、窒素雰囲気中で、760℃で、10分間焼付けた。下地導体層形成用導電ペーストの焼付け時の昇温域における酸素濃度を1ppm未満とした。
その後、下地導体層21上に、電解めっきにより第1めっき層22としてNiめっき層を形成し、さらに、第1めっき層22上に、電解めっきにより第2めっき層23としてSnめっき層を形成した。実施例1に係るサンプルを400個作製した。
(実施例2)
実施例2では、焼成後の積層チップ10に対し、大気雰囲気中での熱処理を行わなかった。したがって、実施例2では、焼成後の積層チップ10に下地導体層形成用導電ペーストを塗布し、乾燥させた。実施例2では、下地導体層形成用導電ペーストの焼付け時の昇温域における酸素濃度を10ppmとした。その他の条件は、実施例1と同一である。実施例2に係るサンプルを400個作製した。
ガラス成分の組成、及び、下地導体層形成用導電ペーストの焼成時の昇温域における酸素濃度を表1に示す。
Figure 2021082686
比較例1では、下地導体層形成用導電ペーストに含まれるガラス成分において、ガラス成分の総重量に対するZnOの割合を11重量%とし、焼成後の積層チップ10の大気雰囲気での熱処理を行わなかった。その他の条件は、実施例1と同一である。比較例2では、下地導体層形成用導電ペーストに含まれるガラス成分において、ガラス成分の総重量に対するZnOの割合を11重量%とし、その他の条件は、実施例1と同一とした。比較例3では、下地導体層形成用導電ペーストに含まれるガラス成分において、ガラス成分の総重量に対するZnOの割合を11重量%とし、その他の条件は、実施例2と同一とした。比較例1〜3に係るサンプルを400個作製した。
実施例1及び2並びに比較例1〜3のそれぞれについて、Cuの拡散領域12aの長さを測定した。また、ZnとNiとからなる酸化物の形成、及び容量抜け発生率を調査した。さらに、耐湿信頼性試験を実施した。なお、容量抜けは、容量が設計容量の80%未満となったサンプル数を調べた。耐湿信頼性試験は、温度=85℃、相対湿度=85%、10Vの耐圧試験を400時間行い、絶縁抵抗値が1MΩ以下となった異常サンプルの発生数を調べた。調査結果を表2に示す。
実施例1及び2並びに比較例1〜3のいずれにおいても、Cuの拡散領域12aの長さは、5μm以下であった。実施例1及び2ではZnとNiとを含む酸化物の形成が確認されたが、比較例1〜3においては、ZnとNiとを含む酸化物の形成が確認されなかった。
比較例1〜3では、容量抜けが発生した。これは、比較例1〜3では、ZnとNiとを含む酸化物が形成されなかったため、内部電極層12と外部電極20a,20bとの反応が十分に進行せず、内部電極層12と外部電極20a,20bとのコンタクト性が悪化したためと考えられる。一方、実施例1及び2では、容量抜けの発生を、0/400に抑制することができた。これは、ZnとNiとを含む酸化物が形成されたため、内部電極層12と外部電極20a,20bとが反応しやすくなり、低い焼付け温度でも、内部電極層12と外部電極20a,20bとのコンタクト性が向上したためだと考えられる。
また、比較例1及び2では、耐湿信頼性試験において異常サンプル数がそれぞれ2個となった。これに対して、実施例1及び2では、異常サンプル数がゼロとなった。これは、実施例1及び2では、内部電極層12の周囲にZnとNiとを含む酸化物が形成されたため、内部電極層12と誘電体層11との密着性が向上し、水分等の滲入を抑制できたためだと考えられる。
Figure 2021082686
(実施例3)
外部電極を形成せずに焼成した積層チップ10を用意した。積層チップ10は、長さ1.6mm、幅0.8mm、高さ0.8mmである。
積層チップ10の端面に、23重量%のZnOを含むガラス成分を含有するガラスペーストを薄く塗布し、600℃〜700℃で焼付けた。
Cuフィラー、ガラス成分、バインダ、および溶剤を含む下地導体層形成用導電ペーストを積層チップ10の端面に塗布し、乾燥させた。下地導体層形成用導電ペースト中のガラス成分の総重量に対するZnOの割合を、11重量%とした。
その後、下地導体層形成用導電ペーストを、窒素雰囲気中で、760℃で、10分間焼成した。ガラス成分の組成、及び、下地導体層形成用導電ペーストの焼成時の昇温域における酸素濃度を表3に示す。
Figure 2021082686
その後、下地導体層21上に、電解めっきにより第1めっき層22を形成し、さらに、第1めっき層22上に、電解めっきにより第2めっき層23を形成した。実施例3に係るサンプルを400個作製した。
比較例4では、ガラスペーストの塗布を行わなかった。その他の条件は、実施例3と同一である。比較例4に係るサンプルを400個作製した。
実施例3及比較例4のそれぞれについて、ZnとNiとからなる酸化物の形成、及び容量抜け発生率を調査した。さらに、耐湿信頼性試験を実施した。
調査結果を表4に示す。実施例3ではZnとNiとを含む酸化物の形成が確認されたが、比較例4においては、ZnとNiとを含む酸化物の形成が確認されなかった。比較例4では、容量抜けが発生した。これは、比較例4では、ZnとNiとを含む酸化物が形成されなかったため、内部電極層12と外部電極20a,20bとの反応が十分に進行せず、内部電極層12と外部電極20a,20bとのコンタクト性が悪化したためと考えられる。一方、実施例3では、容量抜けの発生を、0/400に抑制することができた。これは、ZnとNiとを含む酸化物が形成されたため、内部電極層12と外部電極20a,20bとが反応しやすくなり、低い焼付け温度でも、内部電極層12と外部電極20a,20bとのコンタクト性が向上したためだと考えられる。
また、比較例4では、耐湿信頼性試験において異常サンプル数が2個となった。これに対して、実施例3では、異常サンプル数がゼロとなった。これは、実施例3では、内部電極層12の周囲にZnとNiとを含む酸化物が形成されたため、内部電極層12と誘電体層11との密着性が向上し、水分等の滲入を抑制できたためだと考えられる。
Figure 2021082686
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
15 エンドマージン
16 サイドマージン
20a,20b 外部電極
21 下地導体層
100 積層セラミックコンデンサ

Claims (6)

  1. セラミックを主成分とする誘電体層と、Niを主成分とする内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、
    前記対向する2端面から前記積層チップの少なくともいずれかの側面にかけて形成された1対の外部電極と、を備え、
    前記内部電極層と前記外部電極の接続部近傍において、前記内部電極層の周囲に、ZnとNiとを含む酸化物が存在する、
    ことを特徴とするセラミック電子部品。
  2. 前記外部電極は、下地導体層と、めっき層と、を備え、
    前記内部電極層において、前記下地導体層の主成分が拡散した領域の前記2端面の対向方向における長さは5μm以下である、
    ことを特徴とする請求項1に記載のセラミック電子部品。
  3. 前記内部電極層の平均厚みは、0.5μm以下である、
    ことを特徴とする請求項1又は2に記載のセラミック電子部品。
  4. セラミック誘電体層グリーンシートと、Niを主成分とする内部電極層形成用導電ペーストと、を交互に積層し、積層された複数の内部電極層形成用導電ペーストを交互に対向する2端面に露出させることによって、略直方体形状のセラミック積層体を形成し、
    前記セラミック積層体を焼成することで積層チップを形成し、
    前記積層チップを熱処理し、
    前記熱処理後の前記積層チップの前記2端面に接するように、金属粉末と、20〜30重量%のZnOを含むガラス成分と、を含有する導電ペーストを配置し、
    前記導電ペーストを焼付けることによって、内部電極層と外部電極との接続部近傍において、前記内部電極層の周囲に、ZnとNiとを含む酸化物を形成する、
    ことを特徴とするセラミック電子部品の製造方法。
  5. セラミック誘電体層グリーンシートと、Niを主成分とする内部電極層形成用導電ペーストと、を交互に積層し、積層された複数の内部電極層形成用導電ペーストを交互に対向する2端面に露出させることによって、略直方体形状のセラミック積層体を形成し、
    前記セラミック積層体を焼成することで積層チップを形成し、
    前記積層チップの前記2端面に接するように、金属粉末と、20〜30重量%のZnOを含むガラス成分と、を含有する導電ペーストを配置し、
    前記導電ペーストを、昇温域における酸素濃度を10ppm以上として焼付けることによって、内部電極層と外部電極との接続部近傍において、前記内部電極層の周囲に、ZnとNiとを含む酸化物を形成する、
    ことを特徴とするセラミック電子部品の製造方法。
  6. セラミック誘電体層グリーンシートと、Niを主成分とする内部電極層形成用導電ペーストと、を交互に積層し、積層された複数の内部電極層形成用導電ペーストを交互に対向する2端面に露出させることによって、略直方体形状のセラミック積層体を形成し、
    前記セラミック積層体を焼成することで積層チップを形成し、
    前記積層チップの前記2端面に、20〜30重量%のZnOを含むガラスペーストを塗布し、
    前記ガラスペーストを焼付けることによって、内部電極層と外部電極との接続部近傍において、前記内部電極層の周囲に、ZnとNiとを含む酸化物を形成し、
    前記積層チップの前記2端面に接するように、金属粉末と、ガラス成分と、を含有する導電ペーストを配置し、
    前記導電ペーストを焼付ける、
    ことを特徴とするセラミック電子部品の製造方法。
JP2019208174A 2019-11-18 2019-11-18 セラミック電子部品およびその製造方法 Pending JP2021082686A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019208174A JP2021082686A (ja) 2019-11-18 2019-11-18 セラミック電子部品およびその製造方法
US17/038,805 US11581140B2 (en) 2019-11-18 2020-09-30 Ceramic electronic component and method of manufacturing the same
KR1020200147316A KR20210060319A (ko) 2019-11-18 2020-11-06 세라믹 전자 부품 및 그 제조 방법
CN202011286394.3A CN112820543A (zh) 2019-11-18 2020-11-17 陶瓷电子部件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019208174A JP2021082686A (ja) 2019-11-18 2019-11-18 セラミック電子部品およびその製造方法

Publications (1)

Publication Number Publication Date
JP2021082686A true JP2021082686A (ja) 2021-05-27

Family

ID=75853263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019208174A Pending JP2021082686A (ja) 2019-11-18 2019-11-18 セラミック電子部品およびその製造方法

Country Status (4)

Country Link
US (1) US11581140B2 (ja)
JP (1) JP2021082686A (ja)
KR (1) KR20210060319A (ja)
CN (1) CN112820543A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11443899B2 (en) * 2020-05-26 2022-09-13 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116164A (ko) * 2019-09-02 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
JP2023018852A (ja) * 2021-07-28 2023-02-09 太陽誘電株式会社 セラミック電子部品およびセラミック電子部品の製造方法
KR20230086074A (ko) * 2021-12-08 2023-06-15 삼성전기주식회사 적층형 커패시터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217055A (ja) * 2001-01-19 2002-08-02 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2011238834A (ja) * 2010-05-12 2011-11-24 Murata Mfg Co Ltd 電子部品の製造方法
WO2014175034A1 (ja) * 2013-04-25 2014-10-30 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP2015053502A (ja) * 2014-10-23 2015-03-19 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4701827A (en) * 1986-02-10 1987-10-20 Kyocera Corporation Multilayer ceramic capacitor
JPH07201636A (ja) * 1993-12-30 1995-08-04 Taiyo Yuden Co Ltd 積層電子部品及びその製造方法
JPH11232927A (ja) * 1998-02-13 1999-08-27 Murata Mfg Co Ltd 導電ペースト
JP3477089B2 (ja) * 1998-10-30 2003-12-10 京セラ株式会社 積層セラミックコンデンサおよびその製造方法
KR101079382B1 (ko) * 2009-12-22 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP2015035581A (ja) * 2013-07-10 2015-02-19 株式会社村田製作所 セラミック電子部品およびその製造方法
JP2015109410A (ja) * 2013-10-25 2015-06-11 株式会社村田製作所 セラミック電子部品及びセラミック電子部品の製造方法
WO2016035482A1 (ja) * 2014-09-03 2016-03-10 株式会社村田製作所 セラミック電子部品およびその製造方法
US9892854B2 (en) * 2015-03-12 2018-02-13 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing the same
JP6597008B2 (ja) * 2015-07-16 2019-10-30 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP6714840B2 (ja) * 2015-07-17 2020-07-01 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2017204560A (ja) * 2016-05-11 2017-11-16 株式会社村田製作所 積層セラミックコンデンサ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217055A (ja) * 2001-01-19 2002-08-02 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2011238834A (ja) * 2010-05-12 2011-11-24 Murata Mfg Co Ltd 電子部品の製造方法
WO2014175034A1 (ja) * 2013-04-25 2014-10-30 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP2015053502A (ja) * 2014-10-23 2015-03-19 株式会社村田製作所 積層セラミックコンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11443899B2 (en) * 2020-05-26 2022-09-13 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same

Also Published As

Publication number Publication date
CN112820543A (zh) 2021-05-18
KR20210060319A (ko) 2021-05-26
US20210151252A1 (en) 2021-05-20
US11581140B2 (en) 2023-02-14

Similar Documents

Publication Publication Date Title
US11551868B2 (en) Ceramic electronic device and manufacturing method of ceramic electronic device
JP6909011B2 (ja) 積層セラミックコンデンサ
CN110223840B (zh) 层叠陶瓷电容器的制造方法和层叠陶瓷电容器
KR102388227B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR20220140684A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP2021082686A (ja) セラミック電子部品およびその製造方法
US11705281B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP6996945B2 (ja) 積層セラミックコンデンサ
JP2021190669A (ja) 積層セラミックコンデンサおよび誘電体材料
JP2019140199A (ja) 積層セラミックコンデンサおよびその製造方法
JP5349807B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP5498973B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
US20230223196A1 (en) Multilayer ceramic electronic device and manufacturing method of the same
JP2021061289A (ja) セラミック電子部品の製造方法、およびカバーシート
JP7122085B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2022151231A (ja) セラミック電子部品およびその製造方法
JP2020178114A (ja) セラミック電子部品、回路基板、およびセラミック電子部品の製造方法
JP7312525B2 (ja) 積層セラミックコンデンサおよびその製造方法
WO2024070485A1 (ja) セラミック電子部品およびその製造方法
JP2023097355A (ja) 積層セラミック電子部品
JP2021158276A (ja) セラミック原料粉末、セラミック電子部品の製造方法、およびセラミック原料粉末の製造方法
TW202410086A (zh) 積層陶瓷電容器之製造方法及積層陶瓷電容器
JP2021093404A (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240130