JP2023018852A - セラミック電子部品およびセラミック電子部品の製造方法 - Google Patents

セラミック電子部品およびセラミック電子部品の製造方法 Download PDF

Info

Publication number
JP2023018852A
JP2023018852A JP2021123179A JP2021123179A JP2023018852A JP 2023018852 A JP2023018852 A JP 2023018852A JP 2021123179 A JP2021123179 A JP 2021123179A JP 2021123179 A JP2021123179 A JP 2021123179A JP 2023018852 A JP2023018852 A JP 2023018852A
Authority
JP
Japan
Prior art keywords
electronic component
forming
conductive paste
less
metal conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021123179A
Other languages
English (en)
Inventor
智彰 中村
Tomoaki Nakamura
幹夫 田原
Mikio Tawara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2021123179A priority Critical patent/JP2023018852A/ja
Priority to US17/860,946 priority patent/US12112893B2/en
Publication of JP2023018852A publication Critical patent/JP2023018852A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 焼付け温度を下げなくても、Cuの拡散を抑制し、クラック発生を抑制することができる、セラミック電子部品およびセラミック電子部品の製造方法を提供する。【解決手段】 セラミック電子部品は、セラミックを主成分とする誘電体層と、Niを主成分とする内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、前記2端面に形成された外部電極と、を備え、前記外部電極は、Cuを主成分として前記内部電極層と接触する下地層を備え、前記下地層は、Cu量を100wt%とした場合に、1wt%以上、10wt%以下のNiを含有することを特徴とする。【選択図】 図1

Description

本発明は、セラミック電子部品およびセラミック電子部品の製造方法に関する。
積層セラミックコンデンサの小型化大容量化を実現するため、内部電極層および誘電体層の薄層化および高積層化、マージン部分の薄層化が進められている。
特開2011-135079号公報 特開2016-171310号公報
しかしながら、積層数を増やす一方でカバー部を薄くしていくと、外部電極を焼付けた際に、カバー部とサイドマージン部とエンドマージン部とが重なる部分にクラックが生じる場合がある。これは、以下のようなメカニズムに基づき発生する。内部電極層と外部電極とが焼付け時に反応し、外部電極の金属成分であるCuが内部電極層のNi側に拡散し、内部電極層が膨張する。この内部電極層の膨張により、マージン部分に外側に向かった応力が生じ、当該応力に起因してクラックが発生するというものである。これを抑制するために、Cu拡散長さを抑制すれば良いことが知られている(例えば、特許文献1参照)。Cu拡散を抑制する手段としては、一般的には、焼付け温度を下げる方法が知られている(例えば、特許文献2参照)。
しかしながら、クラックが発生しない温度領域まで焼付け温度を下げると、外部電極の緻密性が低下して長期信頼性を確保できない場合や、外部電極の固着強度が低下して実装上問題となる場合がある。そこで、下地層におけるガラス量を増やすか、Cu粉を微細化することが考えられる。しかしながら、ガラス量を増やすと、下地層にガラス浮きが生じてめっきの不連続が生じたり、角部でひび割れが発生したりする。また、Cu粉を微細化すると、反応性が高くなるため、焼結が急激に進行し、ブリスタが発生したりするといった問題点がある。
本発明は、上記課題に鑑みなされたものであり、焼付け温度を下げなくても、Cuの拡散を抑制し、クラック発生を抑制することができる、セラミック電子部品およびセラミック電子部品の製造方法を提供することを目的とする。
本発明に係るセラミック電子部品は、セラミックを主成分とする誘電体層と、Niを主成分とする内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、前記2端面に形成された外部電極と、を備え、前記外部電極は、Cuを主成分として前記内部電極層と接触する下地層を備え、前記下地層は、Cu量を100wt%とした場合に、1wt%以上、10wt%以下のNiを含有することを特徴とする。
上記セラミック電子部品において、前記下地層は、NiおよびZnを含む酸化物を含有していてもよい。
上記セラミック電子部品における前記下地層において、NiおよびZnを含む前記酸化物の平均粒径は、1μm以下であってもよい。
上記セラミック電子部品において、前記下地層は、Cuに対して7重量部以上、13重量部以下のガラス成分を含んでいてもよい。
本発明に係るセラミック電子部品の製造方法は、主成分セラミック粉末を含む誘電体グリーンシートと、Niを主成分金属とする内部電極形成用の金属導電ペーストと、を交互に積層し、対向する2端面に、積層された複数の前記内部電極形成用の金属導電ペーストを交互に露出させることによって、略直方体形状のセラミック積層体を形成し、前記セラミック積層体を焼成することで積層チップを形成し、前記2端面に接するように、Cu粉末を主成分金属とし、Cu量を100wt%とした場合に1wt%以上10wt%以下のNi粉末を含む、下地層形成用の金属導電ペーストを配置し、前記下地層形成用の金属導電ペーストを焼き付ける、ことを特徴とする。
上記セラミック電子部品の製造方法において、前記下地層形成用の金属導電ペーストの焼き付け温度は、780℃以上860℃以下であってもよい。
上記セラミック電子部品の製造方法において、前記下地層形成用の金属導電ペーストにおいて、前記Ni粉末の平均粒径は、0.1μm以上、5μm以下であってもよい。
上記セラミック電子部品の製造方法における前記下地層形成用の金属導電ペーストにおいて、前記Cu粉末の平均粒径は、0.5μm以上、10μm以下であってもよい。
本発明によれば、焼付け温度を下げなくても、Cuの拡散を抑制し、クラック発生を抑制することができる、セラミック電子部品およびセラミック電子部品の製造方法を提供することができる。
積層セラミックコンデンサの部分断面斜視図である。 図1のA-A線断面図である。 図1のB-B線断面図である。 外部電極の断面図であり、図1のA-A線の部分断面図である。 クラックを例示する図である。 (a)および(b)は応力を例示する図である。 焼き付け温度と、Cuの拡散長さおよびNiの拡散長さとの関係を例示する図である。 Cuの拡散長さと、クラック発生率との関係を例示する図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 (a)および(b)は積層工程を例示する図である。 積層断面を例示する図である。 積層断面を例示する図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図2は、図1のA-A線断面図である。図3は、図1のB-B線断面図である。図1~図3で例示するように、積層セラミックコンデンサ100は、略直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。
なお、図1~図3において、X軸方向は、積層チップ10の長さ方向であって、積層チップ10の2端面が対向する方向であり、外部電極20aと外部電極20bとが対向する方向である。Y軸方向は、内部電極層の幅方向であり、積層チップ10の2側面が対向する方向である。Z軸方向は、積層方向であり、積層チップ10の上面と下面とが対向する方向である。X軸方向と、Y軸方向と、Z軸方向とは、互いに直交している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、卑金属材料を含む内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、誘電体層11と内部電極層12との積層体において、積層方向の最外層には内部電極層12が配置され、当該積層体の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11とセラミック材料の主成分が同じである。カバー層13の厚みは、例えば、10μm以上30μm以下であり、30μm以上50μm以下であり、50μm以上100μm以下である。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.25mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
内部電極層12は、ニッケル(Ni)を主成分とする。内部電極層12の厚みは、例えば、0.1μm以上0.5μm以下であり、0.5μm以上1.0μm以下であり、1.0μm以上5.0μm以下である。内部電極層12の積層数は、例えば、100層以上200層以下であり、200層以上500層以下であり、500層以上1000層以下である。
誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主相とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3-αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),MgTiO(チタン酸マグネシウム),ペロブスカイト構造を形成するBa1-x-yCaSrTi1-zZr(0≦x≦1,0≦y≦1,0≦z≦1)等のうち少なくとも1つから選択して用いることができる。Ba1-x-yCaSrTi1-zZrは、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸バリウム、チタン酸ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよびチタン酸ジルコン酸バリウムカルシウムなどである。誘電体層11の厚みは、例えば、0.1μm以上0.5μm以下であり、0.5μm以上1.0μm以下であり、1.0μm以上5.0μm以下である。
図2で例示するように、外部電極20aに接続された内部電極層12と外部電極20bに接続された内部電極層12とが対向する領域は、積層セラミックコンデンサ100において電気容量を生じる領域である。そこで、当該電気容量を生じる領域を、容量領域14と称する。すなわち、容量領域14は、異なる外部電極に接続された隣接する内部電極層12同士が対向する領域である。
外部電極20aに接続された内部電極層12同士が、外部電極20bに接続された内部電極層12を介さずに対向する領域を、エンドマージン15と称する。また、外部電極20bに接続された内部電極層12同士が、外部電極20aに接続された内部電極層12を介さずに対向する領域も、エンドマージン15である。すなわち、エンドマージン15は、同じ外部電極に接続された内部電極層12が異なる外部電極に接続された内部電極層12を介さずに対向する領域である。エンドマージン15は、電気容量を生じない領域である。X軸方向におけるエンドマージン15の厚みは、例えば、10μm以上30μm以下であり、30μm以上50μm以下であり、50μm以上100μm以下である。
図3で例示するように、積層チップ10において、積層チップ10の2側面から内部電極層12に至るまでの領域をサイドマージン16と称する。すなわち、サイドマージン16は、上記積層構造において積層された複数の内部電極層12が2側面側に延びた端部を覆うように設けられた領域である。サイドマージン16も、電気容量を生じない領域である。Y軸方向におけるサイドマージン16の厚みは、例えば、10μm以上30μm以下であり、30μm以上50μm以下であり、50μm以上100μm以下である。
図4は、外部電極20aの断面図であり、図1のA-A線の部分断面図である。なお、図4では、断面を表すハッチを省略している。図4で例示するように、外部電極20aは、下地層上にめっき層が形成された構造を有し、例えば、下地層21上に、銅(Cu)めっき層22、Niめっき層23およびスズ(Sn)めっき層24が形成された構造を有する。下地層21は、Cuを主成分とする。積層チップ10の2端面において、下地層21のX軸方向における厚みは、例えば、10μm以上30μm以下であり、30μm以上50μm以下であり、50μm以上100μm以下である。下地層21、Cuめっき層22、Niめっき層23およびSnめっき層24は、積層チップ10の両端面から、積層方向の上面、下面および2つの側面に延在している。なお、図4では、外部電極20aについて例示しているが、外部電極20bも同様の構造を有する。
積層セラミックコンデンサ100を小型化大容量化するために、各層の薄層化および高積層化、さらにマージン部分の薄層化が進められている。しかしながら、積層数を増やして、カバー層13を薄くしていくと、外部電極の下地層21を焼き付けた際に、カバー層13とエンドマージン15とサイドマージン16とが重なる部分に、図5で例示するようなクラックが生じる場合がある。これは、以下のようなメカニズムに基づき発生する。内部電極層12と下地層21とは、下地層21の焼き付け時に反応し、下地層21の金属成分であるCuが内部電極層12のNi側に拡散し、内部電極層12が膨張する。この内部電極層12の膨張により、素体マージン部分に外側に向かった応力が生じ、それに耐えられなくなりクラックが発生するというものである。
図6(a)および図6(b)は、内部電極層12の膨張に起因する応力の方向と、クラックとを例示する図である。図6(a)および図6(b)で例示するように、矢印のように、サイドマージン16およびエンドマージン15に外側に向かう応力が生じ、カバー層13と、サイドマージン16と、エンドマージン15とが重なる部分にクラック30が生じるからであると考えられる。
図7は、下地層21の焼き付け時の焼き付け温度(雰囲気の温度)と、Cuの内部電極層12への拡散長さおよびNiの下地層21への拡散長さとの関係を例示する図である。図7で例示するように、Niの拡散長さよりもCuの拡散長さの方が大きいことがわかる。また、焼き付け温度が高いほど、Cuの拡散長さが大きいことがわかる。これらの結果から、Cuの拡散長さを抑えるためには、焼き付け温度を低下させればよいことがわかる。
図8は、Cuの拡散長さと、クラック発生率との関係を例示する図である。図8で例示するように、Cuの拡散長さを小さくすることによって、クラック発生率を低くすることができることがわかる。しかしながら、クラックが発生しない温度領域まで焼き付け温度を下げようとすると、下地層21の緻密性が低下して長期信頼性を確保できないおそれがある。または、下地層21の固着強度が低下し、積層セラミックコンデンサの実装上において問題となる場合がある。
そこで、下地層21の緻密度を向上させるために、下地層21におけるガラス量を増やしたり、焼成前の金属ペーストに用いるCu粉を微細化したりすることが考えられる。しかしながら、単純にガラス量を増やして緻密性を確保できたとしても、下地層21にガラス浮きが生じてめっきの不連続が生じたり、YZ面の角部でひび割れが発生したりする。ひび割れは、ガラスを用いた場合に発生し、角部の薄い部分のCu粒子が厚い部分Cu粒子に引っ張られて、ひび割れたように見えることを指す。これらの問題は、小型大容量化のため、素体の実効体積を確保するべく、下地層21を薄くした場合に顕著な問題となる。次に、Cu粉を微細化すると、反応性が高くなることで焼結が急激に進行し、ブリスタが発生したりするといった問題点がある。このように、単純に焼き付け温度を下げると、前述のようなトレードオフの関係が生じ、特性を全て満足できる設計点を確保することができず、当初の問題であるクラックを解決できないといった課題がある。
そこで、本実施形態に係る積層セラミックコンデンサ100は、下地層21の焼き付け温度を下げなくても、Cuの拡散を抑制し、クラックの発生を抑制することができる構成を有している。以下、詳細について説明する。
本実施形態においては、下地層21が、Cuに加えて、内部電極層12の主成分金属であるNiを含有している。下地層21がNiを含有していることで、内部電極層12と下地層21との間で、Cuの拡散の駆動力となるCu濃度差を小さくすることができる。それにより、下地層21の焼き付け温度を下げなくても、内部電極層12へのCuの拡散が抑制され、クラックの発生を抑制することができるようになる。ただし、下地層21におけるNi含有量が少なすぎると、内部電極層12と下地層21との間におけるCu濃度差を十分に小さくすることができないおそれがある。そこで、下地層21におけるNi含有量に下限を設ける。具体的には、下地層21において、Cu量を100wt%とした場合に、Ni量を1wt%以上とする。一方、下地層21におけるNi量が多すぎると、緻密度不足のおそれがある。そこで、下地層21におけるNi含有量に上限を設ける。具体的には、下地層21において、Cu量を100wt%とした場合に、Ni量を10wt%以下とする。
内部電極層12と下地層21との間におけるCu濃度差を十分に小さくする観点から、下地層21において、Cu量を100wt%とした場合に、Ni量は、3wt%以上であることが好ましく、5wt%以上であることがより好ましい。
一方、緻密度不足を抑制する観点から、下地層21において、Cu量を100wt%とした場合に、Ni量は、7wt%以下であることが好ましい。
下地層21から内部電極層12へのCuの拡散長さを小さくすることができるものの、若干量のCuの拡散が生じることも考えられる。この場合には、下地層21と内部電極層12との界面近傍において、下地層21から内部電極層12へ向かってCu濃度が低下する濃度勾配が形成される。
下地層21の緻密度を向上させる目的で、下地層21は、ガラス成分を含有していることが好ましい。ガラス成分として、例えば、BaO-B-ZnO系、SiO-ZnO-CaO系、SiO-BaO-ZnO系などが挙げられる。
下地層21におけるガラス成分の量が少なすぎると、下地層21の緻密度を十分に向上させることができないおそれがある。そこで、下地層21におけるガラス成分量に下限を設けることが好ましい。例えば、下地層21において、ガラス成分量は、下地層21を構成する金属成分であるCuに対して7重量部以上であることが好ましく、10重量部以上であることがより好ましい。
一方、下地層21におけるガラス成分の量が多すぎると、融着、ガラス浮き、めっき付き不良などのおそれがある。そこで、下地層21におけるガラス成分量に上限を設けることが好ましい。例えば、下地層21において、ガラス成分量は、下地層21を構成する金属成分であるCuに対して13重量部以下であることが好ましく、10重量部以下であることがより好ましい。
下地層21がNiと、亜鉛(Zn)を含むガラス成分とを含有していると、下地層21の焼き付けの過程において、NiおよびZnを含む酸化物が形成される。この場合、焼き付け完了時には余分なガラス成分量が減る。したがって、過剰なガラス成分が下地層21の表面に吐き出される量が減ることになる。それにより、融着抑制が可能になるものと考えられる。
下地層21において、NiおよびZnを含む酸化物の平均粒径は、例えば、1μm以下であり、0.5μm前後である。このように、NiおよびZnを含む酸化物は、小さいサイズを有している。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図9は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体層11を形成するための誘電体材料を用意する。誘電体材料は、誘電体層11の主成分セラミックを含む。誘電体層11に含まれるAサイト元素およびBサイト元素は、通常はABOの粒子の焼結体の形で誘電体層11に含まれる。例えば、BaTiOは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このBaTiOは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層11の主成分セラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル-ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、マグネシウム(Mg)、マンガン(Mn)、バナジウム(V)、クロム(Cr)、希土類元素(イットリウム(Y)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホロミウム(Ho)、エルビウム(Er)、ツリウム(Tm)およびイッテルビウム(Yb))の酸化物、または、コバルト(Co)、ニッケル(Ni)、リチウム(Li)、ホウ素(B)、ナトリウム(Na)、カリウム(K)もしくはケイ素(Si)を含む酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含むガラスが挙げられる。
(積層工程)
次に、原料粉末作製工程で得られた誘電体材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリを使用して、例えばダイコータ法やドクターブレード法により、基材上に誘電体グリーンシート51を塗工して乾燥させる。
次に、図10(a)で例示するように、誘電体グリーンシート51の表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷によって印刷することで、内部電極パターン52を配置する。内部電極形成用の金属導電ペーストは、Ni粉末を含んでいる。内部電極形成用の金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層11の主成分セラミックと同じであることが好ましい。
次に、図10(a)で例示するように、誘電体グリーンシート51上において、内部電極パターン52が印刷されていない周辺領域に逆パターンペーストを印刷することで逆パターン53を配置し、内部電極パターン52との段差を埋める。逆パターンペーストは、誘電体グリーンシート51と同じ成分であってもよく、添加化合物等が異なっていてもよい。誘電体グリーンシート51上に内部電極パターン52および逆パターン53が印刷されたものを、以下、積層単位とも称する。
下カバーシートを所定数(例えば2~10層)だけ積層し、その上に、図10(b)で例示するように、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向の両端面に端縁が交互に露出して極性の異なる一対の外部電極20a,20bに交互に引き出されるように、積層単位を積層していく。
次に、積層された積層単位の上に上カバーシートを所定数(例えば2~10層)だけ積層し、熱圧着し、所定チップ寸法(例えば1.0mm×0.5mm)にカットする。図11は、積層断面を例示する図である。図11で例示するように、焼成後に下面側のカバー層13となる複数の下カバーシート54a上に、内部電極パターン52および逆パターン53が印刷された誘電体グリーンシート51が複数積層され、その上に、焼成後に上面側のカバー層13となる複数の上カバーシート54bが積層されている。下カバーシート54aおよび上カバーシート54bは、誘電体グリーンシート51と同じ成分であってもよく、添加化合物等が異なっていてもよい。
誘電体グリーンシート51上において、必ずしも逆パターン53を形成しなくてもよい。逆パターン53の積層部分は、積層後に貼り付けてもよい。具体的には、図12で例示するように、誘電体グリーンシート51と、当該誘電体グリーンシート51と同じ幅の内部電極パターン52とを交互に積層することで、積層部分を得る。次に、積層部分の側面に、サイドマージンシート55を貼り付ける。サイドマージンシート55は、誘電体グリーンシート51と同じ成分であってもよく、添加化合物等が異なっていてもよい。
(焼成工程)
このようにして得られたセラミック積層体を、N雰囲気で脱バインダ処理した後に酸素分圧10-5~10-8atmの還元雰囲気中で1100~1300℃で10分~2時間焼成する。このようにして、積層チップ10が得られる。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃~1000℃で再酸化処理を行ってもよい。
(外部電極形成工程)
金属粉末、ガラスフリット、バインダ、および溶剤を含む、下地層形成用の金属導電ペーストを積層チップ10の両端面に塗布し、乾燥させる。金属粉末は、Cu粉末に加えてNi粉末を含んでいる。Cu量を100wt%とした場合に、Ni量は、1wt%以上、10wt%以下である。その後、下地層形成用の金属ペーストを焼き付ける。それにより、下地層21が形成される。なお、バインダおよび溶剤は、焼き付けによって蒸発する。その後、めっきによって、Cuめっき層22、Niめっき層23およびSnめっき層24を、下地層21上に形成する。なお、焼き付け温度は、780℃以上860℃以下であることが好ましく、800℃以上840℃以下であることがより好ましい。
本実施形態に係る製造方法によれば、下地層形成用の金属導電ペーストにNi粉を添加することから、内部電極層12と下地層21との間で、拡散の駆動力となるCu濃度差を小さくすることができる。それにより、下地層21の焼き付け温度を下げなくても、内部電極層12へのCuの拡散が抑制され、クラックの発生を抑制することができるようになる。下地層形成用の金属導電ペーストにおいて、Cu量を100wt%とした場合にNi量を1wt%以上とすることで、Cu濃度差を十分に小さくすることができる。Cu量を100wt%とした場合にNi量を10wt%以下とすることで、緻密化を十分に向上させることができる。
内部電極層12と下地層21との間におけるCu濃度差を十分に小さくする観点から、下地層形成用の金属導電ペーストにおいて、Cu量を100wt%とした場合に、Ni量は、3wt%以上であることが好ましく、5wt%以上であることがより好ましい。
一方、緻密度不足を抑制する観点から、下地層形成用の金属導電ペーストにおいて、Cu量を100wt%とした場合に、Ni量は、7wt%以下であることが好ましい。
下地層21の緻密度を向上させる目的で、下地層形成用の金属導電ペーストに、ガラス成分を添加することが好ましい。ガラス成分として、例えば、BaO-B-ZnO系、SiO-ZnO-CaO系、SiO-BaO-ZnO系などが挙げられる。
下地層形成用の金属導電ペーストにおけるガラス成分の量が少なすぎると、下地層21の緻密度を十分に向上させることができないおそれがある。そこで、下地層形成用の金属導電ペーストにおけるガラス成分量に下限を設けることが好ましい。例えば、下地層形成用の金属導電ペーストにおいて、ガラス成分量は、構成する金属成分に対して7重量部以上であることが好ましく、10重量部以上であることがより好ましい。
一方、下地層形成用の金属導電ペーストにおけるガラス成分の量が多すぎると、融着、ガラス浮き、めっき付き不良などのおそれがある。そこで、下地層形成用の金属導電ペーストにおけるガラス成分量に上限を設けることが好ましい。例えば、下地層形成用の金属導電ペーストにおいて、ガラス成分量は、構成する金属成分に対して13重量部以下であることが好ましく、10重量部以下であることがより好ましい。
下地層形成用の金属導電ペーストがNiと、Znを含むガラス成分とを含有していると、下地層21の焼き付けの過程においてNiおよびZnを含む酸化物が形成される。したがって、焼き付け完了時には余分なガラス成分量が減る。この場合、過剰なガラス成分が下地層21の表面に吐き出される量が減ることになる。それにより、融着抑制が可能になるものと考えられる。
下地層形成用の金属導電ペーストにおいて、Ni粉末の平均粒径が大きすぎると、Ni粉末とガラス成分との接触確率が減少し、NiおよびZnを含む酸化物の形成量が少なくなるおそれがある。そこで、下地層形成用の金属導電ペーストにおいて、Ni粉末の平均粒径に上限を設けることが好ましい。例えば、下地層形成用の金属ペーストにおいて、Ni粉末の平均粒径は、5μm以下であることが好ましく、1μm以下であることがより好ましい。
一方、下地層形成用の金属導電ペーストにおいて、Ni粉末の平均粒径が小さすぎると、ペースト作製時に凝集しやすくなり、均一なNi粉末の添加が困難となるおそれがある。そこで、下地層形成用の金属導電ペーストにおいて、Ni粉末の平均粒径に下限を設けることが好ましい。例えば、下地層形成用の金属ペーストにおいて、Ni粉末の平均粒径は、0.1μm以上であることが好ましく、0.5μm以上であることがより好ましい。
下地層形成用の金属導電ペーストにおいて、Cu粉末の平均粒径が大きすぎると、緻密度不足のおそれがある。そこで、下地層形成用の金属導電ペーストにおいて、Cu粉末の平均粒径に上限を設けることが好ましい。例えば、下地層形成用の金属ペーストにおいて、Cu粉末の平均粒径は、10μm以下であることが好ましく、5μm以下であることがより好ましい。
一方、下地層形成用の金属導電ペーストにおいて、Cu粉末の平均粒径が小さすぎると、ブリスタ発生のおそれがある。そこで、下地層形成用の金属導電ペーストにおいて、Cu粉末の平均粒径に下限を設けることが好ましい。例えば、下地層形成用の金属ペーストにおいて、Cu粉末の平均粒径は、0.5μm以上であることが好ましく、1μm以上であることがより好ましい。
なお、上記各実施形態においては、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の電子部品を用いてもよい。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1)
チタン酸バリウム粉末に対して添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。チタン酸バリウム粉末に対して添加物を添加し、ボールミルで十分に湿式混合粉砕してカバー材料を得た。
カバー材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合した。得られたスラリを使用して、基材上にカバーシートを塗工して乾燥させた。
誘電体材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合した。得られたスラリを使用して、基材上に誘電体グリーンシートを塗工して乾燥させた。得られた誘電体グリーンシートに、Niを主成分金属とする、内部電極形成用の金属導電ペーストの電極パターンを印刷した。
カバーシートを40層積層し、電極パターンが印刷された誘電体グリーンシートを基材から剥離させて電極パターンが交互にシフトするように500層積層し、カバーシートを40層積層し、圧着し、所定形状にカットし、還元雰囲気中で焼成して積層チップを得た。
次に、金属粉末、ガラスフリット、バインダ、および溶剤を含む、下地層形成用の金属導電ペーストを積層チップの両端面に塗布し、乾燥させた。金属粉末には、Cu粉末に加えてNi粉末を含ませた。Ni粉末の平均粒径は、0.6μmとした。Cu粉末の平均粒径は、3μm前後とした。Cu量を100wt%とした場合に、Ni量は、1wt%とした。また、金属導電ペーストに、下地層を構成する金属成分に対して7重量部のガラスを添加した。ガラス材料として、BaO-B-ZnO系を用いた。その後、下地層形成用の金属導電ペーストを焼き付け、下地層を形成した。焼き付け温度は、800℃とした。焼き付け時間は、10分とした。焼き付け後の下地層の厚みは、25μmであった。その後、めっきによって、Cuめっき層、Niめっき層およびSnめっき層を、下地層上に形成した。
(実施例2)
実施例2では、下地層形成用の金属導電ペーストにおいて、Cu量を100wt%とした場合に、Ni量を5wt%とした。その他の条件は、実施例1と同様とした。
(実施例3)
実施例3では、下地層形成用の金属導電ペーストにおいて、Cu量を100wt%とした場合に、Ni量を5wt%とした。当該金属導電ペーストにおいて、ガラスの添加量を10重量部とした。その他の条件は、実施例1と同様とした。
(実施例4)
実施例4では、下地層形成用の金属導電ペーストにおいて、Cu量を100wt%とした場合に、Ni量を5wt%とした。当該金属導電ペーストにおいて、ガラスの添加量を13重量部とした。その他の条件は、実施例1と同様とした。
(実施例5)
実施例5では、下地層形成用の金属導電ペーストにおいて、Cu量を100wt%とした場合に、Ni量を10wt%とした。その他の条件は、実施例1と同様とした。
(実施例6)
実施例6では、下地層形成用の金属導電ペーストにおいて、Cu量を100wt%とした場合に、Ni量を10wt%とした。当該金属導電ペーストにおいて、ガラスの添加量を10重量部とした。その他の条件は、実施例1と同様とした。
(実施例7)
実施例7では、下地層形成用の金属導電ペーストにおいて、Cu量を100wt%とした場合に、Ni量を10wt%とした。当該金属導電ペーストにおいて、ガラスの添加量を13重量部とした。その他の条件は、実施例1と同様とした。
(実施例8)
実施例8では、下地層形成用の金属導電ペーストにおいて、Ni粉の平均粒径を0.1μmとし、Cu量を100wt%とした場合にNi量を5wt%とした。当該金属導電ペーストにおいて、ガラスの添加量を10重量部とした。その他の条件は、実施例1と同様とした。
(実施例9)
実施例9では、下地層形成用の金属導電ペーストにおいて、Ni粉の平均粒径を5μmとし、Cu量を100wt%とした場合にNi量を5wt%とした。当該金属導電ペーストにおいて、ガラスの添加量を10重量部とした。その他の条件は、実施例1と同様とした。
(比較例1)
比較例1では、下地層形成用の金属導電ペーストにNi粉を添加しなかった。その他の条件は、実施例1と同様とした。
(比較例2)
比較例2では、下地層形成用の金属ペーストにNi粉を添加しなかった。当該金属ペーストにおいて、ガラスの添加量を15重量部とした。その他の条件は、実施例1と同様とした。
(Cuの拡散長さ)
実施例1~9および比較例1,2について、下地層から内部電極層へのCuの拡散長さを測定した。Cuの拡散長さは、SEM(走査型電子顕微鏡:Scanning Electron Microscope)およびEDS(エネルギー分散型X線分析装置:Energy Dispersive x-ray Spectroscopy)を用いて測定した。結果を表1に示す。
(クラック発生率)
実施例1~9および比較例1,2について、クラック発生率を測定した。実施例1~9および比較例1,2について、それぞれ100個のサンプルに対して、クラックの発生しているサンプル数の比率を測定した。クラックが発生していれば不合格「×」と判定し、クラックが発生していなければ合格「〇」と判定した。結果を表1に示す。
(融着発生率)
実施例1~9および比較例1,2について、融着発生率を測定した。実施例1~9および比較例1,2について、それぞれ2000個のサンプルに対して、融着の発生しているサンプル数の比率を測定した。融着発生率が1.0%以上であれば不合格「×」と判定し、融着発生率が0.2%以上、1.0%未満であれば良好「△」と判定し、融着発生率が0.2%未満であれば非常に良好「〇」と判定した。結果を表1に示す。
(下地層におけるNiおよびZnを含む酸化物の形成)
実施例1~9および比較例1,2について、下地層において、NiおよびZnを含む酸化物が形成されているか否かを調べた。具体的には、EDSを用いて得られたマッピング画像を用いて、NiおよびZnを含む酸化物の有無を確認した。SEM像を併用することで、金属成分であるか酸化物成分であるかを確認した。NiおよびZnを含む酸化物の面積割合が0.5%未満となっていれば不合格「×」と判定し、0.5%以上、1.0%未満となっていれば良好「△」と判定し、1.0%以上となっていれば非常に良好「〇」と判定した。結果を表1に示す。
(緻密度)
実施例1~9および比較例1,2について、下地層の緻密度について調べた。SEM写真を撮影し、2値化処理を行い、金属成分とガラス成分が98%未満となっていれば不合格「×」と判定し、98%以上99%未満となっていれば良好「△」と判定し、99%以上となっていれば非常に良好「〇」と判定した。結果を表1に示す。
(ガラス浮き、Niめっき付き不良)
実施例1~9および比較例1,2について、下地層の表面におけるガラス浮きおよびNiめっき付き不良について調べた。Niめっきの被覆率が98%未満の場合はとなっていれば不合格「×」と判定し、98%以上100%未満となっていれば良好「△」と判定し、100%となっていれば非常に良好「〇」と判定した。
(総合評価)
実施例1~9および比較例1,2について、「クラック発生率」、「融着発生率」、「下地層におけるNiおよびZnを含む酸化物の形成」、「緻密度」、「ガラス浮きおよびNiめっき付き不良」の判定結果において1つでも「×」が含まれれば、総合評価を不合格「×」と判定した。「×」が含まれず、1つでも「△」が含まれれば、総合評価を良好「△」と判定した。全て「〇」であれば、総合評価を非常に良好「〇」と判定した。
比較例1については、総合評価が不合格「×」と判定された。これは、下地層にNiを添加しなかったために、Cu拡散長さが大きくなり、クラック発生率が大きくなってしまったからであると考えられる。比較例2についても、総合評価が不合格「×」と判定された。これは、下地層にNiを添加せずにCu拡散長さを小さくするために焼き付け温度を低下させざるを得ず、そのためにガラス量を多くせざるを得ずに「融着発生率」や「ガラス浮きおよびNiめっき付き不良」が不合格になってしまったからであると考えられる。
これらに対して、実施例1~9では、総合評価が良好「△」または非常に良好「〇」と判定された。これは、下地層の焼き付け温度を高くしても、下地層にNiを含ませたことでCu拡散長さを小さくすることができたからであると考えられる。
なお、実施例4と比較して、実施例2,3では、「融着発生率」および「ガラス浮きおよびNiめっき付き不良」の結果が良かった。これは、下地層へのガラス添加量を10重量部以下としたからであると考えられる。なお、実施例7では実施例4と同様に13重量部のガラスを添加しているが融着発生率などは「〇」になっている。実施例7は、Ni添加量が多く、やや緻密度不足になるため、ガラスが補っているためである。
実施例5と比較して、実施例6,7では緻密度の判定結果が良くなった。これは、実施例6,7では下地層へのガラス添加量を10重量部以上としたからであると考えられる。
実施例9と比較して、実施例8では「融着発生率」および「下地層におけるNiおよびZnを含む酸化物の形成」の結果が良くなった。これは、実施例8ではNi粒子が微細であるため、より均一にNiおよびZnを含む酸化物が多数形成され、結果としてガラス量が見かけ上減少し、余分なガラスが生成しないため、融着の発生が抑制されたためと考えられる。
Figure 2023018852000002
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
14 容量領域
15 エンドマージン
16 サイドマージン
20a,20b 外部電極
30 クラック
100 積層セラミックコンデンサ

Claims (8)

  1. セラミックを主成分とする誘電体層と、Niを主成分とする内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、
    前記2端面に形成された外部電極と、を備え、
    前記外部電極は、Cuを主成分として前記内部電極層と接触する下地層を備え、
    前記下地層は、Cu量を100wt%とした場合に、1wt%以上、10wt%以下のNiを含有することを特徴とするセラミック電子部品。
  2. 前記下地層は、NiおよびZnを含む酸化物を含有することを特徴とする請求項1に記載のセラミック電子部品。
  3. 前記下地層において、NiおよびZnを含む前記酸化物の平均粒径は、1μm以下であることを特徴とする請求項1または請求項2に記載のセラミック電子部品。
  4. 前記下地層は、Cuに対して7重量部以上、13重量部以下のガラス成分を含むことを特徴とする請求項1から請求項3のいずれか一項に記載のセラミック電子部品。
  5. 主成分セラミック粉末を含む誘電体グリーンシートと、Niを主成分金属とする内部電極形成用の金属導電ペーストと、を交互に積層し、対向する2端面に、積層された複数の前記内部電極形成用の金属導電ペーストを交互に露出させることによって、略直方体形状のセラミック積層体を形成し、
    前記セラミック積層体を焼成することで積層チップを形成し、
    前記2端面に接するように、Cu粉末を主成分金属とし、Cu量を100wt%とした場合に1wt%以上10wt%以下のNi粉末を含む、下地層形成用の金属導電ペーストを配置し、
    前記下地層形成用の金属導電ペーストを焼き付ける、ことを特徴とするセラミック電子部品の製造方法。
  6. 前記下地層形成用の金属導電ペーストの焼き付け温度は、780℃以上860℃以下であることを特徴とする請求項5に記載のセラミック電子部品の製造方法。
  7. 前記下地層形成用の金属導電ペーストにおいて、前記Ni粉末の平均粒径は、0.1μm以上、5μm以下であることを特徴とする請求項5または請求項6に記載のセラミック電子部品の製造方法。
  8. 前記下地層形成用の金属導電ペーストにおいて、前記Cu粉末の平均粒径は、0.5μm以上、10μm以下であることを特徴とする請求項5から請求項7のいずれか一項に記載のセラミック電子部品の製造方法。
JP2021123179A 2021-07-28 2021-07-28 セラミック電子部品およびセラミック電子部品の製造方法 Pending JP2023018852A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021123179A JP2023018852A (ja) 2021-07-28 2021-07-28 セラミック電子部品およびセラミック電子部品の製造方法
US17/860,946 US12112893B2 (en) 2021-07-28 2022-07-08 Ceramic electronic device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021123179A JP2023018852A (ja) 2021-07-28 2021-07-28 セラミック電子部品およびセラミック電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2023018852A true JP2023018852A (ja) 2023-02-09

Family

ID=85152022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021123179A Pending JP2023018852A (ja) 2021-07-28 2021-07-28 セラミック電子部品およびセラミック電子部品の製造方法

Country Status (2)

Country Link
US (1) US12112893B2 (ja)
JP (1) JP2023018852A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023018852A (ja) * 2021-07-28 2023-02-09 太陽誘電株式会社 セラミック電子部品およびセラミック電子部品の製造方法
KR20240103237A (ko) * 2022-12-27 2024-07-04 삼성전기주식회사 적층형 전자 부품

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4701827A (en) * 1986-02-10 1987-10-20 Kyocera Corporation Multilayer ceramic capacitor
KR101079382B1 (ko) 2009-12-22 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP2015035581A (ja) * 2013-07-10 2015-02-19 株式会社村田製作所 セラミック電子部品およびその製造方法
JP6679964B2 (ja) 2015-03-12 2020-04-15 株式会社村田製作所 積層セラミックコンデンサ
JP6597008B2 (ja) * 2015-07-16 2019-10-30 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP7426771B2 (ja) * 2018-04-11 2024-02-02 太陽誘電株式会社 積層セラミックコンデンサの製造方法
JP7506467B2 (ja) * 2019-11-18 2024-06-26 太陽誘電株式会社 セラミック電子部品の製造方法
JP2021103730A (ja) * 2019-12-25 2021-07-15 太陽誘電株式会社 セラミック電子部品および実装基板
JP2023018852A (ja) * 2021-07-28 2023-02-09 太陽誘電株式会社 セラミック電子部品およびセラミック電子部品の製造方法

Also Published As

Publication number Publication date
US20230043869A1 (en) 2023-02-09
US12112893B2 (en) 2024-10-08

Similar Documents

Publication Publication Date Title
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
TWI790686B (zh) 陶瓷電子零件及其製造方法
JP7290914B2 (ja) 積層セラミックコンデンサの製造方法
JP7274372B2 (ja) セラミック電子部品およびその製造方法
US12112893B2 (en) Ceramic electronic device and manufacturing method of the same
JP2018195672A (ja) 積層セラミックコンデンサおよびその製造方法
JP2022143334A (ja) セラミック電子部品およびその製造方法
TW202318452A (zh) 陶瓷電子零件及其製造方法
JP2021136375A (ja) セラミック電子部品およびその製造方法
JP7197985B2 (ja) セラミックコンデンサおよびその製造方法
JP2022133147A (ja) セラミック電子部品およびその製造方法
JP7269736B2 (ja) セラミック電子部品およびその製造方法
JP2020178114A (ja) セラミック電子部品、回路基板、およびセラミック電子部品の製造方法
JP2023102509A (ja) 積層セラミック電子部品およびその製造方法
JP2023063887A (ja) セラミック電子部品
JP2018195799A (ja) 積層セラミックコンデンサおよびその製造方法
JP7536434B2 (ja) セラミック電子部品の製造方法、およびシート部材
JP2022114552A (ja) セラミック電子部品およびその製造方法
WO2024176937A1 (ja) セラミック電子部品及びその製造方法
WO2024162392A1 (ja) セラミック電子部品およびその製造方法
WO2024204572A1 (ja) セラミック電子部品およびその製造方法
WO2024185365A1 (ja) 積層セラミック電子部品およびその製造方法
WO2024070428A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
WO2024172089A1 (ja) セラミック電子部品、セラミック電子部品の製造方法、及び実装基板
WO2024070427A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240618