JP2022133147A - セラミック電子部品およびその製造方法 - Google Patents

セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
JP2022133147A
JP2022133147A JP2021032058A JP2021032058A JP2022133147A JP 2022133147 A JP2022133147 A JP 2022133147A JP 2021032058 A JP2021032058 A JP 2021032058A JP 2021032058 A JP2021032058 A JP 2021032058A JP 2022133147 A JP2022133147 A JP 2022133147A
Authority
JP
Japan
Prior art keywords
internal electrode
concentration
layer
dielectric
concentration portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021032058A
Other languages
English (en)
Inventor
高太郎 水野
Kotaro Mizuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2021032058A priority Critical patent/JP2022133147A/ja
Priority to US17/678,917 priority patent/US20220277897A1/en
Priority to CN202210196930.3A priority patent/CN115083780A/zh
Publication of JP2022133147A publication Critical patent/JP2022133147A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】クラックの発生を抑制しつつ内部電極層の連続率を維持することができるセラミック電子部品およびその製造方法を提供する。【解決手段】積層セラミックコンデンサ100は、セラミックを主成分とする複数の誘電体層11と、複数の内部電極層12と、が積層された積層チップ10を備える。内部電極層は、Niと、Sと、Snと、を含むことで、Ni硫化物に対して、Snを含んだ安定な硫化物が形成されるため、Sの燃焼反応が抑制され、Sの急激な脱離による急激な収縮が抑制され、クラックを抑制する。【選択図】図1

Description

本発明は、セラミック電子部品およびその製造方法に関する。
積層セラミックコンデンサなどのセラミック電子部品は、チタン酸バリウムなどの誘電体材料を主原料とした誘電体グリーンシートの上に、ニッケル(Ni)などの金属材料からなる金属ペーストを印刷し、積層、圧着、カット、脱バインダ、焼成、外部電極塗布等を経て作製される。市場要求であるセラミック電子部品の小型大容量化のため、誘電体層の薄層化と同様、内部電極層の薄層化および高積層化が要求されている。
特開2003-129116号公報 特開2014-5491号公報
内部電極の薄層化のためには、焼成前の金属粉末の粒子の物理的サイズを極力小さくすることが求められる(例えば、特許文献1参照)。しかしながら、Niなどの卑金属微粒子を用いた場合、小径化に伴い、表面酸化量が増加する。表面酸化量が増加すると、表面酸素による脱バインダ進行が無視できなくなり、脱バインダクラックが頻出し、問題となり得る。
表面酸素の還元抑制のために、硫黄(S)を添加することが知られている(例えば、特許文献2参照)。しかしながら、Sの添加量が多くなると、Sが脱離する際に急激な収縮が生じるため、クラックが発生する。また、Sの燃焼反応により、雰囲気中の還元度が上がり、共材や誘電体の粒成長が加速され、内部電極の連続性が悪化する。
本発明は、上記課題に鑑みなされたものであり、クラックの発生を抑制しつつ内部電極層の連続率を維持することができるセラミック電子部品およびその製造方法を提供することを目的とする。
本発明に係るセラミック電子部品は、セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が積層された積層チップを備え、前記内部電極層は、Niと、Sと、Snと、を含むことを特徴とする。
上記セラミック電子部品の前記内部電極層において、厚さ方向の中心部よりも、前記誘電体層との界面近傍において、Sn濃度およびS濃度が高くてもよい。
上記セラミック電子部品において、前記内部電極層は、厚さ方向の中心部にNiを主成分とするNi層を備え、前記内部電極層において、前記Ni層よりも前記誘電体層側に前記Ni層よりもS濃度およびSn濃度の高い高濃度部が備わっていてもよい。
上記セラミック電子部品において、前記内部電極層は、厚さ方向の中心部にNiを主成分とするNi層を備え、前記内部電極層において、前記Ni層よりも前記誘電体層側に前記Ni層よりもS濃度の高い高S濃度部が備わり、前記高S濃度部よりも前記誘電体層側に前記高S濃度部よりもSn濃度の高い高Sn濃度部が備わっていてもよい。
上記セラミック電子部品において、前記内部電極層は、厚さ方向の中心部にNiを主成分とするNi層を備え、前記内部電極層において、前記Ni層よりも前記誘電体層側に前記Ni層よりもSn濃度の高い高Sn濃度部が備わり、前記高Sn濃度部よりも前記誘電体層側に前記高Sn濃度部よりもS濃度の高い高S濃度部が備わっていてもよい。
上記セラミック電子部品において、前記内部電極層は、0.4μm以下の厚みを有していてもよい。
本発明に係るセラミック電子部品の製造方法は、セラミック材料粉末と有機物のバインダとを含む誘電体グリーンシート上に、Sn、S、およびNiを含む導体用ペーストにて内部電極パターンを形成することによって積層単位を形成する工程と、前記積層単位を積層することによって積層体を形成する工程と、前記積層体を焼成する工程と、を含むことを特徴とする。
上記セラミック電子部品の製造方法の前記内部電極パターンにおいて、厚さ方向の中心部よりも、前記誘電体グリーンシートとの界面近傍において、Sn濃度およびS濃度を高くしてもよい。
上記セラミック電子部品の製造方法の前記内部電極パターンにおいて、厚さ方向の中心部にNiを主成分とするNiパターンよりも前記誘電体グリーンシート側に前記NiパターンよりもS濃度およびSn濃度の高い高濃度部を形成してもよい。
上記セラミック電子部品の製造方法の前記内部電極パターンにおいて、厚さ方向の中心部にNiを主成分とするNiパターンよりも前記誘電体グリーンシート側に前記NiパターンよりもS濃度の高い高S濃度部を形成し、前記高S濃度部よりも前記誘電体グリーンシート側に前記高S濃度部よりもSn濃度の高い高Sn濃度部を形成してもよい。
上記セラミック電子部品の製造方法の前記内部電極パターンにおいて、厚さ方向の中心部にNiを主成分とするNiパターンよりも前記誘電体グリーンシート側に前記NiパターンよりもSn濃度の高い高Sn濃度部を形成し、前記高Sn濃度部よりも前記誘電体グリーンシート側に前記高Sn濃度部よりもS濃度の高い高S濃度部を形成してもよい。
上記セラミック電子部品の製造方法において、前記Ni粉末における酸素(O)の量がNiに対して2mass%以上であり、0.042≦S/Sn重量比≦5.5であり、0.39≦O/Sn重量比≦40であってもよい。
本発明によれば、クラックの発生を抑制しつつ内部電極層の連続率を維持することができるセラミック電子部品およびその製造方法を提供することができる。
積層セラミックコンデンサの部分断面斜視図である。 図1のA-A線断面図である。 図1のB-B線断面図である。 (a)~(c)は内部電極層内の位置関係を例示する図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 (a)および(b)は積層工程を例示する図である。 (a)~(c)は内部電極パターン内の位置関係を例示する図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図2は、図1のA-A線断面図である。図3は、図1のB-B線断面図である。図1~図3で例示するように、積層セラミックコンデンサ100は、略直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、Ni(ニッケル)を主成分とする内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、誘電体層11と内部電極層12との積層体において、積層方向の最外層には内部電極層12が配置され、当該積層体の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11とセラミック材料の主成分が同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.25mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3-αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),ペロブスカイト構造を形成するBa1-x-yCaSrTi1-zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。1層あたりの誘電体層11の厚みは、例えば、0.05μm以上5μm以下であり、または0.1μm以上3μm以下であり、または0.2μm以上1μm以下である。
図2で例示するように、外部電極20aに接続された内部電極層12と外部電極20bに接続された内部電極層12とが対向する領域は、積層セラミックコンデンサ100において電気容量を生じる領域である。そこで、当該電気容量を生じる領域を、容量領域14と称する。すなわち、容量領域14は、異なる外部電極に接続された隣接する内部電極層12同士が対向する領域である。
外部電極20aに接続された内部電極層12同士が、外部電極20bに接続された内部電極層12を介さずに対向する領域を、エンドマージン15と称する。また、外部電極20bに接続された内部電極層12同士が、外部電極20aに接続された内部電極層12を介さずに対向する領域も、エンドマージン15である。すなわち、エンドマージン15は、同じ外部電極に接続された内部電極層12が異なる外部電極に接続された内部電極層12を介さずに対向する領域である。エンドマージン15は、電気容量を生じない領域である。
図3で例示するように、積層チップ10において、積層チップ10の2側面から内部電極層12に至るまでの領域をサイドマージン16と称する。すなわち、サイドマージン16は、上記積層構造において積層された複数の内部電極層12が2側面側に延びた端部を覆うように設けられた領域である。サイドマージン16も、電気容量を生じない領域である。
誘電体層11は、セラミック材料粉末、有機物のバインダなどを含む誘電体材料を焼成することによって形成される。内部電極層12は、Ni粉末を含む粉末材料、共材などを含むペースト材料を焼成することによって形成される。内部電極層12の薄層化のためには、内部電極層12を形成するためのNi粉末粒子の物理的サイズを極力小さくすることが求められる。しかしながら、Ni粉末を小径化すると、表面積が増加する。表面積が増加するに伴って、Ni粉末の表面酸化被膜の絶対量が増加する。Ni粉末において、Niに対する酸素(O)の量が多くなると、当該酸素が誘電体材料のバインダの酸化を促進することで、脱バインダが促進され、脱バインダクラックが頻出し、問題となり得る。脱バインダクラックとは、脱バインダが促進されることによって生じる収縮に起因するクラックのことである。
そこで、Ni粉末の還元抑制のために、ペースト材料に硫黄(S)を添加することが知られている。しかしながら、Niに対するSの添加量が多くなると、Sが脱離する際に急激な収縮が生じ、クラックが発生する。また、Sの燃焼反応により、雰囲気中の還元度が上がり、共材やセラミック材料粉末の粒成長が加速され、内部電極層12の連続性も悪化するおそれがある。
そこで、本実施形態に係る積層セラミックコンデンサ100は、クラックの発生を抑制しつつ内部電極層12の連続性を維持することができる構成を有している。
本実施形態にかかる積層セラミックコンデンサ100において、内部電極層12は、Niと、Sと、スズ(Sn)と、を含んでいる。上述したように、内部電極層12がSを含むことで、焼成時バインダの酸化が抑制されるため、脱バインダクラックを抑制することができる。さらに内部電極層12がSnを含むことで、Ni硫化物に対して、Snを含んだ安定な硫化物が形成されるため、Sの燃焼反応が抑制され、Sの急激な脱離による急激な収縮が抑制され、クラックを抑制することができる。また、Sの急激な脱離が抑制されることで、雰囲気の還元度の上昇が抑制され、セラミック材料粉末や共材の粒成長が抑制される。それにより、内部電極層12の連続率を高い値に維持することができる。以上のことから、クラックの発生を抑制しつつ内部電極層12の連続率を維持することができる。
内部電極層12がSを含む態様は特に限定されるものではないが、例えば、内部電極層12は、NiS(硫化ニッケル)、NiSO(硫酸ニッケル)などの態様でSを含んでいてもよい。内部電極層12がSnを含む態様は特に限定されるものではないが、例えば、内部電極層12は、Ni-Sn合金、BaSnO(スズ酸バリウム)などの態様でSnを含んでいてもよい。
焼成の過程でSが脱離しようとするため、誘電体層11との界面近傍にSが偏析するようになる。したがって、誘電体層11の界面近傍にSnも偏析していることが好ましい。例えば、図4(a)で例示するように、内部電極層12は、厚さ方向の中心部に、Niを主成分とするNi層61を備えている。内部電極層12は、さらに、Ni層61よりも隣接する誘電体層11側にNi層61よりもS濃度およびSn濃度の高い高濃度部62を備えている。高濃度部62においてSn濃度が高いことから、内部電極層12の表面に偏析するSの脱離を効果的に抑制することができる。それにより、Sの急激な脱離がより抑制される。高濃度部62は、例えば、NiS(硫化ニッケル)、NiSO(硫酸ニッケル)などを含んでいてもよく、Ni-Sn合金、BaSnO(スズ酸バリウム)などを含んでいてもよい。
または、図4(b)で例示するように、内部電極層12は、厚さ方向の中心部にNi層61を備えている。内部電極層12は、さらに、Ni層61よりも隣接する誘電体層11側に、Ni層61よりもS濃度の高い高S濃度部63を備えている。内部電極層12は、さらに、高S濃度部63よりも隣接する誘電体層11側に、高S濃度部63よりもSn濃度の高い高Sn濃度部64を備えている。高Sn濃度部64が高S濃度部63よりも誘電体層11側に位置することから、Sの脱離をより効果的に抑制することができる。高S濃度部63は、例えば、NiS(硫化ニッケル)、NiSO(硫酸ニッケル)などを含んでいてもよい、高Sn濃度部64は、Ni-Sn合金、BaSnO(スズ酸バリウム)などを含んでいてもよい。
または、図4(c)で例示するように、Ni層61よりも隣接する誘電体層11側に高Sn濃度部64が備わり、高Sn濃度部64よりも隣接する誘電体層11側に高S濃度部63が備わっていてもよい。この場合においても、高Sn濃度部64のSnが高S濃度部63のSの脱離を抑制することができる。
Ni層61、高濃度部62、高S濃度部63、および高Sn濃度部64の存在箇所については、nano-SIMSで計測することができる。例えば、Ni層61は、内部電極層12の厚さに対して30%以上の厚さで形成されている。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図5は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体層11を形成するための誘電体材料を用意する。誘電体層11に含まれるAサイト元素およびBサイト元素は、通常はABOの粒子の焼結体の形で誘電体層11に含まれる。例えば、BaTiOは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このBaTiOは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層11の主成分セラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル-ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
得られたセラミック材料粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、マグネシウム(Mg)、マンガン(Mn)、バナジウム(V)、クロム(Cr)、希土類元素(イットリウム(Y)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホロミウム(Ho)、エルビウム(Er)、ツリウム(Tm)およびイッテルビウム(Yb))の酸化物、または、コバルト(Co)、ニッケル(Ni)、リチウム(Li)、ホウ素(B)、ナトリウム(Na)、カリウム(K)もしくはケイ素(Si)を含む酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含むガラスが挙げられる。
例えば、セラミック材料粉末に添加化合物を含む化合物を湿式混合し、乾燥および粉砕してセラミック材料粉末を調製する。例えば、上記のようにして得られたセラミック材料粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。以上の工程により、誘電体材料が得られる。
(積層工程)
次に、得られた誘電体材料に、ポリビニルブチラール(PVB)樹脂等の有機物のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリを使用して、例えばダイコータ法やドクターブレード法により、基材51上に誘電体グリーンシート52を塗工して乾燥させる。基材51は、例えば、PET(ポリエチレンテレフタレート)フィルムである。
次に、図6(a)で例示するように、誘電体グリーンシート52上に、内部電極層12の形成用のペースト材料を印刷することによって、内部電極パターン53を形成する。図6(a)では、一例として、誘電体グリーンシート52上に4層の内部電極パターン53が所定の間隔を空けて形成されている。内部電極パターン53が形成された誘電体グリーンシート52を、積層単位とする。ペースト材料は、共材としてセラミック粒子を含んでいてもよい。セラミック粒子の主成分は、特に限定するものではないが、誘電体層11の主成分セラミックと同じであることが好ましい。例えば、平均粒子径が50nm以下のBaTiOを均一に分散させてもよい。
次に、誘電体グリーンシート52を基材51から剥がしつつ、図6(b)で例示するように、積層単位を積層する。次に、積層単位が積層されることで得られた積層体の上下にカバーシートを所定数(例えば2~10層)だけ積層して熱圧着させ、所定チップ寸法(例えば1.0mm×0.5mm)にカットする。図6(b)の例では、点線に沿ってカットする。カバーシートは、誘電体グリーンシート52と同じ成分であってもよく、添加化合物が異なっていてもよい。
(焼成工程)
このようにして得られたセラミック積層体を、N雰囲気で脱バインダ処理した後に外部電極20a,20bの下地層となる金属ペーストをディップ法で塗布し、酸素分圧10-5~10-8atmの還元雰囲気中で1100~1300℃で10分~2時間焼成する。このようにして、積層セラミックコンデンサ100が得られる。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃~1000℃で再酸化処理を行ってもよい。
(めっき処理工程)
その後、めっき処理により、外部電極20a,20bに、Cu,Ni,Sn等の金属コーティングを行ってもよい。以上の工程により、積層セラミックコンデンサ100を製造することができる。
(ペースト材料の構成)
本実施形態においては、内部電極層12の高積層化のために、内部電極層12を薄層化する。例えば、各内部電極層12の厚みは、1μm以下であり、0.4μm以下であり、0.2μm以下である。内部電極層12の薄層化のためには、内部電極層12の形成用のペースト材料に含まれるNi粉末として、小径のものを用いる。例えば、Ni粉末の平均粒径は、0.01μmから0.2μmであり、0.03μmから0.15μmであり、または0.05μmから0.11μmである。
Ni粉末を小径化しようとすると、Ni粉末の表面積が大きくなる。それに伴って、Ni粉末の表面酸化被膜の絶対量が増加する。そこで、例えば、Ni粉末に対する酸素の量が2mass%以上のものを用いることが好ましく、2.5mass%以上のものを用いることがより好ましい。それにより、十分に小さい粒径を有するNi粉末を用いることができるようになり、焼成後の内部電極層12の連続率を高い値に維持することができる。
Ni粉末に含まれる酸素によるバインダ酸化を抑制するために、ペースト材料は、S源を含んでいる。それにより、Ni粉末の還元が抑制され、バインダ酸化が抑制され、クラックの発生を抑制することができる。
また、Ni粉末は、Sn源を含んでいる。Niの微粒子にSn源が別に添加されていてもよく、Ni-Sn合金粉末をNi粉末として用いてもよい。Snの添加により、Ni硫化物に対して、Snを含んだ安定な硫化物が形成されるため、Sの燃焼反応が抑制され、Sの急激な脱離による急激な収縮が抑制される。また、雰囲気の還元度の上昇が抑制され、セラミック材料粉末や共材の粒成長が抑制される。それにより、内部電極層12の連続率を高い値に維持することができる。
なお、ペースト材料として、Sn、S、およびNiを含むペースト材料を用いてもよい。
ペースト材料においてS量に対するSn量が少なすぎると、Sの燃焼反応を十分に抑制できないおそれがある。そこで、S/Sn重量比に上限を設けることが好ましい。具体的には、S/Sn重量比≦5.5とすることが好ましく、5以下とすることがより好ましい。
ペースト材料においてO量に対するSn量が少なすぎると、表面酸素による脱バインダ進行が無視できなくなり、脱バインダクラックが発生するおそれがある。そこで、O/Sn重量比に上限を設けることが好ましい。具体的には、O/Sn重量比≦40とすることが好ましく、O/Sn重量比≦30とすることがより好ましい。
ペースト材料におけるSn量が多すぎると、焼成過程で内部電極層12に液相が出現し、内部電極層12に球状化が生じ、内部電極層12の連続率が悪化するおそれがある。そこで、S/Sn重量比に下限を設けることが好ましい。具体的には、0.042≦S/Sn重量比とすることが好ましく、0.08≦S/Sn重量比とすることがより好ましい。さらに、O/Sn重量比に下限を設けることが好ましい。具体的には、0.39≦O/Sn重量比とすることが好ましく、0.6≦O/Sn重量比とすることがより好ましい。
なお、ペースト材料は、Ni粉末を含む粉末材料に添加物を添加することによって得られる。粉末材料の時点で、Ni粉末における酸素(O)の量がNiに対して2mass%以上、0.042≦S/Sn重量比≦5.5で、0.39≦O/Sn重量比≦40の条件について満たしていてもよい。この場合には、粉末材料に添加物を添加した後のペースト材料においても、上記条件を満たしていればよい。粉末材料の時点で上記条件を満たしていない場合には、粉末材料に添加する添加物の成分を調整することによって、上記条件を満たせばよい。
Ni粉末における酸素量が多すぎると、表面酸素による脱バインダ進行が無視できなくなり、脱バインダクラックが発生するおそれがある。そこで、Ni粉末における酸素量に上限を設けることが好ましい。例えば、Ni粉末における酸素量は、5.5mass%以下であることが好ましく、4mass%以下であることがより好ましく、3mass%以下であることがさらに好ましい。
Niに対するS量が少ないと、十分にバインダ酸化を抑制できないおそれがある。そこで、Niに対するS量に下限を設けることが好ましい。例えば、Niに対するS量は、0.2mass%以上であることが好ましく、0.3mass%以上であることがより好ましい。なお、Niに対するS量とは、Ni+Sを100mass%とした場合のSの重量比率のことである。
Niに対するS量が多すぎると、Sの脱離量が多くなるおそれがある。そこで、Niに対するS量に上限を設けることが好ましい。例えば、Niに対するS量は、0.6mass%以下であることが好ましく、0.5mass%以下であることがより好ましく、0.4mass%以下であることがさらに好ましい。
Sの燃焼反応を抑制する観点から、Niに対するSn量は、0.065mass%以上であることが好ましく、0.1mass%以上であることがより好ましい。焼成過程での内部電極層12における液相出現を抑制する観点から、Niに対するSn量は、11mass%以下であることが好ましく、6mass%以下であることがより好ましい。なお、Niに対するSn量とは、Ni+Snを100mass%とした場合のSnの重量比率のことである。
図6(a)の積層工程において内部電極パターン53を形成する際に、図7(a)で例示するように、S濃度およびSn濃度が低いNiパターン531の上面および下面に、Niパターン531よりもS濃度およびSn濃度の高い高濃度部532を形成しておくことで、焼成後に図4(a)のような構成が得られる。図7(b)で例示するように、Niパターン531の上面および下面に、Niパターン531よりもS濃度の高い高S濃度部533を形成し、高S濃度部533のNiパターン531と反対側に、高S濃度部533よりもSn濃度の高い高Sn濃度部534を形成しておくことで、焼成後に図4(b)のような構成が得られる。図7(c)で例示するように、Niパターン531の上面および下面に高Sn濃度部534を形成し、高Sn濃度部534のNiパターン531と反対側に、高S濃度部533を形成しておくことで、焼成後に図4(c)のような構成が得られる。
なお、Sn、S、およびNiを含むペースト材料で内部電極パターン53を形成する場合、SnおよびSは、内部電極層12と誘電体層11との界面に偏析して図4(a)~図4(c)の構成が得られる。この際、高Sn濃度部534および高S濃度部533の位置関係は、SnおよびSの重量比によって調整することができる。
なお、上記各実施形態においては、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の電子部品を用いてもよい。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1,2および比較例)
チタン酸バリウム粉末に対して添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。誘電体材料に有機バインダとしてブチラール系、溶剤としてトルエン、エチルアルコールを加えてドクターブレード法にてPETの基材上に誘電体グリーンシートを塗工した。次に、誘電体グリーンシート上に、導電性金属ペーストを印刷することによって内部電極パターンを形成した。
実施例1では、図7(b)の内部電極パターンを形成し、図4(b)の内部電極層を焼成した。実施例2では、図7(c)の内部電極パターンを形成し、図4(c)の内部電極層を焼成した。比較例では、内部電極層形成用のペースト材料に、SまたはSnのいずれかのみを添加した。なお、内部電極パターンに含まれるNi粉末に関しては、合成条件により、表面酸化被膜量を調整した。また、ペースト調製段階での、S含有分散剤やSn含有有機金属錯体溶液の添加量や添加順により、S量、Sn量、Sの存在位置、およびSnの存在位置を調整した。
比較例の焼成前成分条件No.1については、Niに対する表面酸素量は2.30mass%であり、Niに対するS量は0.00mass%であり、Niに対するSn量は0.10mass%であり、S/Sn重量比は0.000であり、O/Sn重量比は23.000であった。比較例の焼成前成分条件No.2については、Niに対する表面酸素量は2.30mass%であり、Niに対するS量は0.41mass%であり、Niに対するSn量は0.00mass%であった。
実施例1および実施例2の焼成前成分条件No.3については、Niに対する表面酸素量は2.50mass%であり、Niに対するS量は0.13mass%であり、Niに対するSn量は0.10mass%であり、S/Sn重量比は1.286であり、O/Sn重量比は24.734であった。実施例1および実施例2の焼成前成分条件No.4については、Niに対する表面酸素量は3.00mass%であり、Niに対するS量は0.01mass%であり、Niに対するSn量は0.10mass%であり、S/Sn重量比は0.099であり、O/Sn重量比は29.681であった。実施例1および実施例2の焼成前成分条件No.5については、Niに対する表面酸素量は2.30mass%であり、Niに対するS量は0.41mass%であり、Niに対するSn量は0.10mass%であり、S/Sn重量比は4.056であり、O/Sn重量比は22.755であった。実施例1および実施例2の焼成前成分条件No.6については、Niに対する表面酸素量は2.56mass%であり、Niに対するS量は0.34mass%であり、Niに対するSn量は0.10mass%であり、S/Sn重量比は3.364であり、O/Sn重量比は25.328であった。実施例1および実施例2の焼成前成分条件No.7については、Niに対する表面酸素量は3.98mass%であり、Niに対するS量は0.25mass%であり、Niに対するSn量は0.10mass%であり、S/Sn重量比は2.473であり、O/Sn重量比は39.376であった。実施例1および実施例2の焼成前成分条件No.8については、Niに対する表面酸素量は2.50mass%であり、Niに対するS量は0.13mass%であり、Niに対するSn量は5.89mass%であり、S/Sn重量比は0.022であり、O/Sn重量比は0.425であった。実施例1および実施例2の焼成前成分条件No.9については、Niに対する表面酸素量は3.00mass%であり、Niに対するS量は0.01mass%であり、Niに対するSn量は5.89mass%であり、S/Sn重量比は0.002であり、O/Sn重量比は0.510であった。実施例1および実施例2の焼成前成分条件No.10については、Niに対する表面酸素量は2.30mass%であり、Niに対するS量は0.41mass%であり、Niに対するSn量は5.89mass%であり、S/Sn重量比は0.070であり、O/Sn重量比は0.391であった。実施例1および実施例2の焼成前成分条件No.11については、Niに対する表面酸素量は2.56mass%であり、Niに対するS量は0.34mass%であり、Niに対するSn量は5.89mass%であり、S/Sn重量比は0.058であり、O/Sn重量比は0.435であった。実施例1および実施例2の焼成前成分条件No.12については、Niに対する表面酸素量は3.98mass%であり、Niに対するS量は0.25mass%であり、Niに対するSn量は5.89mass%であり、S/Sn重量比は0.042であり、O/Sn重量比は0.676であった。実施例1および実施例2の焼成前成分条件No.13については、Niに対する表面酸素量は5.50mass%であり、Niに対するS量は0.01mass%であり、Niに対するSn量は5.89mass%であり、S/Sn重量比は0.001であり、O/Sn重量比は0.934であった。
内部電極パターンが形成された誘電体グリーンシートを470層積層し、還元雰囲気で焼成した。焼成後の積層チップの形状は、1.0mm×0.5mm×0.5mmであった。誘電体層の厚みは0.5μmであった。内部電極層の厚みは、0.4μmであった。
焼成後の内部電極層について、nano-SIMSによって計測したところ、実施例1では、図4(b)のように、内部電極層12は、厚さ方向の中心部にNi層61を備え、Ni層61よりも隣接する誘電体層11側に高S濃度部63を備え、高S濃度部63よりも隣接する誘電体層11側に高Sn濃度部64を備えていることを確認した。実施例2では、図4(c)のように、内部電極層12は、厚さ方向の中心部にNi層61を備え、Ni層61よりも隣接する誘電体層11側に高Sn濃度部64を備え、高Sn濃度部64よりも隣接する誘電体層11側に高S濃度部63を備えていることを確認した。
実施例1、実施例2、および比較例のそれぞれについて、各焼成前成分条件について、200個のサンプルを作製した。各200個のサンプルについて、クラックの発生頻度が5%を超えるものを不可判定(×)とし、1%以上5%以下のものを可判定(△)、1%未満のものを良判定(○)とした。また、チップ中央付近の断面研磨面のSEM観察(倍率2000倍、4視野平均)より集計した内部電極層の平均連続率が65%未満となるものを不可判定(×)とし、65%以上75%以下となるものを可判定(△)、75%を超えるものを良判定(○)とした。結果を表1に示す。
Figure 2022133147000002
比較例では、焼成前成分条件No.1について、クラックが不可判定(×)となった。これは、Sを添加しなかったことで、脱バインダクラックが発生したからであると考えられる。焼成前成分条件No.2についても、クラックが不可判定(×)となった。これは、Snを添加しなかったことで、Sの脱離が抑制されなかったからであると考えられる。
実施例1および実施例2では、いずれの焼成前成分条件であっても、クラックおよび連続率に不可判定(×)はなかった。これは、Niを含む内部電極層において、SおよびSnの両方が添加されたからであると考えられる。実施例2よりも実施例1において良判定(〇)が多いのは、高Sn濃度部が高S濃度部よりも外側に位置したことで、Sの脱離をより効果的に抑制できたからであると考えられる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
14 容量領域
15 エンドマージン
16 サイドマージン
20a,20b 外部電極
51 基材
52 誘電体グリーンシート
53 内部電極パターン
61 Ni層
62 高濃度部
63 高S濃度部
64 高Sn濃度部
531 Niパターン
532 高濃度部
533 高S濃度部
534 高Sn濃度部
100 積層セラミックコンデンサ

Claims (10)

  1. セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が積層された積層チップを備え、
    前記内部電極層は、Niと、Sと、Snと、を含むことを特徴とするセラミック電子部品。
  2. 前記内部電極層において、厚さ方向の中心部よりも、前記誘電体層との界面近傍において、Sn濃度およびS濃度が高いことを特徴とする請求項1に記載のセラミック電子部品。
  3. 前記内部電極層は、厚さ方向の中心部にNiを主成分とするNi層を備え、
    前記内部電極層において、前記Ni層よりも前記誘電体層側に前記Ni層よりもS濃度およびSn濃度の高い高濃度部が備わっていることを特徴とする請求項1または請求項2に記載のセラミック電子部品。
  4. 前記内部電極層は、厚さ方向の中心部にNiを主成分とするNi層を備え、
    前記内部電極層において、前記Ni層よりも前記誘電体層側に前記Ni層よりもS濃度の高い高S濃度部が備わり、前記高S濃度部よりも前記誘電体層側に前記高S濃度部よりもSn濃度の高い高Sn濃度部が備わっていることを特徴とする請求項1または請求項2に記載のセラミック電子部品。
  5. 前記内部電極層は、厚さ方向の中心部にNiを主成分とするNi層を備え、
    前記内部電極層において、前記Ni層よりも前記誘電体層側に前記Ni層よりもSn濃度の高い高Sn濃度部が備わり、前記高Sn濃度部よりも前記誘電体層側に前記高Sn濃度部よりもS濃度の高い高S濃度部が備わっていることを特徴とする請求項1または請求項2に記載のセラミック電子部品。
  6. 前記内部電極層は、0.4μm以下の厚みを有することを特徴とする請求項1から請求項5のいずれか一項に記載のセラミック電子部品。
  7. セラミック材料粉末と有機物のバインダとを含む誘電体グリーンシート上に、Sn、S、およびNiを含む導体用ペーストにて内部電極パターンを形成することによって積層単位を形成する工程と、
    前記積層単位を積層することによって積層体を形成する工程と、
    前記積層体を焼成する工程と、を含むことを特徴とするセラミック電子部品の製造方法。
  8. 前記内部電極パターンにおいて、厚さ方向の中心部よりも、前記誘電体グリーンシートとの界面近傍において、Sn濃度およびS濃度を高くすることを特徴とする請求項7に記載のセラミック電子部品の製造方法。
  9. 前記内部電極パターンにおいて、厚さ方向の中心部にNiを主成分とするNiパターンよりも前記誘電体グリーンシート側に前記NiパターンよりもSn濃度の高い高Sn濃度部を形成し、前記高Sn濃度部よりも前記誘電体グリーンシート側に前記高Sn濃度部よりもS濃度の高い高S濃度部を形成することを特徴とする請求項7または請求項8に記載のセラミック電子部品の製造方法。
  10. 前記Ni粉末における酸素(O)の量がNiに対して2mass%以上であり、
    0.042≦S/Sn重量比≦5.5であり、
    0.39≦O/Sn重量比≦40であることを特徴とする請求項7から請求項9のいずれか一項に記載のセラミック電子部品の製造方法。
JP2021032058A 2021-03-01 2021-03-01 セラミック電子部品およびその製造方法 Pending JP2022133147A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021032058A JP2022133147A (ja) 2021-03-01 2021-03-01 セラミック電子部品およびその製造方法
US17/678,917 US20220277897A1 (en) 2021-03-01 2022-02-23 Ceramic electronic device, powder material, paste material, and manufacturing method of ceramic electronic device
CN202210196930.3A CN115083780A (zh) 2021-03-01 2022-03-01 陶瓷电子器件、粉末材料、膏剂材料和陶瓷电子器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021032058A JP2022133147A (ja) 2021-03-01 2021-03-01 セラミック電子部品およびその製造方法

Publications (1)

Publication Number Publication Date
JP2022133147A true JP2022133147A (ja) 2022-09-13

Family

ID=83229514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021032058A Pending JP2022133147A (ja) 2021-03-01 2021-03-01 セラミック電子部品およびその製造方法

Country Status (1)

Country Link
JP (1) JP2022133147A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024071420A1 (ja) * 2022-09-30 2024-04-04 太陽誘電株式会社 セラミック電子部品、包装体、回路基板、およびセラミック電子部品の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024071420A1 (ja) * 2022-09-30 2024-04-04 太陽誘電株式会社 セラミック電子部品、包装体、回路基板、およびセラミック電子部品の製造方法

Similar Documents

Publication Publication Date Title
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7290914B2 (ja) 積層セラミックコンデンサの製造方法
JP7348890B2 (ja) セラミック電子部品およびその製造方法
JP7274372B2 (ja) セラミック電子部品およびその製造方法
JP7262181B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7131955B2 (ja) 積層セラミックコンデンサおよびその製造方法
JPH11273985A (ja) 誘電体セラミックおよびその製造方法、ならびに、積層セラミック電子部品およびその製造方法
JP7186014B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2018195672A (ja) 積層セラミックコンデンサおよびその製造方法
JP2021190669A (ja) 積層セラミックコンデンサおよび誘電体材料
JP2012169620A (ja) 積層セラミック電子部品及びその製造方法
JP2018041814A (ja) 積層セラミックコンデンサおよびその製造方法
JP2022157148A (ja) セラミック電子部品およびその製造方法
TW202318452A (zh) 陶瓷電子零件及其製造方法
JP7197985B2 (ja) セラミックコンデンサおよびその製造方法
JP2022143334A (ja) セラミック電子部品およびその製造方法
JP2022133147A (ja) セラミック電子部品およびその製造方法
JP2020202245A (ja) セラミック電子部品の製造方法
JP2021141131A (ja) セラミック電子部品の製造方法、および金属導電ペースト
JP7171315B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2022133146A (ja) 粉末材料、ペースト材料、およびセラミック電子部品の製造方法
JP2021136375A (ja) セラミック電子部品およびその製造方法
JP2021082644A (ja) セラミック電子部品の製造方法
JP2020178114A (ja) セラミック電子部品、回路基板、およびセラミック電子部品の製造方法
WO2024070416A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240221