JP2020178114A - セラミック電子部品、回路基板、およびセラミック電子部品の製造方法 - Google Patents

セラミック電子部品、回路基板、およびセラミック電子部品の製造方法 Download PDF

Info

Publication number
JP2020178114A
JP2020178114A JP2020016251A JP2020016251A JP2020178114A JP 2020178114 A JP2020178114 A JP 2020178114A JP 2020016251 A JP2020016251 A JP 2020016251A JP 2020016251 A JP2020016251 A JP 2020016251A JP 2020178114 A JP2020178114 A JP 2020178114A
Authority
JP
Japan
Prior art keywords
metal
internal electrode
electronic component
electrode layers
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020016251A
Other languages
English (en)
Other versions
JP7427460B2 (ja
Inventor
健大 田中
Takehiro Tanaka
健大 田中
高太郎 水野
Kotaro Mizuno
高太郎 水野
裕介 小和瀬
Yusuke Kowase
裕介 小和瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to US16/852,321 priority Critical patent/US11557432B2/en
Publication of JP2020178114A publication Critical patent/JP2020178114A/ja
Application granted granted Critical
Publication of JP7427460B2 publication Critical patent/JP7427460B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Thermistors And Varistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 耐湿性および信頼性を向上させることができるセラミック電子部品およびその製造方法を提供する。【解決手段】 セラミックを主成分とする複数の誘電体層と複数の内部電極層とが交互に積層され、積層された複数の内部電極層が交互に対向する2端面に露出するように形成された積層チップと、前記2端面に形成された外部電極と、を備え、外部電極は第1金属を主成分とし、20μm以下の最大厚みを有し、内部電極層は第1金属よりも融点が高い第2金属と第1金属とを含み、第2金属に対する第1金属の拡散係数は第1金属に対する第2金属の拡散係数よりも大きく、1対の外部電極のうち同一の外部電極に接続された内部電極層のうち互いに隣り合う10層の内部電極層の範囲において同一の外部電極と前記10層の内部電極層との接続箇所に前記10層の内部電極層の隣り合う内部電極層の間隔以上の長さを内部電極層の積層方向に有する空間が1個以下である。【選択図】 図7

Description

本発明は、セラミック電子部品、回路基板、およびセラミック電子部品の製造方法に関する。
積層セラミックコンデンサなどのセラミック電子部品は、優れた容量密度を有することから、幅広い電子機器に用いられている。外部電極として、一般的にCu(銅)が用いられる。Cuの最適な焼結温度は誘電体層の最適な焼結温度と異なるため、セラミック本体を焼結した後に、ペースト化したCu材料を内部電極露出部に塗布して焼き付ける。
特開2001−210545号公報 特開2014−241453号公報
セラミック電子部品の容量体積密度向上のために、例えば外部電極をより薄く形成することが考えられる(例えば、特許文献1参照)。しかしながら、Ni内部電極およびCu外部電極を用いたセラミック電子部品では、焼き付け時に外部電極のCuが内部電極へ大量に拡散する(例えば、特許文献2参照)。内部電極のNiが外部電極へ拡散する量が、外部電極のCuが内部電極へ拡散する量より少ないため、内部電極の膨張により、外部電極と内部電極と誘電体層との間に空間が発生する。外部電極を薄層化した場合には外部電極の厚さに対して空間が相対的に大きくなるために、耐湿性、耐圧性および信頼性が悪化するおそれがある。
本発明は、上記課題に鑑みなされたものであり、耐湿性、耐圧性および信頼性を向上させることができるセラミック電子部品、回路基板、およびセラミック電子部品の製造方法を提供することを目的とする。
本発明に係るセラミック電子部品は、セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、前記2端面に形成された1対の外部電極と、を備え、前記外部電極は、第1金属を主成分とし、20μm以下の最大厚みを有し、前記内部電極層は、前記第1金属よりも融点が高い第2金属と、前記第1金属とを含み、前記第2金属に対する前記第1金属の拡散係数は、前記第1金属に対する前記第2金属の拡散係数よりも大きく、前記1対の外部電極のうち同一の外部電極に接続された前記内部電極層のうち互いに隣り合う10層の内部電極層の範囲において、前記同一の外部電極と前記10層の内部電極層との接続箇所に前記10層の内部電極層の隣り合う内部電極層の間隔以上の長さを前記内部電極層の積層方向に有する空間が1個以下であることを特徴とする。
上記セラミック電子部品において、前記第1金属をCuとし、前記第2金属をNiとしてもよい。
上記セラミック電子部品において、前記内部電極層における前記第1金属のモル分率は、10%以上90%以下としてもよい。
上記セラミック電子部品において、前記内部電極層における前記第1金属のモル分率は、15%以上66%以下としてもよい。
上記セラミック電子部品において、前記内部電極層における前記第1金属のモル分率は、15%以上33%以下としてもよい。
本発明に係る回路基板は、上記いずれかのセラミック電子部品を実装した回路基板である。
本発明に係るセラミック電子部品の製造方法は、誘電体層グリーンシートと、第1金属および第2金属を含む内部電極形成用の金属導電ペーストと、を交互に積層し、積層された前記金属導電ペーストを交互に対向する2端面に露出させることによって、略直方体形状のセラミック積層体を形成する第1工程と、前記セラミック積層体を焼成することで積層チップを形成する第2工程と、前記積層チップの2端面に、前記第1金属を主成分としかつ最大厚みが20μm以下の外部電極を焼き付ける第3工程と、を含み、前記第2金属の融点は前記第1金属の融点よりも高く、前記第2金属に対する前記第1金属の拡散係数は、前記第1金属に対する前記第2金属の拡散係数よりも大きく、前記金属導電ペーストにおいて、前記第1金属および前記第2金属の合計量に対する前記第1金属のモル分率は、10%以上90%以下であることを特徴とする。
本発明によれば、耐湿性、耐圧性および信頼性を向上させることができるセラミック電子部品、回路基板、およびセラミック電子部品の製造方法を提供することができる。
積層セラミックコンデンサの部分断面斜視図である。 図1のA−A線断面図である。 図1のB−B線断面図である。 (a)はサイドマージンの断面の拡大図であり、(b)はエンドマージンの断面の拡大図である。 内部電極層をNiとし、積層チップを焼成した後に、積層チップの2端面にCuの外部電極を焼き付けた場合の、内部電極層におけるCu検出量を例示するEDSライン分析結果である。 誘電体層と内部電極層と外部電極との間に発生する空間を例示する図である。 誘電体層と内部電極層と外部電極との間を例示する図である。 セラミック電子部品を回路基板に実装した図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 実施例10における内部電極層におけるCu検出量を例示するEDSライン分析結果である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
まず、セラミック電子部品の一例として、積層セラミックコンデンサの概要について説明する。図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図2は、図1のA−A線断面図である。図3は、図1のB−B線断面図である。図1〜図3で例示するように、積層セラミックコンデンサ100は、直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、誘電体層11と内部電極層12との積層体において、積層方向の最外層には内部電極層12が配置され、当該積層体の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11とセラミック材料の主成分が同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.25mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
外部電極20a,20bは、第1金属を主成分とする。本実施形態においては、一例として、第1金属としてCu(銅)を用いる。内部電極層12は、当該第1金属よりも融点の高い第2金属を含んでいる。本実施形態においては、一例として、第2金属としてNi(ニッケル)を用いる。誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3−αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),ペロブスカイト構造を形成するBa1-x−yCaSrTi1−zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。
図2で例示するように、外部電極20aに接続された内部電極層12と外部電極20bに接続された内部電極層12とが対向する領域は、積層セラミックコンデンサ100において電気容量を生じる領域である。そこで、当該領域を、容量領域14と称する。すなわち、容量領域14は、異なる外部電極に接続された2つの隣接する内部電極層12が対向する領域である。
外部電極20aに接続された内部電極層12同士が、外部電極20bに接続された内部電極層12を介さずに対向する領域を、エンドマージン15と称する。また、外部電極20bに接続された内部電極層12同士が、外部電極20aに接続された内部電極層12を介さずに対向する領域も、エンドマージン15である。すなわち、エンドマージン15は、同じ外部電極に接続された内部電極層12が異なる外部電極に接続された内部電極層12を介さずに対向する領域である。エンドマージン15は、容量を生じない領域である。
図3で例示するように、積層チップ10において、積層チップ10の2側面から内部電極層12に至るまでの領域をサイドマージン16と称する。すなわち、サイドマージン16は、上記積層構造において積層された複数の内部電極層12が2側面側に延びた端部を覆うように設けられた領域である。
図4(a)は、サイドマージン16の断面の拡大図である。サイドマージン16は、誘電体層11と逆パターン層17とが、容量領域14における誘電体層11と内部電極層12との積層方向において交互に積層された構造を有する。容量領域14の各誘電体層11とサイドマージン16の各誘電体層11とは、互いに連続する層である。この構成によれば、容量領域14とサイドマージン16との段差が抑制される。
図4(b)は、エンドマージン15の断面の拡大図である。サイドマージン16との比較において、エンドマージン15では、積層される複数の内部電極層12のうち、1つおきにエンドマージン15の端面まで内部電極層12が延在する。また、内部電極層12がエンドマージン15の端面まで延在する層では、逆パターン層17が積層されていない。容量領域14の各誘電体層11とエンドマージン15の各誘電体層11とは、互いに連続する層である。この構成によれば、容量領域14とエンドマージン15との段差が抑制される。
一般的に、金属粉末の焼結温度は、セラミック粉末の焼結温度よりも低くなる傾向にある。そこで、本実施形態においては、内部電極層12に、外部電極20a,20bの主成分である第1金属の融点よりも高い融点を有する第2金属を含ませてある。この場合、積層チップ10を焼成する際の誘電体層11の最適な焼結温度と内部電極層12の最適な焼結温度との差を小さくすることができる。それにより、内部電極層12の過焼結を抑制しつつ、誘電体層11と内部電極層12とを同時に焼成することができる。
しかしながら、第1金属の融点が低いため、外部電極20a,20bを誘電体層11と一緒に焼成することは困難である。そこで、例えば、積層チップ10を焼成した後に、ペースト化した第1金属を内部電極層12の露出部(積層チップ10の2端面)に塗布して焼き付けることで、外部電極20a,20bを形成することができる。
ここで、Ni内部電極およびCu外部電極を用いた積層セラミックコンデンサについて検討する。Ni内部電極およびCu外部電極を用いた積層セラミックコンデンサでは、焼き付け時に外部電極のCuが内部電極へ大量に拡散する。Cuに対するNiの拡散係数よりもNiに対するCuの拡散係数の方が大きいため、内部電極のNiが外部電極へ拡散する量よりも、外部電極のCuが内部電極へ拡散する量の方が多くなる。それにより、内部電極が膨張し、外部電極と内部電極と誘電体層との間に空間が発生する。外部電極を薄層化した場合には外部電極の厚さに対して空間が相対的に大きくなるために、耐湿性、耐圧性および信頼性が悪化するおそれがある。
図5は、内部電極層をNiとし、積層チップを焼成した後に、積層チップの2端面にCuの外部電極を焼き付けた場合の、内部電極層におけるCu検出量を例示するEDSライン分析結果である。図5において、横軸は積層チップの端面からの内部電極層の延在方向の位置を示し、0が内部電極と外部電極との接続地点、−側が内部電極層側、+側が外部電極側である。縦軸は、1秒あたりのX線の検出数を示す。内部電極層の焼成時には、内部電極層にCuは添加していない。図5に示すように、内部電極層の焼成時にはCuを添加していないものの、積層チップの端面近傍では多くのCuが検出されている。
この場合、内部電極層の膨張により、外部電極と内部電極層と誘電体層との間に空間が発生する。例えば、図6で例示するように、エンドマージン15における内部電極層12と外部電極20bとの接続箇所において、積層方向の長さが隣り合う内部電極層12の間隔以上の空間18が生じるようになる。ここでの隣り合う内部電極層12とは、容量領域においては外部電極20aに接続された内部電極層12の1層を挟んで隣り合う2層のことである。もう一方のエンドマージン15における内部電極層12と外部電極20aとの接続箇所でも、積層方向の長さが隣り合う内部電極層12の間隔以上の空間18が生じるようになる。外部電極が薄層化されて外部電極の厚みに対して空間が相対的に大きくなると、積層セラミックコンデンサの耐湿性、耐圧性および信頼性が悪化するおそれがある。なお、図6において、誘電体層11、内部電極層12および外部電極20bのハッチを省略し、空間18に網掛けを付してある。
近年、積層セラミックコンデンサ100の容量体積密度を向上させることが求められている。そこで、外部電極20a,20bを薄層化することが望まれている。本実施形態においては、外部電極20a,20bは、20μm以下の最大厚みを有している。この場合においては、外部電極20a,20bと内部電極層12と誘電体層11との間の空間は少ないことが望まれる。
そこで、内部電極層12は、第2金属に加えて、第1金属を含んでいる。この場合、外部電極20a,20bと内部電極層12との間において、第1金属の濃度差が低減される。それにより、第2金属に対する第1金属の拡散係数が第1金属に対する第2金属の拡散係数よりも大きくても、外部電極20a,20bから内部電極層12へ拡散する第1金属量を抑制することができる。その結果、図7で例示するように、1対の外部電極20a,20bのうち同一の外部電極に接続される内部電極層12のうち互いに隣り合う10層の内部電極層12の範囲において、当該同一の外部電極と当該10層の内部電極層12との接続箇所に当該10層の内部電極層12の各間隔以上の長さを有する空間が1個以下とすることができる。ここでの空間の長さは、積層方向の長さのことである。このような構造により、外部電極20a,20bの厚みに対して空間が相対的に小さくなるため、積層セラミックコンデンサ100の耐湿性、耐圧性および信頼性が向上する。なお、図7の例では、当該10層の内部電極層12の各間隔未満の空間が形成されているものの、当該各間隔以上の長さを有する空間は、形成されていない。
なお、外部電極20a,20bが薄く形成されている場合に、空間の発生を抑制する効果が顕著となる。例えば、外部電極20a,20bの最大厚みが18μm以下の場合に空間の発生を抑制する効果が顕著となり、最大厚みが15μm以下の場合に空間の発生を抑制する効果がより顕著となる。
本実施形態においては、第1金属の一例としてCuを用いて第2金属の一例としてNiを用いているが、それに限られない。これら以外にも、第1金属よりも第2金属の融点が大きく、第2金属に対する第1金属の拡散係数が第1金属に対する第2金属の拡散係数よりも大きければ、第1金属および第2金属の組み合わせとして採用することができる。
なお、内部電極層12における第1金属のモル分率が低いと、内部電極層12と外部電極層20a,20bとの間で第1金属の濃度差が十分に低減されないおそれがある。そこで、内部電極層12における第1金属のモル分率に下限を設けることが好ましい。例えば、内部電極層12における第1金属のモル分率は、10%以上であることが好ましく、15%以上であることがより好ましい。一方、内部電極層12における第1金属のモル分率が高いと、内部電極層12全体における融点が低下して、焼成時に内部電極層12に過焼結が生じ、内部電極層12の連続性が低下するおそれがある。そこで、内部電極層12における第1金属のモル分率に上限を設けることが好ましい。例えば、内部電極層12における第1金属のモル分率は、90%以下であることが好ましく、66%以下であることがより好ましく、33%以下であることがさらに好ましい。特に、内部電極層12における第1金属のモル分率が15%以上であると、焼成後の微小な空隙の形成が抑制され、内部電極層12における第1金属のモル分率が33%以下であると、焼成時の内部電極層12の流動が抑制されて誘電体層11の間隔のばらつきが抑制される。その結果、耐圧性が特に向上する。
図8は、実施形態に係る回路基板200を例示する図である。図8で例示するように、回路基板200は、基板201上に積層セラミックコンデンサ100が実装された構造を有する。配線パターン202a、配線パターン202bなどは、基板201上の実装面に実装される。外部電極20aは、ハンダ203aを介して配線パターン202aに接続されることで、配線パターン202aに電気的に接続される。外部電極20bは、ハンダ203bを介して配線パターン202bに接続されることで、配線パターン202bに電気的に接続される。このように、積層セラミックコンデンサ100は、基板201上に実装されていてもよい。
積層セラミックコンデンサ100が実装された回路基板200は、耐湿性、信頼性、耐圧性に優れ、良好な静電容量比、tanδ比の特性を得ることができる。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図9は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、図9で例示するように、誘電体層11を形成するための誘電体材料を用意する。誘電体層11に含まれるAサイト元素およびBサイト元素は、通常はABOの粒子の焼結体の形で誘電体層11に含まれる。例えば、BaTiOは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このBaTiOは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層11を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル−ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg(マグネシウム)、Mn(マンガン),V(バナジウム),Cr(クロム),希土類元素(Y(イットリウム),Sm(サマリウム),Eu(ユウロピウム),Gd(ガドリニウム),Tb(テルビウム),Dy(ジスプロシウム),Ho(ホルミウム),Er(エルビウム),Tm(ツリウム)およびYb(イッテルビウム))の酸化物、並びに、Co(コバルト),Ni,Li(リチウム),B(ホウ素),Na(ナトリウム),K(カリウム)およびSi(シリコン)の酸化物もしくはガラスが挙げられる。
本実施形態においては、好ましくは、まず誘電体層11を構成するセラミックの粒子に添加化合物を含む化合物を混合して820〜1150℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、誘電体層11の薄層化の観点から、好ましくは50〜300nmである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
次に、エンドマージン15およびサイドマージン16を形成するための逆パターン材料を用意する。上記の誘電体材料の作製工程と同様の工程により得られたチタン酸バリウムのセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg,Mn,V,Cr,希土類元素(Y,Sm,Eu,Gd,Tb,Dy,Ho,Er,TmおよびYb)の酸化物、並びに、Co,Ni,Li,B,Na,KおよびSiの酸化物もしくはガラスが挙げられる。
本実施形態においては、好ましくは、まずエンドマージン15およびサイドマージン16を構成するセラミックの粒子に添加化合物を含む化合物を混合して820〜1150℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
(積層工程)
次に、得られた誘電体材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み0.8μm以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層用の第1パターンを配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層11の主成分セラミックと同じであることが好ましい。本実施形態においては、内部電極形成用の金属導電ペーストに用いる金属粉末として、第1金属および第2金属の混合物を用いる。
次に、逆パターン材料に、エチルセルロース系等のバインダと、ターピネオール系等の有機溶剤とを加え、混練して逆パターン層用の逆パターンペーストを得る。誘電体グリーンシート上において、第1パターンが印刷されていない周辺領域に逆パターンペーストを印刷することで第2パターンを配置し、第1パターンとの段差を埋める。これらの誘電体グリーンシート、第1パターンおよび第2パターンが、第1積層単位である。
その後、基材から剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極20a,20bに交互に引き出されるように、積層単位を交互に積層する。例えば、合計の積層数を100〜500層とする。その後、積層した誘電体グリーンシートの積層体の上下にカバー層13となるカバーシートを圧着することで、セラミック積層体を得る。
(焼成工程)
このようにして得られたセラミック積層体を、酸素分圧10−5〜10−8atmの還元雰囲気中で1100〜1300℃で10分〜2時間焼成することで、各化合物が焼結して粒成長する。このようにして、積層チップ10が得られる。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃〜1000℃で再酸化処理を行ってもよい。
(外部電極形成工程)
次に、積層チップ10に外部電極20a,20bを形成する。具体的には、金属フィラー、ガラスフリット、バインダ、および溶剤を含む外部電極形成用の金属導電ペーストを積層チップ10の両端面に塗布し、乾燥させる。金属フィラーは、第1金属を主成分とする。その後、外部電極形成用の金属導電ペーストを焼き付ける。それにより、外部電極20a,20bが形成される。なお、バインダおよび溶剤は、焼き付けによって揮発する。なお、焼き付けは、700℃〜900℃で約3分〜30分、特に760℃〜840℃で5分〜15分行うことが好ましい。本実施形態においては、焼き付け後の外部電極20a,20bの最大厚みを20μm以下とする。なお、外部電極20a,20bの最小厚みは、1.0μm以上とすることができる。
(めっき処理工程)
その後、めっき処理により、外部電極20a,20bに、Cu,Ni,Sn等の金属コーティングを行ってもよい。
本実施形態においては、内部電極形成用の金属導電ペーストに第1金属が混合されている。この場合、内部電極形成用の金属導電ペーストと、外部電極形成用の金属導電ペーストとの間で、第1金属の濃度差が低減される。それにより、外部電極形成用の金属導電ペーストから内部電極層12へ拡散する第1金属の量が抑制される。その結果、内部電極層12の膨張が抑制され、外部電極20a,20bと内部電極層12と誘電体層11との間における空間の発生が抑制される。
なお、内部電極形成用の金属導電ペーストにおける第1金属の混合量が少ないと、内部電極形成用の金属導電ペーストと外部電極形成用の金属導電ペーストとの間で第1金属の濃度差が十分に低減されないおそれがある。この場合、外部電極形成用の金属導電ペーストから内部電極層12への第1金属の拡散量を十分に抑制することが困難である。そこで、内部電極形成用の金属導電ペーストにおける第1金属の混合量に下限を設ける。具体的には、内部電極形成用の金属導電ペーストにおいて、第1金属および第2金属の合計量に対する第1金属のモル分率を10%以上とする。これにより、積層セラミックコンデンサ100の耐湿性、耐圧性および信頼性が向上する。
内部電極層12への第1金属の拡散量をより抑制する観点から、内部電極形成用の金属導電ペーストにおいて、第1金属のモル分率を15%以上とすることが好ましい。
一方、内部電極形成用の金属導電ペーストにおける第1金属の混合量が多いと、内部電極形成用の金属導電ペースト全体における融点が低下して、内部電極層12に過焼結が生じ、内部電極層12の連続性が低下するおそれがある。また、内部電極層12の連続性低下に伴い、積層セラミックコンデンサ100の静電容量も低下するおそれがある。そこで、内部電極形成用の金属導電ペーストにおける第1金属の混合量に上限を設ける。具体的には、内部電極形成用の金属導電ペーストにおいて、第1金属および第2金属の合計量に対する第1金属のモル分率を90%以下とする。内部電極層12の連続性向上の観点から、内部電極形成用の金属導電ペーストにおいて、第1金属のモル分率を80%以下とすることが好ましく、66%以下とすることがより好ましく、33%以下とすることがさらに好ましい。
なお、外部電極20a,20bを薄く形成する場合に、空間の発生を抑制する効果が顕著となる。例えば、外部電極20a,20bの最大厚みが18μm以下の場合に空間の発生を抑制する効果が顕著となり、最大厚みが15μm以下の場合に空間の発生を抑制する効果がより顕著となる。
なお、上記各実施形態においては、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の電子部品を用いてもよい。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1〜13および比較例1,2)
BaTiOのセラミック粉末を用意した。セラミック粉末に添加化合物を添加し、焼結助剤を添加した。添加化合物および焼結助剤を添加したセラミック粉末を十分に湿式混合粉砕して誘電体材料を作製した。逆パターン材料についても、誘電体材料と同様の手順で作製した。誘電体材料に有機バインダおよび溶剤を加えてドクターブレード法にて誘電体グリーンシートを作製した。誘電体グリーンシートの塗工厚みを0.8μmとし、有機バインダとしてポリビニルブチラール(PVB)等を用い、溶剤としてエタノール、トルエン酸等を加えた。その他、可塑剤などを加えた。
次に、金属粉末と、共材(チタン酸バリウム)と、バインダ(エチルセルロース)と、溶剤と、必要に応じてその他助剤とを含んでいる内部電極形成用の金属導電ペーストを作製した。比較例1では、金属粉末におけるCuのモル分率を0%とし、Niのモル分率を100%とした。比較例2では、金属粉末におけるCuのモル分率を5%とし、Niのモル分率を95%とした。実施例1では、金属粉末におけるCuのモル分率を10%とし、Niのモル分率を90%とした。実施例2では、金属粉末におけるCuのモル分率を12%とし、Niのモル分率を88%とした。実施例3では、金属粉末におけるCuのモル分率を15%とし、Niのモル分率を85%とした。実施例4では、金属粉末におけるCuのモル分率を20%とし、Niのモル分率を80%とした。実施例5では、金属粉末におけるCuのモル分率を25%とし、Niのモル分率を75%とした。実施例6では、金属粉末におけるCuのモル分率を28%とし、Niのモル分率を72%とした。実施例7では、金属粉末におけるCuのモル分率を33%とし、Niのモル分率を67%とした。実施例8では、金属粉末におけるCuのモル分率を40%とし、Niのモル分率を60%とした。実施例9では、金属粉末におけるCuのモル分率を50%とし、Niのモル分率を50%とした。実施例10では、金属粉末におけるCuのモル分率を66%とし、Niのモル分率を34%とした。実施例11では、金属粉末におけるCuのモル分率を70%とし、Niのモル分率を30%とした。実施例12では、金属粉末におけるCuのモル分率を80%とし、Niのモル分率を20%とした。実施例13では、金属粉末におけるCuのモル分率を90%とし、Niのモル分率を10%とした。
誘電体グリーンシートに内部電極形成用の金属導電ペーストをスクリーン印刷し、第1パターンを印刷した。次に、逆パターン材料に、エチルセルロース系等のバインダと、ターピネオール系等の有機溶剤とを加え、混練して逆パターン層用の逆パターンペーストを得た。誘電体グリーンシート上において、第1パターンが印刷されていない周辺領域に逆パターンペーストを印刷することで第2パターンを印刷した。第1パターンおよび第2パターンが印刷された誘電体グリーンシートを250枚重ね、その上下にカバーシートをそれぞれ積層した。その後、熱圧着によりセラミック積層体を得て、所定の形状に切断した。その後、還元雰囲気中で1100℃〜1300℃で10分〜2時間、セラミック積層体を焼成して積層チップ10を得た。得られた焼結体の形状寸法は、長さ1.0mm、幅0.5mmであった。次に、積層チップ10をN雰囲気下800℃の条件で再酸化処理を行った。
その後、Cuフィラー、ガラスフリット、バインダ、および溶剤を含む外部電極形成用の金属導電ペーストを積層チップ10の両端面に塗布し、乾燥させた。その後、金属導電ペーストを焼き付けた。それにより、外部電極20a,20bを形成した。外部電極20a,20bの最大厚みは、18μmであった。
(分析)
実施例1〜13および比較例1,2の積層セラミックコンデンサにおいて、空間の有無、耐湿性、信頼性、耐圧性、静電容量比、およびtanδ比を調べた。表1に結果を示す。なお、内部電極層のCuのモル分率は、図2の断面において外部電極の組成物からの拡散の影響を受けないような領域である、たとえば外部電極間を5等分したときの中央部1/5の領域の内部電極層の表面の一定面積をEPMAで定量分析することによって確認することができる。この分析において、例えば分析対象とする内部電極層の領域は0.3μm×0.5μmとしてもよい。また、ばらつきを回避するため、内部電極層の異なる位置の3箇所を分析した平均値としてもよい。なお、この定量分析による結果は、内部電極層の原料とした金属粉末のCuのモル分率と同じとなることが確認された。
Figure 2020178114
空間の有無は、図1のA−A線断面の厚み方向の中央において、内部電極と外部電極との接続位置を中心に、SEM(走査型電子顕微鏡)を用いて2000倍の倍率で観察した。観察範囲において、同一の外部電極に接続される内部電極層のうち互いに隣り合う10層の内部電極層の範囲において、当該同一の外部電極と当該10層の内部電極層との接続箇所に当該10層の内部電極層の各間隔以上の長さを有する空間が1個以下であれば空間が「無し」と判断した、2個以上であれば空間が「有り」と判断した。
耐湿性については、40℃、相対湿度90%で500時間保持した後、室温で24時間放置し、その後に絶縁抵抗を評価した。絶縁抵抗値が10MΩ以上のものを合格「〇」と判断し、10MΩ未満のものを不合格「×」と判断した。
信頼性については、HALT(Highly Accelerated Limit Test)試験機にて、125℃12Vの条件で測定を行い、電流量が1Aを超えないものを合格「〇」と判断し、1Aを超えるものを不合格「×」と判断した。
耐圧性については、室温25℃でリーク電流が1Aを超える際の電圧を25個測定し、その平均値が70V以上となるものを優良合格「◎」と判断し、50〜69Vとなるものを合格「○」と判断し、50V未満となるものを不合格「×」と判断した。
静電容量比(%)については、LCRメータにて、測定電圧:0.5V、測定周波数:1kHzの条件で測定し、比較例1を基準として評価した。
tanδ比(%)については、LCRメータにて、測定電圧:0.5V、測定周波数:1kHzの条件で測定し、比較例1を基準として評価した。
表1に示すように、比較例1では空間が「有り」と判断された。これは、内部電極形成用の金属導電ペーストにCuを添加しなかったことで、外部電極形成用の金属導電ペーストのCuが大量に内部電極層12に拡散したからであると考えられる。比較例2でも空間が「有り」と判断された。これは、内部電極形成用の金属導電ペーストにCuを添加したものの、添加Cuのモル分率が10%未満と低かったからであると考えられる。また、比較例1,2では、耐湿性および信頼性のいずれも不合格と判断された。これは、空間が発生したからであると考えられる。
一方、実施例1〜13では、空間が「無し」と判断された。これは、内部電極形成用の金属導電ペーストに添加したCuのモル分率を10%以上としたことで、外部電極形成用の金属導電ペーストのCuの内部電極層12への拡散が抑制されたからであると考えられる。また、実施例1〜13では、耐湿性、信頼性および耐圧性のいずれも合格と判断された。これは、空間の発生が抑制されたからであると考えられる。以上のことから、内部電極形成用の金属導電ペーストに添加するCuのモル分率を10%以上とすることで、空間の発生が抑制され、耐湿性、信頼性および耐圧性が向上することが確認された。また、実施例1〜13のいずれにおいても、tanδ比が同等な値を維持した。
図10は、実施例10における内部電極層12におけるCu検出量を例示するEDSライン分析結果である。図10において、横軸は積層チップの端面から内部方向への位置を示し、縦軸は1秒あたりのX線の検出数を示す。なお、図10においては、図5の結果も合わせて示してある。図10に示すように、予め内部電極形成用の金属導電ペーストにCuを混合してあったにも関わらず、実施例10の結果と図5の結果とは内部電極側で、Cuの検出量が同等であった。これは、内部電極層12へのCuの拡散が抑制されたからであると考えられる。
耐圧性試験の結果から、Cuのモル分率を15〜33%とした実施例3〜7で極めて高い耐圧となることが確認された。これは、Cuのモル分率の下限側では内部電極の融点が高くなり、焼成工程において内部電極が十分に流動できずに内部に微小な空隙が残りやすいが、Cuのモル分率を15%以上とすることによって、このような空隙が低減し極めて高い耐圧性が得られたものと考えられる。一方、Cuのモル分率の上限側では内部電極の融点が低くなり、焼成工程において内部電極が過剰に流動して誘電体層間隔のばらつきが大きくなりやすいが、Cuのモル分率を33%以下とすることによって、このような誘電体層間隔のばらつきが低減され、極めて高い耐圧性が得られるものと考えられる。
なお、実施例1〜12では、実施例13と比較して高い静電容量比が得られた。この結果から、内部電極形成用の金属導電ペーストにおいて、Cuのモル分率を80%以下とすることで、内部電極層12の連続性が高く維持されることがわかった。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
14 容量領域
15 エンドマージン
16 サイドマージン
17 逆パターン層
20a,20b 外部電極
100 積層セラミックコンデンサ

Claims (7)

  1. セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、
    前記2端面に形成された1対の外部電極と、を備え、
    前記外部電極は、第1金属を主成分とし、20μm以下の最大厚みを有し、
    前記内部電極層は、前記第1金属よりも融点が高い第2金属と、前記第1金属とを含み、
    前記第2金属に対する前記第1金属の拡散係数は、前記第1金属に対する前記第2金属の拡散係数よりも大きく、
    前記1対の外部電極のうち同一の外部電極に接続された前記内部電極層のうち互いに隣り合う10層の内部電極層の範囲において、前記同一の外部電極と前記10層の内部電極層との接続箇所に前記10層の内部電極層の隣り合う内部電極層の間隔以上の長さを前記内部電極層の積層方向に有する空間が1個以下であることを特徴とするセラミック電子部品。
  2. 前記第1金属は、Cuであり、
    前記第2金属は、Niであることを特徴とする請求項1記載のセラミック電子部品。
  3. 前記内部電極層における前記第1金属のモル分率は、10%以上90%以下であることを特徴とする請求項1または2のセラミック電子部品。
  4. 前記内部電極層における前記第1金属のモル分率は、15%以上66%以下であることを特徴とする請求項1または2のセラミック電子部品。
  5. 前記内部電極層における前記第1金属のモル分率は、15%以上33%以下であることを特徴とする請求項1または2のセラミック電子部品。
  6. 請求項1から5のいずれか一項に記載のセラミック電子部品を実装した回路基板。
  7. 誘電体層グリーンシートと、第1金属および第2金属を含む内部電極形成用の金属導電ペーストと、を交互に積層し、積層された前記金属導電ペーストを交互に対向する2端面に露出させることによって、略直方体形状のセラミック積層体を形成する第1工程と、
    前記セラミック積層体を焼成することで積層チップを形成する第2工程と、
    前記積層チップの2端面に、前記第1金属を主成分としかつ最大厚みが20μm以下の外部電極を焼き付ける第3工程と、を含み、
    前記第2金属の融点は前記第1金属の融点よりも高く、
    前記第2金属に対する前記第1金属の拡散係数は、前記第1金属に対する前記第2金属の拡散係数よりも大きく、
    前記金属導電ペーストにおいて、前記第1金属および前記第2金属の合計量に対する前記第1金属のモル分率は、10%以上90%以下であることを特徴とするセラミック電子部品の製造方法。
JP2020016251A 2019-04-22 2020-02-03 セラミック電子部品、回路基板、およびセラミック電子部品の製造方法 Active JP7427460B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/852,321 US11557432B2 (en) 2019-04-22 2020-04-17 Ceramic electronic device, circuit substrate and manufacturing method of ceramic electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019081284 2019-04-22
JP2019081284 2019-04-22

Publications (2)

Publication Number Publication Date
JP2020178114A true JP2020178114A (ja) 2020-10-29
JP7427460B2 JP7427460B2 (ja) 2024-02-05

Family

ID=72936068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020016251A Active JP7427460B2 (ja) 2019-04-22 2020-02-03 セラミック電子部品、回路基板、およびセラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP7427460B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11923144B2 (en) 2021-12-31 2024-03-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148372A (ja) * 1994-11-16 1996-06-07 Taiyo Yuden Co Ltd 磁器コンデンサ及びその製造方法
JP2000077260A (ja) * 1998-08-31 2000-03-14 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2000306760A (ja) * 1999-04-22 2000-11-02 Murata Mfg Co Ltd セラミック電子部品、その製造方法、および内部導体用導電性ペースト
JP2011135082A (ja) * 2009-12-22 2011-07-07 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
JP2013012688A (ja) * 2011-06-30 2013-01-17 Kyocera Corp 積層セラミックコンデンサ
JP2013115424A (ja) * 2011-11-25 2013-06-10 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2014160793A (ja) * 2013-02-20 2014-09-04 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2016066783A (ja) * 2014-09-19 2016-04-28 株式会社村田製作所 積層セラミックコンデンサ及びその製造方法
JP2017216358A (ja) * 2016-05-31 2017-12-07 太陽誘電株式会社 積層セラミックコンデンサ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148372A (ja) * 1994-11-16 1996-06-07 Taiyo Yuden Co Ltd 磁器コンデンサ及びその製造方法
JP2000077260A (ja) * 1998-08-31 2000-03-14 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2000306760A (ja) * 1999-04-22 2000-11-02 Murata Mfg Co Ltd セラミック電子部品、その製造方法、および内部導体用導電性ペースト
JP2011135082A (ja) * 2009-12-22 2011-07-07 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
JP2013012688A (ja) * 2011-06-30 2013-01-17 Kyocera Corp 積層セラミックコンデンサ
JP2013115424A (ja) * 2011-11-25 2013-06-10 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2014160793A (ja) * 2013-02-20 2014-09-04 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2016066783A (ja) * 2014-09-19 2016-04-28 株式会社村田製作所 積層セラミックコンデンサ及びその製造方法
JP2017216358A (ja) * 2016-05-31 2017-12-07 太陽誘電株式会社 積層セラミックコンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11923144B2 (en) 2021-12-31 2024-03-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component

Also Published As

Publication number Publication date
JP7427460B2 (ja) 2024-02-05

Similar Documents

Publication Publication Date Title
JP6955363B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7348890B2 (ja) セラミック電子部品およびその製造方法
US20070254799A1 (en) Dielectric ceramics and multi-layer ceramic capacitor
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2019029422A (ja) 積層セラミックコンデンサおよびその製造方法
JP7262181B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7131955B2 (ja) 積層セラミックコンデンサおよびその製造方法
TW201908268A (zh) 積層陶瓷電容器及其製造方法
JP2018195672A (ja) 積層セラミックコンデンサおよびその製造方法
JP2018022750A (ja) 積層セラミックコンデンサ
JP2021015877A (ja) セラミック電子部品およびその製造方法
KR20180030158A (ko) 다층 세라믹 커패시터
JP2018529221A (ja) 誘電体組成物、誘電体素子、電子部品および積層電子部品
KR20190121143A (ko) 적층 세라믹 커패시터
JP2019036708A (ja) 積層セラミックコンデンサおよびその製造方法
JP4548423B2 (ja) 誘電体セラミックおよび積層セラミックコンデンサ
KR20210063238A (ko) 세라믹 전자 부품 및 그 제조 방법
JP2019161217A (ja) 積層セラミックコンデンサおよびセラミック原料粉末
US10943734B2 (en) Multilayer ceramic capacitor and manufacturing method of the same
JP2018139253A (ja) 積層セラミックコンデンサおよびその製造方法
JP2022143334A (ja) セラミック電子部品およびその製造方法
JP7427460B2 (ja) セラミック電子部品、回路基板、およびセラミック電子部品の製造方法
US11557432B2 (en) Ceramic electronic device, circuit substrate and manufacturing method of ceramic electronic device
JP2022188286A (ja) 積層セラミックコンデンサおよびその製造方法
JP2019021817A (ja) 積層セラミックコンデンサおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240124

R150 Certificate of patent or registration of utility model

Ref document number: 7427460

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150