JP7424740B2 - 積層セラミックコンデンサおよびその製造方法 - Google Patents

積層セラミックコンデンサおよびその製造方法 Download PDF

Info

Publication number
JP7424740B2
JP7424740B2 JP2018096107A JP2018096107A JP7424740B2 JP 7424740 B2 JP7424740 B2 JP 7424740B2 JP 2018096107 A JP2018096107 A JP 2018096107A JP 2018096107 A JP2018096107 A JP 2018096107A JP 7424740 B2 JP7424740 B2 JP 7424740B2
Authority
JP
Japan
Prior art keywords
main component
atm
ceramic
concentration
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018096107A
Other languages
English (en)
Other versions
JP2019201166A (ja
Inventor
紀之 千輝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018096107A priority Critical patent/JP7424740B2/ja
Priority to US16/412,193 priority patent/US11017947B2/en
Publication of JP2019201166A publication Critical patent/JP2019201166A/ja
Application granted granted Critical
Publication of JP7424740B2 publication Critical patent/JP7424740B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/01—Form of self-supporting electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックコンデンサおよびその製造方法に関する。
近年、スマートフォンや携帯電話などの電子機器の小型化に伴い、搭載される電子部品の小型化が急速に進んでいる。例えば、積層セラミックコンデンサにおいては、所定の特性を確保しつつ、チップサイズを小さくするために、誘電体層及び内部電極層の薄層化が進んでいる。
誘電体層の薄層化に伴い、１層の誘電体層に印加される電圧が増大し、誘電体層の寿命時間が短くなる。それにより、高い信頼性が得られないおそれがある。そこで、誘電体層にＭｏ（モリブデン）やＮｂ（ニオブ）、Ｔａ（タンタル）、Ｗ（タングステン）などのドナー元素を添加する技術が開示されている（例えば、特許文献１～４参照）。
また、誘電体層の薄層化に伴い、誘電体層の積層枚数も増加する傾向にある。例えば、積層セラミックコンデンサは、誘電体層と内部電極層とが交互に積層された構造を有している。しかしながら、内部電極層がチップの側面から露出しないように、内部電極層は誘電体層全部を覆わず、誘電体層の周縁部より内側の位置までしか形成されていないため、誘電体層と内部電極層とが積層された容量領域と、内部電極層を介さずに誘電体層が積層されたサイドマージン領域との間に、段差が生じる。そして、誘電体層の積層枚数が増加すると、当該段差を原因とするデラミネーションなどの構造欠陥が生じやすくなる。
このような問題を解決する方策として、例えば、セラミックグリーンシート上に内部電極パターンを印刷した後、内部電極パターンが印刷されていない部分にセラミックペーストの逆パターンを印刷することで、段差を吸収する方法が提案されている。
しかしながら、上記の方法の場合、焼成時において、容量領域とサイドマージン領域との焼結収縮挙動の違いにより、内部電極層の端部とサイドマージン領域との間に微細な隙間が生じる。この場合、湿気などの水分がこの隙間に浸入し、耐湿不良を引き起こすという問題が生じる。それにより、高い信頼性が得られないおそれがある。
そこで、段差吸収用セラミックグリーンシートに用いるセラミック粉末の表面をガラス膜で覆うことで、焼結収縮挙動の差を小さくする方法が開示されている（例えば、特許文献５参照）。または、側面側ギャップ部のＭｇ濃度を容量形成に寄与する有効層部のＭｇ濃度より高くすることで、耐湿性を向上する方法が開示されている（例えば、特許文献６参照）。
特開２０１６－１２７１２０号公報 特開２０１６－１３９７２０号公報 特開２０１７－０２８２２４号公報 特開２０１７－０２８２２５号公報 特開２００４－９６０１０号公報 特開２０１０－１０３５６６号公報
しかしながら、上記技術では、十分に信頼性を向上させることができないおそれがある。
本発明は、上記課題に鑑みなされたものであり、十分に信頼性を向上させることができる積層セラミックコンデンサおよびその製造方法を提供することを目的とする。
本発明に係る積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成された積層構造を備え、前記積層構造において同じ端面に露出する内部電極層同士が異なる端面に露出する内部電極層を介さずに対向するエンドマージン領域、および前記積層構造において積層された複数の前記内部電極層が前記２端面以外の２側面に延びた端部を覆うように設けられたサイドマージン領域のうち、少なくとも一方のマージン領域における主成分セラミックに対するＭｎ，Ｓｉ，Ｂのそれぞれの濃度は、前記積層構造の前記誘電体層における主成分セラミックに対するＭｎ，Ｓｉ，Ｂのそれぞれの濃度よりも高く、前記マージン領域における主成分セラミックに対するドナー元素濃度は、前記積層構造の前記誘電体層における主成分セラミックに対するドナー元素濃度よりも低く、前記少なくとも一方のマージン領域を形成するための逆パターン材料が、主成分セラミック１００ａｔｍ％に対して、ドナー元素の濃度が０．１０ａｔｍ％以下、Ｍｎの濃度が２．００ａｔｍ％以上３．００ａｔｍ％以下、Ｓｉの濃度が１．５０ａｔｍ％以上３．００ａｔｍ％以下、Ｂの濃度が０．２０ａｔｍ％以上０．５０ａｔｍ％以下であることを特徴とする。
上記積層セラミックコンデンサにおいて、前記ドナー元素は、Ｍｏとしてもよい。
上記積層セラミックコンデンサにおいて、前記マージン領域の主成分セラミックおよび前記積層構造の前記誘電体層の主成分セラミックは、チタン酸バリウムとしてもよい。
上記積層セラミックコンデンサにおいて、前記内部電極層は、ニッケルを主成分としてもよい。
本発明に係る積層セラミックコンデンサの製造方法は、主成分セラミック粒子を含むグリーンシート上に、金属導電ペーストの第１パターンを配置する第１工程と、前記グリーンシート上において前記金属導電ペーストの周辺領域に、主成分セラミック粒子を含む第２パターンを配置する第２工程と、前記第２工程によって得られた積層単位を、前記第１パターンの配置位置が交互にずれるように複数積層して得られたセラミック積層体を焼成する第３工程と、を含み、前記第２パターンにおける主成分セラミックに対するＭｎ，Ｓｉ，Ｂのそれぞれの濃度を、前記グリーンシートにおける主成分セラミックに対するＭｎ，Ｓｉ，Ｂのそれぞれの濃度よりも高くし、前記第２パターンにおける主成分セラミックに対するドナー元素の濃度を、前記グリーンシートにおける主成分セラミックに対するドナー元素の濃度よりも低くし、前記第２パターンにおける主成分セラミック１００ａｔｍ％に対して、ドナー元素の濃度が０．１０ａｔｍ％以下、Ｍｎの濃度が２．００ａｔｍ％以上３．００ａｔｍ％以下、Ｓｉの濃度が１．５０ａｔｍ％以上３．００ａｔｍ％以下、Ｂの濃度が０．２０ａｔｍ％以上０．５０ａｔｍ％以下であることを特徴とする。
上記積層セラミックコンデンサの製造方法において、前記ドナー元素は、Ｍｏとしてもよい。
上記積層セラミックコンデンサの製造方法において、前記第２パターンにおける主成分セラミックに対するＭｏ濃度は、０．２ａｔｍ％未満としてもよい。
上記積層セラミックコンデンサの製造方法において、前記第２パターンにおける主成分セラミックに対するＭｎ濃度は、２．０ａｔｍ％以上、２．５ａｔｍ％以下としてもよい。
上記積層セラミックコンデンサの製造方法において、前記第２パターンにおける主成分セラミックに対するＳｉ濃度は、１．５ａｔｍ％以上、２．５ａｔｍ％以下としてもよい。
上記積層セラミックコンデンサの製造方法において、前記第２パターンにおける主成分セラミックに対するＢ濃度は、０．２ａｔｍ％以上、０．３ａｔｍ％以下としてもよい。
上記積層セラミックコンデンサの製造方法において、前記グリーンシートおよび前記第２パターンの主成分セラミックは、チタン酸バリウムとしてもよい。
上記積層セラミックコンデンサの製造方法において、前記第１パターンの主成分金属は、ニッケルとしてもよい。
本発明に係る積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成された積層構造を備え、前記積層構造において同じ端面に露出する内部電極層同士が異なる端面に露出する内部電極層を介さずに対向するエンドマージン領域における主成分セラミックに対するＭｎ，Ｓｉ，Ｂのそれぞれの濃度は、前記積層構造の前記誘電体層における主成分セラミックに対するＭｎ，Ｓｉ，Ｂのそれぞれの濃度よりも高く、前記エンドマージン領域における主成分セラミックに対するドナー元素濃度は、前記積層構造の前記誘電体層における主成分セラミックに対するドナー元素濃度よりも低いことを特徴とする。
本発明に係る積層セラミックコンデンサの製造方法は、主成分セラミック粒子を含むグリーンシート上に、金属導電ペーストの第１パターンを配置する第１工程と、前記グリーンシート上において前記金属導電ペーストの周辺領域に、主成分セラミック粒子を含む第２パターンを配置する第２工程と、前記第２工程によって得られた積層単位を、前記第１パターンの配置位置が交互にずれるように複数積層して得られたセラミック積層体を焼成する第３工程と、を含み、前記セラミック積層体は、同じ端面に露出する第１パターン同士が異なる端面に露出する第１パターンを介さずに対向するエンドマージン領域を含み、前記エンドマージン領域に含まれる前記第２パターンにおける主成分セラミックに対するＭｎ，Ｓｉ，Ｂのそれぞれの濃度を、前記グリーンシートにおける主成分セラミックに対するＭｎ，Ｓｉ，Ｂのそれぞれの濃度よりも高くし、前記第２パターンにおける主成分セラミックに対するドナー元素の濃度を、前記グリーンシートにおける主成分セラミックに対するドナー元素の濃度よりも低くすることを特徴とする。
本発明によれば、容量領域とサイドマージン領域との焼結収縮挙動の差を十分に小さくすることができる。
積層セラミックコンデンサの部分断面斜視図である。 図１のＡ－Ａ線断面図である。 図１のＢ－Ｂ線断面図である。 （ａ）はサイドマージン領域の断面の拡大図であり、（ｂ）はエンドマージン領域の断面の拡大図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 測定結果を示す図である。
以下、図面を参照しつつ、実施形態について説明する。
（実施形態）
図１は、実施形態に係る積層セラミックコンデンサ１００の部分断面斜視図である。図２は、図１のＡ－Ａ線断面図である。図３は、図１のＢ－Ｂ線断面図である。図１～図３で例示するように、積層セラミックコンデンサ１００は、直方体形状を有する積層チップ１０と、積層チップ１０のいずれかの対向する２端面に設けられた外部電極２０ａ，２０ｂとを備える。なお、積層チップ１０の当該２端面以外の４面のうち、積層方向の上面および下面以外の２面を側面と称する。外部電極２０ａ，２０ｂは、積層チップ１０の積層方向の上面、下面および２側面に延在している。ただし、外部電極２０ａ，２０ｂは、互いに離間している。
積層チップ１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、卑金属材料を含む内部電極層１２とが、交互に積層された構成を有する。各内部電極層１２の端縁は、積層チップ１０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面とに、交互に露出している。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。その結果、積層セラミックコンデンサ１００は、複数の誘電体層１１が内部電極層１２を介して積層された構成を有する。また、誘電体層１１と内部電極層１２との積層体において、積層方向の最外層には内部電極層１２が配置され、当該積層体の上面および下面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３の材料は、誘電体層１１とセラミック材料の主成分が同じである。
積層セラミックコンデンサ１００のサイズは、例えば、長さ０．２５ｍｍ、幅０．１２５ｍｍ、高さ０．１２５ｍｍであり、または長さ０．４ｍｍ、幅０．２ｍｍ、高さ０．２ｍｍ、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。
内部電極層１２は、Ｎｉ（ニッケル），Ｃｕ（銅），Ｓｎ（スズ）等の卑金属を主成分とする。内部電極層１２として、Ｐｔ（白金），Ｐｄ（パラジウム），Ａｇ（銀），Ａｕ（金）などの貴金属やこれらを含む合金を用いてもよい。誘電体層１１は、例えば、一般式ＡＢＯ３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ３－αを含む。例えば、当該セラミック材料として、ＢａＴｉＯ３（チタン酸バリウム），ＣａＺｒＯ３（ジルコン酸カルシウム），ＣａＴｉＯ３（チタン酸カルシウム），ＳｒＴｉＯ３（チタン酸ストロンチウム），ペロブスカイト構造を形成するＢａ１-ｘ－ｙＣａｘＳｒｙＴｉ１－ｚＺｒｚＯ３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等を用いることができる。
図２で例示するように、外部電極２０ａに接続された内部電極層１２と外部電極２０ｂに接続された内部電極層１２とが対向する領域は、積層セラミックコンデンサ１００において電気容量を生じる領域である。そこで、当該領域を、容量領域１４と称する。すなわち、容量領域１４は、異なる外部電極に接続された２つの隣接する内部電極層１２が対向する領域である。
外部電極２０ａに接続された内部電極層１２同士が、外部電極２０ｂに接続された内部電極層１２を介さずに対向する領域を、エンドマージン領域１５と称する。また、外部電極２０ｂに接続された内部電極層１２同士が、外部電極２０ａに接続された内部電極層１２を介さずに対向する領域も、エンドマージン領域１５である。すなわち、エンドマージン領域１５は、同じ外部電極に接続された内部電極層１２が異なる外部電極に接続された内部電極層１２を介さずに対向する領域である。エンドマージン領域１５は、容量を生じない領域である。
図３で例示するように、積層チップ１０において、積層チップ１０の２側面から内部電極層１２に至るまでの領域をサイドマージン領域１６と称する。すなわち、サイドマージン領域１６は、上記積層構造において積層された複数の内部電極層１２が２側面側に延びた端部を覆うように設けられた領域である。
図４（ａ）は、サイドマージン領域１６の断面の拡大図である。サイドマージン領域１６は、誘電体層１１と逆パターン層１７とが、容量領域１４における誘電体層１１と内部電極層１２との積層方向において交互に積層された構造を有する。容量領域１４の各誘電体層１１とサイドマージン領域１６の各誘電体層１１とは、互いに連続する層である。この構成によれば、容量領域１４とサイドマージン領域１６との段差が抑制される。
図４（ｂ）は、エンドマージン領域１５の断面の拡大図である。サイドマージン領域１６との比較において、エンドマージン領域１５では、積層される複数の内部電極層１２のうち、１つおきにエンドマージン領域１５の端面まで内部電極層１２が延在する。また、内部電極層１２がエンドマージン領域１５の端面まで延在する層では、逆パターン層１７が積層されていない。容量領域１４の各誘電体層１１とエンドマージン領域１５の各誘電体層１１とは、互いに連続する層である。この構成によれば、容量領域１４とエンドマージン領域１５との段差が抑制される。
誘電体層１１は、例えば、ペロブスカイト構造を有する主成分セラミックの原材料粉末を焼成することによって得られる。焼成の際に原材料粉末が還元雰囲気にさらされるため、主成分セラミックに酸素欠陥が生じる。そこで、誘電体層１１に、ＡＢＯ３で表されるペロブスカイト構造のＢサイトを置換し、ドナーとして機能するＭｏ，Ｎｂ，Ｔａ，Ｗなどを添加することが考えられる。ドナー元素を誘電体層１１に添加することで、主成分セラミックの酸素欠陥の生成が抑制される。その結果、誘電体層１１の寿命特性が向上して信頼性が向上し、高い誘電率が得られ、良好なバイアス特性が得られる。しかしながら、逆パターン層１７においてもドナー元素を多く添加すると、主成分セラミックの粒成長が促進されることによる積層チップ１０の表面での異常粒成長や、その影響で緻密化が阻害されることで、焼結遅れに起因した構造欠陥が生じる。または、逆パターン層１７においてもドナー元素を多く添加すると、逆パターン層１７の粒成長が促進されることにより、逆パターン層１７近傍の内部電極層１２の球状化に起因した構造欠陥が生じる。その結果、積層セラミックコンデンサ１００の信頼性が低下するおそれがある。例えば、上記緻密化の阻害により、耐湿性が不足するようになる。球状化に起因した構造欠陥により、ショート率上昇、寿命低下、耐電圧（ＢＤＶ）低下などの不具合が生じるようになる。
そこで、本実施形態においては、逆パターン層１７における主成分セラミックに対するドナー元素濃度を、誘電体層１１における主成分セラミックに対するＭｏ濃度よりも低くする。この構成においては、積層チップ１０の表面での異常粒成長や焼結遅れが抑制され、構造欠陥が抑制される。その結果、積層セラミックコンデンサ１００の信頼性が向上する。
焼成時のドナー元素の拡散により、エンドマージン領域１５およびサイドマージン領域１６（以下、マージン領域と総称することがある）の全体における主成分セラミックに対するドナー元素濃度が、容量領域１４の誘電体層１１における主成分セラミックに対するドナー元素濃度よりも低くなる。
次に、焼成の際に、金属とセラミック材料の焼結性の違いに起因して、内部電極層１２と逆パターン層１７との間で焼結収縮挙動に差が生じる。具体的には、内部電極層１２の焼結性が逆パターン層１７の焼結性よりも高くなる。それにより、内部電極層１２の端部と逆パターン層１７との間に微細な隙間が生じることがある。湿気などの水分がこの隙間に浸入すると、耐湿不良を引き起こすという問題が生じ得る。それにより、積層セラミックコンデンサ１００の信頼性が低下するおそれがある。ここで、焼結性が高いことは、収縮（緻密化）完了温度が低いことと定義することができる。
そこで、本実施形態においては、逆パターン層１７の焼結助剤濃度が、誘電体層１１の焼結助剤濃度よりも高くなっている。具体的には、逆パターン層１７におけるＭｎ（マンガン），Ｓｉ（シリコン）およびＢ（ホウ素）のそれぞれの濃度が、誘電体層１１におけるＭｎ，ＳｉおよびＢのそれぞれの濃度よりも高くなっている。この構成においては、逆パターン層１７の焼結性が高くなり、逆パターン層１７と内部電極層１２との焼結収縮挙動の差が小さくなる。それにより、内部電極層１２の端部と逆パターン層１７との間の隙間の発生を抑制することができる。この場合、水分の侵入が抑制されて耐湿性が向上する。その結果、誘電体層１１の寿命特性が向上し、積層セラミックコンデンサ１００の信頼性が向上する。
焼成時に逆パターン層１７からＭｎ，Ｓｉ，Ｂが拡散する場合には、エンドマージン領域１５およびサイドマージン領域１６の全体におけるＭｎ，ＳｉおよびＢのそれぞれの濃度が、容量領域１４の誘電体層１１におけるＭｎ，ＳｉおよびＢのそれぞれの濃度よりも高くなる。この場合、エンドマージン領域１５およびサイドマージン領域１６と、容量領域１４との焼結収縮挙動の差が小さくなる。
逆パターン層１７におけるドナー元素量が多すぎると、積層チップ１０の表面での異常粒成長や焼結遅れが十分に抑制されなくなるおそれがある。そこで、逆パターン層１７におけるドナー元素濃度に上限を設けることが好ましい。本実施形態においては、一例として、ドナー元素としてＭｏを用いた場合、逆パターン層１７において主成分セラミックに対するＭｏ濃度を０．２ａｔｍ％未満とすることが好ましく、０．１ａｔｍ％以下とすることがより好ましい。なお、濃度（ａｔｍ％）は、一般式ＡＢＯ３で表されるペロブスカイト構造を有する主成分セラミックのＢサイトを１００ａｔｍ％とした場合の濃度のことである。以下、同様とする。
なお、本実施形態においては、エンドマージン領域１５およびサイドマージン領域１６の両方における主成分セラミックに対するドナー元素濃度が、容量領域１４の誘電体層１１における主成分セラミックに対するドナー元素濃度よりも低くなっているが、それに限られない。例えば、いずれか一方のマージン領域における主成分セラミックに対するドナー元素濃度が、容量領域１４の誘電体層１１における主成分セラミックに対するドナー元素濃度よりも低くなっていればよい。
次に、逆パターン層１７においてＭｎが多すぎると、Ｍｎが容量領域１４の誘電体層１１に拡散することに起因して容量領域１４の容量が低下するおそれがある。そこで、逆パターン層１７におけるＭｎ濃度に上限を設けることが好ましい。本実施形態においては、一例として、逆パターン層１７におけるＭｎ濃度を、２．５ａｔｍ％以下とすることが好ましい。一方、逆パターン層１７においてＭｎが少なすぎると、逆パターン層１７に高い焼結性が得られずに、粒成長に伴って内部電極層１２の端部と逆パターン層１７との間に隙間が生じ、誘電体層１１の寿命特性が低下するおそれがある。そこで、逆パターン層１７におけるＭｎ濃度に下限を設けることが好ましい。本実施形態においては、一例として、逆パターン層１７におけるＭｎ濃度を、０．５ａｔｍ％以上とすることが好ましい。
逆パターン層１７においてＳｉが多すぎると、逆パターン層１７の粒成長領域が内部電極層１２の端部付近まで到達し、内部電極層１２に応力が生じて内部電極層１２に構造欠陥が生成し、寿命特性が低下するおそれがある。そこで、逆パターン層１７におけるＳｉ濃度に上限を設けることが好ましい。本実施形態においては、一例として、逆パターン層１７におけるＳｉ濃度を、２．５ａｔｍ％以下とすることが好ましい。一方、逆パターン層１７においてＳｉが少なすぎると、逆パターン層１７に高い焼結性が得られずに、内部電極層１２の端部と逆パターン層１７との間に隙間が生じ、誘電体層１１の寿命特性が低下するおそれがある。そこで、逆パターン層１７におけるＳｉ濃度に下限を設けることが好ましい。本実施形態においては、一例として、逆パターン層１７におけるＳｉ濃度を、１．２ａｔｍ％以上とすることが好ましい。
逆パターン層１７においてＢが多すぎると、逆パターン層１７の粒成長領域が内部電極層１２の端部付近まで到達し、内部電極層１２に応力が生じて内部電極層１２に構造欠陥が生成し、寿命特性が低下するおそれがある。そこで、逆パターン層１７におけるＢ濃度に上限を設けることが好ましい。本実施形態においては、一例として、逆パターン層１７におけるＢ濃度を、０．３ａｔｍ％以下とすることが好ましい。一方、逆パターン層１７においてＢが少なすぎると、逆パターン層１７に高い焼結性が得られずに、内部電極層１２の端部と逆パターン層１７との間に隙間が生じ、誘電体層１１の寿命特性が低下するおそれがある。そこで、逆パターン層１７におけるＢ濃度に下限を設けることが好ましい。本実施形態においては、一例として、逆パターン層１７におけるＢ濃度を、０．１５ａｔｍ％以上とすることが好ましい。
なお、本実施形態においては、エンドマージン領域１５およびサイドマージン領域１６の両方におけるＭｎ，ＳｉおよびＢのそれぞれの濃度が、容量領域１４の誘電体層１１におけるＭｎ，ＳｉおよびＢのそれぞれの濃度よりも高くなっているが、それに限られない。例えば、いずれか一方のマージン領域におけるＭｎ，ＳｉおよびＢのそれぞれの濃度が、容量領域１４の誘電体層１１におけるＭｎ，ＳｉおよびＢのそれぞれの濃度よりも高くなっていればよい。
続いて、積層セラミックコンデンサ１００の製造方法について説明する。図５は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。
（原料粉末作製工程）
まず、図５で例示するように、誘電体層１１を形成するための誘電体材料を用意する。誘電体層１１に含まれるＡサイト元素およびＢサイト元素は、通常はＡＢＯ３の粒子の焼結体の形で誘電体層１１に含まれる。例えば、ＢａＴｉＯ３は、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このＢａＴｉＯ３は、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層１１を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル－ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｎ，Ｖ（バナジウム），Ｃｒ（クロム），希土類元素(Ｙ（イットリウム）,Ｓｍ（サマリウム），Ｅｕ（ユウロピウム），Ｇｄ（ガドリニウム），Ｔｂ（テルビウム），Ｄｙ（ジスプロシウム）,Ｈｏ（ホロミウム）,Ｅｒ(エルビウム)，Ｔｍ（ツリウム）およびＹｂ（イッテルビウム）)の酸化物、並びに、Ｃｏ（コバルト），Ｎｉ，Ｌｉ（リチウム），Ｂ，Ｎａ（ナトリウム），Ｋ（カリウム）およびＳｉの酸化物もしくはガラスが挙げられる。本実施形態においては、得られたセラミック粉末に、少なくとも、ドナー元素のうちいずれか１つを添加する。さらに、本実施形態においては、得られたセラミック粉末に、少なくとも、Ｍｎ源、Ｓｉ源およびＢ源を添加する。
本実施形態においては、好ましくは、まず誘電体層１１を構成するセラミックの粒子に添加化合物を含む化合物を混合して８２０～１１５０℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、誘電体層１１の薄層化の観点から、好ましくは５０～３００ｎｍである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
次に、エンドマージン領域１５およびサイドマージン領域１６を形成するための逆パターン材料を用意する。上記の誘電体材料の作製工程と同様の工程により得られたチタン酸バリウムのセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｎ，Ｖ，Ｃｒ，希土類元素(Ｙ,Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ,Ｈｏ,Ｅｒ，ＴｍおよびＹｂ)の酸化物、並びに、Ｃｏ，Ｎｉ，Ｌｉ，Ｂ，Ｎａ，ＫおよびＳｉの酸化物もしくはガラスが挙げられる。本実施形態においては、ドナー元素を添加しないか、誘電体材料と比較してドナー元素の添加量を少なくする。さらに、本実施形態においては、得られたセラミック粉末に、少なくとも、Ｍｎ源，Ｓｉ源およびＢ源を添加する。また、誘電体材料と比較して、Ｍｎ，ＳｉおよびＢのそれぞれの添加量を多くする。
本実施形態においては、好ましくは、まずエンドマージン領域１５およびサイドマージン領域１６を構成するセラミックの粒子に添加化合物を含む化合物を混合して８２０～１１５０℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、材料に合わせて、好ましくは５０～３００ｎｍである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
（積層工程）
次に、得られた誘電体材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み０．８μｍ以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、極性の異なる一対の外部電極に交互に引き出される内部電極層パターン（第１パターン）を配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層１１の主成分セラミックと同じであることが好ましい。例えば、平均粒子径が５０ｎｍ以下のＢａＴｉＯ３を均一に分散させてもよい。
次に、逆パターン材料に、エチルセルロース系等のバインダと、ターピネオール系等の有機溶剤とを加え、ロールミルにて混練して逆パターンペーストを得る。誘電体グリーンシート上において、内部電極層パターンが印刷されていない周辺領域に逆パターンペーストを印刷することで逆パターン（第２パターン）を配置し、内部電極層パターンとの段差を埋める。
その後、内部電極層パターンおよび逆パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層１２と誘電体層１１とが互い違いになるように、かつ内部電極層１２が誘電体層１１の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極２０ａ，２０ｂに交互に引き出されるように、所定層数（例えば１００～５００層）だけ積層する。積層した誘電体グリーンシートの上下にカバー層１３となるカバーシートを圧着させ、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットし、２５０～５００℃のＮ２雰囲気中で脱バインダ処理する。その後に外部電極２０ａ，２０ｂとなる金属導電ペーストを、カットした積層体の両側面にディップ法等で塗布して乾燥させる。これにより、積層セラミックコンデンサ１００の成型体が得られる。
（焼成工程）
このようにして得られた成型体を、酸素分圧１０－５～１０－８ａｔｍの還元雰囲気中で１１００～１３００℃で１０分～２時間焼成することで、各化合物が焼結して粒成長する。このようにして、積層セラミックコンデンサ１００が得られる。
（再酸化処理工程）
その後、Ｎ２ガス雰囲気中で６００℃～１０００℃で再酸化処理を行ってもよい。
（めっき処理工程）
その後、めっき処理により、外部電極２０ａ，２０ｂに、Ｃｕ，Ｎｉ，Ｓｎ等の金属コーティングを行ってもよい。
本実施形態に係る製造方法によれば、逆パターン材料における主成分セラミックに対するドナー元素濃度が、誘電体材料における主成分セラミックに対するドナー元素濃度よりも低くなる。この場合、焼成工程において、積層チップ１０の表面での異常粒成長や焼結遅れが抑制され、構造欠陥が抑制される。その結果、積層セラミックコンデンサ１００の信頼性が向上する。
また、本実施形態に係る製造方法によれば、逆パターン材料における主成分セラミックに対するＭｎ，ＳｉおよびＢのそれぞれの濃度が、誘電体材料における主成分セラミックに対するＭｎ，ＳｉおよびＢのそれぞれの濃度よりも高くなる。この場合、逆パターン層１７の焼結性が高くなり、逆パターン層１７と内部電極層１２との焼結収縮挙動の差が小さくなる。すなわち、エンドマージン領域１５およびサイドマージン領域１６と、容量領域１４との焼結収縮挙動の差が小さくなる。それにより、内部電極層１２の端部と逆パターン層１７との間の隙間の発生を抑制することができる。この場合、水分の侵入が抑制されて耐湿性が向上する。その結果、誘電体層１１の寿命特性が向上し、積層セラミックコンデンサ１００の信頼性が向上する。
なお、逆パターン材料におけるドナー元素量が多すぎると、積層チップ１０の表面での異常粒成長や焼結遅れが十分に抑制されなくなるおそれがある。そこで、逆パターン材料におけるドナー元素濃度に上限を設けることが好ましい。本実施形態においては、一例として、ドナー元素としてＭｏを用いた場合、逆パターン材料における主成分セラミックに対するＭｏ濃度を０．２ａｔｍ％未満とすることが好ましく、０．１ａｔｍ％以下とすることがより好ましく、ゼロとすることがさらに好ましい。
逆パターン材料における主成分セラミックに対するＭｎが多すぎると、Ｍｎが容量領域１４の誘電体層１１に拡散することに起因して容量領域１４の容量が低下するおそれがある。そこで、逆パターン材料における主成分セラミックに対するＭｎ濃度に上限を設けることが好ましい。本実施形態においては、一例として、逆パターン材料におけるＭｎ濃度が２．５ａｔｍ％以下となるように調整することが好ましい。一方、逆パターン材料における主成分セラミックに対するＭｎが少なすぎると、逆パターン層１７に高い焼結性が得られずに、粒成長に伴って内部電極層１２の端部と逆パターン層１７との間に隙間が生じ、誘電体層１１の寿命特性が低下するおそれがある。そこで、逆パターン材料における主成分セラミックに対するＭｎ濃度に下限を設けることが好ましい。本実施形態においては、一例として、逆パターン材料におけるＭｎ濃度が０．５ａｔｍ％以上となるように調整することが好ましい。誘電体層１１に良好な容量および良好な寿命特性を両立させる観点から、逆パターン材料におけるＭｎ濃度が２．２５ａｔｍ％±０．２５ａｔｍ％となるように調整することがより好ましい。
逆パターン材料における主成分セラミックに対するＳｉが多すぎると、逆パターン層１７の粒成長領域が内部電極層１２の端部付近まで到達し、内部電極層１２に応力が生じて内部電極層１２に構造欠陥が生成し、寿命特性が低下するおそれがある。そこで、逆パターン材料における主成分セラミックに対するＳｉ濃度に上限を設けることが好ましい。本実施形態においては、一例として、逆パターン材料におけるＳｉ濃度が２．５ａｔｍ％以下となるように調整することが好ましい。一方、逆パターン材料における主成分セラミックに対するＳｉが少なすぎると、逆パターン層１７に高い焼結性が得られずに、内部電極層１２の端部と逆パターン層１７との間に隙間が生じ、誘電体層１１の寿命特性が低下するおそれがある。そこで、逆パターン材料における主成分セラミックに対するＳｉ濃度に下限を設けることが好ましい。本実施形態においては、一例として、逆パターン材料におけるＳｉ濃度が１．５ａｔｍ％以上となるように調整することが好ましい。逆パターン層１７における粒成長の抑制および良好な焼結性を両立させる観点から、逆パターン材料におけるＳｉ濃度が２．２５ａｔｍ％±０．２５ａｔｍ％となるように調整することがより好ましい。
逆パターン材料における主成分セラミックに対するＢが多すぎると、逆パターン層１７の粒成長領域が内部電極層１２の端部付近まで到達し、内部電極層１２に応力が生じて内部電極層１２に構造欠陥が生成し、寿命特性が低下するおそれがある。そこで、逆パターン材料における主成分セラミックに対するＢ濃度に上限を設けることが好ましい。本実施形態においては、一例として、逆パターン材料におけるＢ濃度が０．３ａｔｍ％以下となるように調整することが好ましい。一方、逆パターン材料における主成分セラミックに対するＢが少なすぎると、逆パターン層１７に高い焼結性が得られずに、内部電極層１２の端部と逆パターン層１７との間に隙間が生じ、誘電体層１１の寿命特性が低下するおそれがある。そこで、逆パターン材料における主成分セラミックに対するＢ濃度に下限を設けることが好ましい。本実施形態においては、一例として、逆パターン材料におけるＢ濃度が０．２ａｔｍ％以上となるように調整することが好ましい。逆パターン層１７における粒成長の抑制および良好な焼結性を両立させる観点から、逆パターン材料におけるＢ濃度が０．２５ａｔｍ％±０．０５ａｔｍ％となるように調整することがより好ましい。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
（実施例１～１１）
（誘電体材料の作製）
チタン酸バリウム粉末（平均粒子径０．１μｍ）１００ａｔｍ％に対して、Ｍｏ濃度が０．２０ａｔｍ％、Ｈｏ濃度が０．７５ａｔｍ％、Ｍｎ濃度が０．０８ａｔｍ％、Ｓｉ濃度が１．１５ａｔｍ％、Ｂ濃度が０．１３ａｔｍ％となるようにＭｏＯ３、Ｈｏ２Ｏ３、ＭｎＣＯ３、ＳｉＯ２、およびＢ２Ｏ３を秤量し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。
（逆パターン材料の作製）
実施例１～１１において、チタン酸バリウム粉末（平均粒子径０．１μｍ）１００ａｔｍ％に対し、Ｈｏ濃度が０．７５ａｔｍ％となるようにＨｏ２Ｏ３を秤量した。実施例１１では、逆パターン材料におけるＭｏ濃度が０．１０ａｔｍ％となるようにＭｏＯ３を秤量した。逆パターン材料におけるＭｎ濃度が、実施例１では２．２５ａｔｍ％、実施例２では２．００ａｔｍ％、実施例３では２．５０ａｔｍ％、実施例４では３．００ａｔｍ％、実施例５～実施例１１では２．２５ａｔｍ％となるようにＭｎＣＯ３を秤量した。逆パターン材料におけるＳｉ濃度が、実施例１～４では２．００ａｔｍ％、実施例５では１．５０ａｔｍ％、実施例６では２．５０ａｔｍ％、実施例７では３．００ａｔｍ％、実施例８～１１では２．００ａｔｍ％となるようにＳｉＯ２を秤量した。逆パターン材料におけるＢ濃度が、実施例１～７では０．２５ａｔｍ％、実施例８では０．２０ａｔｍ％、実施例９では０．３０ａｔｍ％、実施例１０では０．５０ａｔｍ％、実施例１１では０．２５ａｔｍ％となるようにＢ２Ｏ３を秤量した。その後、ボールミルで十分に湿式混合粉砕して逆パターン材料を得た。
（逆パターンペーストの作製）
逆パターン材料に有機バインダとしてエチルセルロース系、溶剤としてターピネオール系を加えてロールミルにて混練して逆パターンペーストを得た。
（積層セラミックコンデンサの作製）
誘電体材料に有機バインダとしてブチラール系、溶剤としてトルエン、エチルアルコールを加えてドクターブレード法にて１．２μｍのグリーンシートを作製した。得られたシートに内電用ペーストをスクリーン印刷して内部電極を形成、逆パターンペーストを内部電極が無い部分にスクリーン印刷して内部電極の段差を埋めた。印刷したシートを２５０枚重ね、その上下にカバーシートをそれぞれ３０μｍずつ積層した。その後、熱圧着により積層体を得て、所定の形状に切断し、Ｎ２雰囲気で脱バインダ処理した。得られた積層体にＮｉ外部電極をディップ法で形成し、還元雰囲気下（Ｏ２分圧：１０－５～１０－８ａｔｍ)、１２５０℃で焼成して焼結体を得た。形状寸法は、長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであった。焼結体をＮ２雰囲気下８００℃の条件で再酸化処理を行った後、めっき処理して外部電極端子の表面にＣｕ，Ｎｉ，Ｓｎの金属コーティングを行い、積層セラミックコンデンサを得た。なお焼成後においてＮｉ内部電極の厚みは１．０μｍであった。
（比較例１）
比較例１においては、逆パターン材料を作製する工程において、チタン酸バリウム粉末（平均粒子径０．１μｍ）１００ａｔｍ％に対し、Ｈｏ濃度が０．７５ａｔｍ％、Ｍｎ濃度が２．２５ａｔｍ％、Ｓｉ濃度が１．００ａｔｍ％、Ｂ濃度が０．２５ａｔｍ％となるように、Ｈｏ２Ｏ３、ＭｎＣＯ３、ＳｉＯ２、およびＢ２Ｏ３を秤量した。その他の条件は実施例１～１１と同様とした。
（比較例２）
比較例２においては、逆パターン材料を作製する工程において、チタン酸バリウム粉末（平均粒子径０．１μｍ）１００ａｔｍ％に対し、Ｈｏ濃度が０．７５ａｔｍ％、Ｍｎ濃度が２．２５ａｔｍ％、Ｓｉ濃度が２．００ａｔｍ％、Ｂ濃度が０．１０ａｔｍ％となるように、Ｈｏ２Ｏ３、ＭｎＣＯ３、ＳｉＯ２、およびＢ２Ｏ３を秤量した。その他の条件は実施例１～１１と同様とした。
（分析）
実施例１～１１および比較例１，２に対してＨＡＬＴ（高温加速寿命試験：Highly Accelerated Limit Test）不良率および容量取得率を測定した。ＨＡＬＴ不良率の測定においては、１２５℃－１５Ｖｄｃ－１２０ｍｉｎ－１００個のＨＡＬＴ試験を実施し、ショート不良率１０％未満を合格（○）とし、１０％以上２０％未満を（△）とし、２０％以上を不合格（×）とした。容量取得率の測定においては、容量をＬＣＲメーターにて測定した。この測定値と、誘電体材料の誘電率（予め誘電体材料のみでφ＝１０ｍｍ×Ｔ＝１ｍｍの円板状焼結体を作製して容量を測定し、誘電率を算出）、内部電極の交差面積、誘電体セラミック層厚み、積層枚数から計算される設計値を比較し、容量取得率（測定値／設計値×１００）が９０％以上１０５％以下のものを合格（○）とし、９０％未満のものを（△）とした。
図６は、測定結果を示す図である。実施例１～１１のいずれにおいても、ＨＡＬＴ不良率が２０％未満となった。これは、逆パターン材料における主成分セラミックに対するＭｏ濃度を誘電体材料における主成分セラミックに対するＭｏ濃度よりも低くしたことで誘電体層１１の寿命時間が長くなって積層チップ１０の表面での異常粒成長や焼結遅れが抑制されて構造欠陥が抑制され、さらに逆パターン材料におけるＭｎ，ＳｉおよびＢのそれぞれの濃度が誘電体材料におけるＭｎ，ＳｉおよびＢのそれぞれの濃度よりも高くなったことで逆パターン層１７の焼結性が高くなって逆パターン層１７と内部電極層１２との焼結収縮挙動の差が小さくなったからであると考えられる。一方、比較例１，２では、ＨＡＬＴ不良率が２０％以上となった。比較例１では、逆パターン材料におけるＳｉ濃度が誘電体材料におけるＳｉ濃度よりも低くなったことで逆パターン層１７の焼結性が低くなり、逆パターン層１７と内部電極層１２との焼結収縮挙動の差を十分に小さくできなかったからであると考えられる。比較例２では、逆パターン材料におけるＢ濃度が誘電体材料におけるＢ濃度よりも低くなったことで逆パターン層１７の焼結性が低くなり、逆パターン層１７と内部電極層１２との焼結収縮挙動の差を十分に小さくできなかったからであると考えられる。
また、実施例４に対して実施例１～３の容量取得率が高くなった。この結果により、逆パターン材料におけるＭｎ濃度を、２．５ａｔｍ％以下とすることで誘電体層１１へのＭｎの拡散を抑制できたものと考えられる。
また、実施例７に対して実施例１，５，６のＨＡＬＴ不良率が低くなった。この結果により、逆パターン材料におけるＳｉ濃度を２．５ａｔｍ％以下とすることで逆パターン層１７の粒成長を抑制できたものと考えられる。また、実施例１，５～７のＨＡＬＴ不良率が低くなった結果から、逆パターン材料におけるＳｉ濃度を１．５ａｔｍ％以上とすることで逆パターン層１７に高い焼結性が得られものと考えられる。
また、実施例１０に対して実施例１，８，９のＨＡＬＴ不良率が低くなった。この結果により、逆パターン材料におけるＢ濃度を、０．３ａｔｍ％以下とすることで逆パターン層１７の粒成長を抑制できたものと考えられる。また、実施例１，８～１０のＨＡＬＴ不良率が低くなった結果から、逆パターン材料におけるＢ濃度を０．２ａｔｍ％以上とすることで逆パターン層１７に高い焼結性が得られたものと考えられる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 積層チップ
１１ 誘電体層
１２ 内部電極層
１３ カバー層
１４ 容量領域
１５ エンドマージン領域
１６ サイドマージン領域
１７ 逆パターン層
２０ａ，２０ｂ 外部電極
１００ 積層セラミックコンデンサ

Claims (14)

  1. セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成された積層構造を備え、
    前記積層構造において同じ端面に露出する内部電極層同士が異なる端面に露出する内部電極層を介さずに対向するエンドマージン領域、および前記積層構造において積層された複数の前記内部電極層が前記２端面以外の２側面に延びた端部を覆うように設けられたサイドマージン領域のうち、少なくとも一方のマージン領域における主成分セラミックに対するＭｎ，Ｓｉ，Ｂのそれぞれの濃度は、前記積層構造の前記誘電体層における主成分セラミックに対するＭｎ，Ｓｉ，Ｂのそれぞれの濃度よりも高く、前記マージン領域における主成分セラミックに対するドナー元素濃度は、前記積層構造の前記誘電体層における主成分セラミックに対するドナー元素濃度よりも低く、
    前記少なくとも一方のマージン領域を形成するための逆パターン材料が、主成分セラミック１００ａｔｍ％に対して、ドナー元素の濃度が０．１０ａｔｍ％以下、Ｍｎの濃度が２．００ａｔｍ％以上３．００ａｔｍ％以下、Ｓｉの濃度が１．５０ａｔｍ％以上３．００ａｔｍ％以下、Ｂの濃度が０．２０ａｔｍ％以上０．５０ａｔｍ％以下であることを特徴とする積層セラミックコンデンサ。
  2. 前記ドナー元素は、Ｍｏであることを特徴とする請求項１記載の積層セラミックコンデンサ。
  3. 前記マージン領域の主成分セラミックおよび前記積層構造の前記誘電体層の主成分セラミックは、チタン酸バリウムであることを特徴とする請求項１または２に記載の積層セラミックコンデンサ。
  4. 前記内部電極層は、ニッケルを主成分とする請求項１～３のいずれか一項に記載の積層セラミックコンデンサ。
  5. 主成分セラミック粒子を含むグリーンシート上に、金属導電ペーストの第１パターンを配置する第１工程と、
    前記グリーンシート上において前記金属導電ペーストの周辺領域に、主成分セラミック粒子を含む第２パターンを配置する第２工程と、
    前記第２工程によって得られた積層単位を、前記第１パターンの配置位置が交互にずれるように複数積層して得られたセラミック積層体を焼成する第３工程と、を含み、
    前記第２パターンにおける主成分セラミックに対するＭｎ，Ｓｉ，Ｂのそれぞれの濃度を、前記グリーンシートにおける主成分セラミックに対するＭｎ，Ｓｉ，Ｂのそれぞれの濃度よりも高くし、前記第２パターンにおける主成分セラミックに対するドナー元素の濃度を、前記グリーンシートにおける主成分セラミックに対するドナー元素の濃度よりも低くし、
    前記第２パターンにおける主成分セラミック１００ａｔｍ％に対して、ドナー元素の濃度が０．１０ａｔｍ％以下、Ｍｎの濃度が２．００ａｔｍ％以上３．００ａｔｍ％以下、Ｓｉの濃度が１．５０ａｔｍ％以上３．００ａｔｍ％以下、Ｂの濃度が０．２０ａｔｍ％以上０．５０ａｔｍ％以下であることを特徴とする積層セラミックコンデンサの製造方法。
  6. 前記ドナー元素は、Ｍｏであることを特徴とする請求項５記載の積層セラミックコンデンサの製造方法。
  7. 前記第２パターンにおける主成分セラミックに対するＭｏ濃度は、０．２ａｔｍ％未満であることを特徴とする請求項６記載の積層セラミックコンデンサの製造方法。
  8. 前記第２パターンにおける主成分セラミックに対するＭｎ濃度は、２．０ａｔｍ％以上、２．５ａｔｍ％以下であることを特徴とする請求項５～７のいずれか一項に記載の積層セラミックコンデンサの製造方法。
  9. 前記第２パターンにおける主成分セラミックに対するＳｉ濃度は、１．５ａｔｍ％以上、２．５ａｔｍ％以下であることを特徴とする請求項５～８のいずれか一項に記載の積層セラミックコンデンサの製造方法。
  10. 前記第２パターンにおける主成分セラミックに対するＢ濃度は、０．２ａｔｍ％以上、０．３ａｔｍ％以下であることを特徴とする請求項５～９のいずれか一項に記載の積層セラミックコンデンサの製造方法。
  11. 前記グリーンシートおよび前記第２パターンの主成分セラミックは、チタン酸バリウムであることを特徴とする請求項５～１０のいずれか一項に記載の積層セラミックコンデンサの製造方法。
  12. 前記第１パターンの主成分金属は、ニッケルであることを特徴とする請求項５～１１のいずれか一項に記載の積層セラミックコンデンサの製造方法。
  13. セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成された積層構造を備え、
    前記積層構造において同じ端面に露出する内部電極層同士が異なる端面に露出する内部電極層を介さずに対向するエンドマージン領域における主成分セラミックに対するＭｎ，Ｓｉ，Ｂのそれぞれの濃度は、前記積層構造の前記誘電体層における主成分セラミックに対するＭｎ，Ｓｉ，Ｂのそれぞれの濃度よりも高く、前記エンドマージン領域における主成分セラミックに対するドナー元素濃度は、前記積層構造の前記誘電体層における主成分セラミックに対するドナー元素濃度よりも低いことを特徴とする積層セラミックコンデンサ。
  14. 主成分セラミック粒子を含むグリーンシート上に、金属導電ペーストの第１パターンを配置する第１工程と、
    前記グリーンシート上において前記金属導電ペーストの周辺領域に、主成分セラミック粒子を含む第２パターンを配置する第２工程と、
    前記第２工程によって得られた積層単位を、前記第１パターンの配置位置が交互にずれるように複数積層して得られたセラミック積層体を焼成する第３工程と、を含み、
    前記セラミック積層体は、同じ端面に露出する第１パターン同士が異なる端面に露出する第１パターンを介さずに対向するエンドマージン領域を含み、
    前記エンドマージン領域に含まれる前記第２パターンにおける主成分セラミックに対するＭｎ，Ｓｉ，Ｂのそれぞれの濃度を、前記グリーンシートにおける主成分セラミックに対するＭｎ，Ｓｉ，Ｂのそれぞれの濃度よりも高くし、前記第２パターンにおける主成分セラミックに対するドナー元素の濃度を、前記グリーンシートにおける主成分セラミックに対するドナー元素の濃度よりも低くすることを特徴とする積層セラミックコンデンサの製造方法。
JP2018096107A 2018-05-18 2018-05-18 積層セラミックコンデンサおよびその製造方法 Active JP7424740B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018096107A JP7424740B2 (ja) 2018-05-18 2018-05-18 積層セラミックコンデンサおよびその製造方法
US16/412,193 US11017947B2 (en) 2018-05-18 2019-05-14 Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018096107A JP7424740B2 (ja) 2018-05-18 2018-05-18 積層セラミックコンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2019201166A JP2019201166A (ja) 2019-11-21
JP7424740B2 true JP7424740B2 (ja) 2024-01-30

Family

ID=68533940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018096107A Active JP7424740B2 (ja) 2018-05-18 2018-05-18 積層セラミックコンデンサおよびその製造方法

Country Status (2)

Country Link
US (1) US11017947B2 (ja)
JP (1) JP7424740B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI814730B (zh) * 2017-07-19 2023-09-11 日商太陽誘電股份有限公司 積層陶瓷電容器及其製造方法
JP7145652B2 (ja) 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7241472B2 (ja) * 2018-06-01 2023-03-17 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7188345B2 (ja) * 2019-09-30 2022-12-13 株式会社村田製作所 積層セラミック電子部品の製造方法
KR102736492B1 (ko) * 2019-12-27 2024-11-29 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
US11367573B2 (en) * 2019-12-27 2022-06-21 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11508524B2 (en) * 2019-12-27 2022-11-22 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11322307B2 (en) * 2019-12-27 2022-05-03 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11373810B2 (en) * 2019-12-27 2022-06-28 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR20220080289A (ko) * 2020-12-07 2022-06-14 삼성전기주식회사 적층 세라믹 전자부품
JP2023163437A (ja) * 2022-04-28 2023-11-10 太陽誘電株式会社 積層セラミック電子部品、および積層セラミック電子部品の製造方法
KR20240092343A (ko) * 2022-12-14 2024-06-24 삼성전기주식회사 적층형 전자 부품

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173714A (ja) 2005-12-26 2007-07-05 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP2017011172A (ja) 2015-06-24 2017-01-12 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4135443B2 (ja) 2002-09-03 2008-08-20 株式会社村田製作所 積層型セラミック電子部品の製造方法
US7859823B2 (en) 2007-06-08 2010-12-28 Murata Manufacturing Co., Ltd. Multi-layered ceramic electronic component
JP4591537B2 (ja) 2007-06-08 2010-12-01 株式会社村田製作所 積層セラミック電子部品
JP6502092B2 (ja) 2014-12-26 2019-04-17 太陽誘電株式会社 積層セラミックコンデンサ
JP6415337B2 (ja) 2015-01-28 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ
JP6533429B2 (ja) 2015-07-28 2019-06-19 太陽誘電株式会社 積層セラミックコンデンサ
JP6378651B2 (ja) 2015-07-28 2018-08-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6933461B2 (ja) * 2016-12-21 2021-09-08 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6909011B2 (ja) * 2017-02-21 2021-07-28 太陽誘電株式会社 積層セラミックコンデンサ
JP6841716B2 (ja) * 2017-04-27 2021-03-10 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
TWI814730B (zh) * 2017-07-19 2023-09-11 日商太陽誘電股份有限公司 積層陶瓷電容器及其製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US10971302B2 (en) * 2018-06-19 2021-04-06 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173714A (ja) 2005-12-26 2007-07-05 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP2017011172A (ja) 2015-06-24 2017-01-12 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Also Published As

Publication number Publication date
US11017947B2 (en) 2021-05-25
JP2019201166A (ja) 2019-11-21
US20190355517A1 (en) 2019-11-21

Similar Documents

Publication Publication Date Title
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR102492594B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR102648161B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP6955363B2 (ja) 積層セラミックコンデンサおよびその製造方法
US11688556B2 (en) Ceramic electronic device with inflected external electrodes
JP7348890B2 (ja) セラミック電子部品およびその製造方法
US20220230812A1 (en) Multilayer ceramic capacitor having controlled concentration of rare earth element
JP7441120B2 (ja) 積層セラミックコンデンサおよび誘電体材料
JP6823976B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7421313B2 (ja) セラミック電子部品およびその製造方法
JP6823975B2 (ja) 積層セラミックコンデンサおよびその製造方法
US11721483B2 (en) Multilayer ceramic capacitor
JP2021002646A (ja) セラミック電子部品およびその製造方法
JP2021136375A (ja) セラミック電子部品およびその製造方法
JP2018133501A (ja) 積層セラミックコンデンサおよびその製造方法
JP2018139253A (ja) 積層セラミックコンデンサおよびその製造方法
US20240212938A1 (en) Multilayer ceramic electronic component and method for manufacturing multilayer ceramic electronic component
JP7015121B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7524269B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2021082644A (ja) セラミック電子部品の製造方法
WO2024038727A1 (ja) 積層セラミック電子部品、および積層セラミック電子部品の製造方法
KR102864416B1 (ko) 세라믹 원료 분말, 적층 세라믹 콘덴서, 및 적층 세라믹 콘덴서의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220823

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220823

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220829

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220830

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20221028

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20221101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240118

R150 Certificate of patent or registration of utility model

Ref document number: 7424740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150