JP7015121B2 - 積層セラミックコンデンサおよびその製造方法 - Google Patents

Description

本発明は、積層セラミックコンデンサおよびその製造方法に関する。

近年、スマートフォンや携帯電話などの電子機器の小型化に伴い、搭載される電子部品の小型化が急速に進んでいる。例えば、積層セラミックコンデンサにおいては、所定の特性を確保しつつ、チップサイズを小さくするために、誘電体層及び内部電極層の薄層化が進んでいる。

誘電体層の薄層化に伴い、１層の誘電体層に印加される電圧が増大し、誘電体層の寿命時間が短くなる。その結果、積層セラミックコンデンサの信頼性が低下するおそれがある。そこで、誘電体層にＭｏ（モリブデン）やＮｂ（ニオブ）、Ｔａ（タンタル）、Ｗ（タングステン）などのドナー元素を添加する技術が開示されている（例えば、特許文献１～４参照）。

特開２０１６－１２７１２０号公報 特開２０１６－１３９７２０号公報 特開２０１７－０２８２２４号公報 特開２０１７－０２８２２５号公報

しかしながら、誘電体層と内部電極層との積層構造を積層方向から覆うカバー層のドナー元素濃度が高いと、焼結遅れやチップ表面の異常粒成長などに起因して構造欠陥が生じ、その結果として積層セラミックコンデンサの信頼性が低下するおそれがある。

本発明は、上記課題に鑑みなされたものであり、信頼性を向上させることができる積層セラミックコンデンサおよびその製造方法を提供することを目的とする。

本発明に係る積層セラミックコンデンサは、セラミックを主成分としＶを含む誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成された積層構造と、前記積層構造の積層方向の上面および下面の少なくともいずれか一方に設けられ、前記誘電体層と主成分が同じでＶを含むカバー層と、を備え、前記カバー層における主成分セラミックに対するＭｏ濃度は、前記誘電体層における主成分セラミックに対するＭｏ濃度よりも低いことを特徴とする。

上記積層セラミックコンデンサにおいて、前記カバー層の主成分セラミックおよび前記誘電体層の主成分セラミックは、チタン酸バリウムとしてもよい。

上記積層セラミックコンデンサにおいて、前記誘電体層におけるＶ濃度と、前記カバー層におけるＶ濃度とが同じであってもよい。

本発明に係る積層セラミックコンデンサの製造方法は、主成分セラミック粒子を含むグリーンシート上に、金属導電ペーストの第１パターンを配置する第１工程と、前記第１工程によって得られた積層単位を、前記第１パターンの配置位置が交互にずれるように複数積層する第２工程と、前記第２工程によって得られたセラミック積層体の積層方向の上面および下面の少なくともいずれか一方に主成分セラミック粒子を含むカバーシートを配置して焼成する第３工程と、を含み、前記カバーシートにおける主成分セラミックに対するドナー元素の濃度を、前記グリーンシートにおける主成分セラミックに対するドナー元素の濃度よりも低くすることを特徴とする。

上記積層セラミックコンデンサにおいて、前記カバーシートにおける主成分セラミックに対するＶ濃度を、前記グリーンシートにおける主成分セラミックに対するＶ濃度と同じにしてもよい。

上記積層セラミックコンデンサの製造方法において、前記カバーシートにおける主成分セラミックに対するＭｏ濃度は、０．２ａｔｍ％未満としてもよい。

上記積層セラミックコンデンサの製造方法において、前記グリーンシートおよび前記カバーシートの主成分セラミックは、チタン酸バリウムとしてもよい。

本発明によれば、積層セラミックコンデンサの信頼性を向上させることができる。

積層セラミックコンデンサの部分断面斜視図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 測定結果を示す図である。

以下、図面を参照しつつ、実施形態について説明する。

（実施形態）
図１は、実施形態に係る積層セラミックコンデンサ１００の部分断面斜視図である。図１で例示するように、積層セラミックコンデンサ１００は、直方体形状を有する積層チップ１０と、積層チップ１０のいずれかの対向する２端面に設けられた外部電極２０ａ，２０ｂとを備える。なお、積層チップ１０の当該２端面以外の４面のうち、積層方向の上面および下面以外の２面を側面と称する。外部電極２０ａ，２０ｂは、積層チップ１０の積層方向の上面、下面および２側面に延在している。ただし、外部電極２０ａ，２０ｂは、互いに離間している。

積層チップ１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、卑金属材料を含む内部電極層１２とが、交互に積層された構成を有する。各内部電極層１２の端縁は、積層チップ１０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面とに、交互に露出している。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。その結果、積層セラミックコンデンサ１００は、複数の誘電体層１１が内部電極層１２を介して積層された構成を有する。また、誘電体層１１と内部電極層１２との積層体の上面および下面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３の材料は、誘電体層１１とセラミック材料の主成分が同じである。

積層セラミックコンデンサ１００のサイズは、例えば、長さ０．２ｍｍ、幅０．１２５ｍｍ、高さ０．１２５ｍｍであり、または長さ０．４ｍｍ、幅０．２ｍｍ、高さ０．２ｍｍ、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。

内部電極層１２は、Ｎｉ（ニッケル），Ｃｕ（銅），Ｓｎ（スズ）等の卑金属を主成分とする。内部電極層１２として、Ｐｔ（白金），Ｐｄ（パラジウム），Ａｇ（銀），Ａｕ（金）などの貴金属やこれらを含む合金を用いてもよい。誘電体層１１は、例えば、一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ_３－αを含む。例えば、当該セラミック材料として、ＢａＴｉＯ_３（チタン酸バリウム），ＣａＺｒＯ_３（ジルコン酸カルシウム），ＣａＴｉＯ_３（チタン酸カルシウム），ＳｒＴｉＯ_３（チタン酸ストロンチウム），ペロブスカイト構造を形成するＢａ_{１-ｘ－ｙ}Ｃａ_ｘＳｒ_ｙＴｉ_１－ｚＺｒ_ｚＯ_３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等を用いることができる。

誘電体層１１およびカバー層１３は、例えば、ペロブスカイト構造を有する主成分セラミックの原材料粉末を焼成することによって得られる。焼成の際に原材料粉末が還元雰囲気にさらされるため、主成分セラミックに酸素欠陥が生じる。そこで、誘電体層１１に、ＡＢＯ_３で表されるペロブスカイト構造のＢサイトを置換し、ドナーとして機能するＭｏ，Ｎｂ，Ｔａ，Ｗなどを添加することが考えられる。ドナー元素を誘電体層１１に添加することで、主成分セラミックの酸素欠陥の生成が抑制される。その結果、誘電体層１１の寿命特性が向上して信頼性が向上し、高い誘電率が得られ、良好なバイアス特性が得られる。しかしながら、カバー層１３においてもドナー元素を多く添加すると、主成分セラミックの粒成長が促進されることによるカバー層１３の表面での異常粒成長や、その影響で緻密化が阻害されることで、焼結遅れに起因した構造欠陥が生じる。その結果、積層セラミックコンデンサ１００の信頼性が低下するおそれがある。例えば、上記緻密化の阻害により、耐湿性が不足するようになる。

そこで、本実施形態においては、カバー層１３における主成分セラミックに対するドナー元素濃度を、誘電体層１１における主成分セラミックに対するドナー元素濃度よりも低くする。この構成においては、カバー層１３の表面での異常粒成長や焼結遅れが抑制され、構造欠陥が抑制される。その結果、積層セラミックコンデンサ１００の信頼性が向上する。

カバー層１３におけるドナー元素量が多すぎると、カバー層１３の表面での異常粒成長や焼結遅れが十分に抑制されなくなるおそれがある。そこで、カバー層１３におけるドナー元素濃度に上限を設けることが好ましい。本実施形態においては、一例として、ドナー元素としてＭｏを用いた場合、カバー層１３において主成分セラミックに対するＭｏ濃度を０．２ａｔｍ％未満とすることが好ましく、０．１ａｔｍ％以下とすることがより好ましい。なお、濃度（ａｔｍ％）は、一般式ＡＢＯ_３で表されるペロブスカイト構造を有する主成分セラミックのＢサイトを１００ａｔｍ％とした場合の濃度のことである。以下、同様とする。

なお、本実施形態においては、積層チップ１０の上面および下面の両方のカバー層１３における主成分セラミックに対するドナー元素濃度が、誘電体層１１における主成分セラミックに対するドナー元素濃度よりも低くなっているが、それに限られない。例えば、いずれか一方のカバー層１３における主成分セラミックに対するドナー元素濃度が、誘電体層１１における主成分セラミックに対するドナー元素濃度よりも低くなっていればよい。

また、誘電体層１１の平面方向においてドナー元素濃度に分布が生じる場合においては、カバー層１３における主成分セラミックに対するドナー元素濃度が、異なる外部電極に接続された２つの隣接する内部電極層１２が対向する領域（容量領域）の誘電体層１１における主成分セラミックに対するドナー元素濃度よりも低くなっていることが好ましい。

続いて、積層セラミックコンデンサ１００の製造方法について説明する。図２は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。

（原料粉末作製工程）
まず、誘電体層１１を形成するための誘電体材料を用意する。誘電体層１１に含まれるＡサイト元素およびＢサイト元素は、通常はＡＢＯ_３の粒子の焼結体の形で誘電体層１１に含まれる。例えば、ＢａＴｉＯ_３は、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このＢａＴｉＯ_３は、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層１１を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル－ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。

得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｏ，Ｎｂ，Ｔａ，Ｗ，Ｍｎ（マンガン），Ｖ（バナジウム），Ｃｒ（クロム），希土類元素(Ｙ（イットリウム）,Ｓｍ（サマリウム），Ｅｕ（ユウロピウム），Ｇｄ（ガドリニウム），Ｔｂ（テルビウム），Ｄｙ（ジスプロシウム）,Ｈｏ（ホロミウム）,Ｅｒ(エルビウム)，Ｔｍ（ツリウム）およびＹｂ（イッテルビウム）)の酸化物、並びに、Ｃｏ（コバルト），Ｎｉ，Ｌｉ（リチウム），Ｂ（ホウ素），Ｎａ（ナトリウム），Ｋ（カリウム）およびＳｉ（シリコン）の酸化物もしくはガラスが挙げられる。本実施形態においては、得られたセラミック粉末に、少なくとも、ドナー元素のうちいずれか１つを添加する。

本実施形態においては、好ましくは、まず誘電体層１１を構成するセラミックの粒子に添加化合物を含む化合物を混合して８２０～１１５０℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、誘電体層１１の薄層化の観点から、好ましくは５０～３００ｎｍである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。

次に、カバー層１３を形成するためのカバー材料を用意する。上記の誘電体材料の作製工程と同様の工程により得られたチタン酸バリウムのセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｎ，Ｖ，Ｃｒ，希土類元素(Ｙ, Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ,Ｈｏ，Ｅｒ，ＴｍおよびＹｂ)の酸化物、並びに、Ｃｏ，Ｎｉ，Ｌｉ，Ｂ，Ｎａ，ＫおよびＳｉの酸化物もしくはガラスが挙げられる。本実施形態においては、ドナー元素を添加しないか、誘電体材料と比較してドナー元素の添加量を少なくする。

本実施形態においては、好ましくは、まずカバー層１３を構成するセラミックの粒子に添加化合物を含む化合物を混合して８２０～１１５０℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、誘電体材料に合わせて、好ましくは５０～３００ｎｍである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。

（積層工程）
次に、得られた誘電体材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル（ＤＯＰ）等の可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み０．８μｍ以下の帯状の誘電体グリーンシートを塗工して乾燥させる。

次に、誘電体グリーンシートの表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、極性の異なる一対の外部電極に交互に引き出される内部電極層パターンを配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層１１の主成分セラミックと同じであることが好ましい。例えば、平均粒子径が５０ｎｍ以下のＢａＴｉＯ_３を均一に分散させてもよい。

次に、得られたカバー材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル（ＤＯＰ）等の可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み１０μｍ以下の帯状の誘電体カバーシートを塗工して乾燥させる。

その後、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層１２と誘電体層１１とが互い違いになるように、かつ内部電極層１２が誘電体層１１の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極２０ａ，２０ｂに交互に引き出されるように、所定層数（例えば１００～５００層）だけ積層する。その後、積層した誘電体グリーンシートの上下に誘電体カバーシートを所定数（例えば２～１０層）だけ積層して熱圧着させ、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットし、その後に外部電極２０ａ，２０ｂとなる金属導電ペーストを、カットした積層体の両側面にディップ法等で塗布して乾燥させる。これにより、積層セラミックコンデンサ１００の成型体が得られる。なお、信頼性（耐湿性）の観点から、焼結後のカバー層１３の厚みが２０μｍ以上となるように誘電体カバーシートの積層数を決めることが好ましい。

（焼成工程）
このようにして得られた成型体を、２５０～５００℃のＮ_２雰囲気中で脱バインダ処理した後に、酸素分圧１０^－５～１０^－８ａｔｍの還元雰囲気中で１１００～１３００℃で１０分～２時間焼成することで、各化合物が焼結して粒成長する。このようにして、積層セラミックコンデンサ１００が得られる。

（再酸化処理工程）
その後、Ｎ_２ガス雰囲気中で６００℃～１０００℃で再酸化処理を行ってもよい。
（めっき処理工程）
その後、めっき処理により、外部電極２０ａ，２０ｂに、Ｃｕ，Ｎｉ，Ｓｎ等の金属コーティングを行ってもよい。

本実施形態に係る製造方法によれば、カバー材料における主成分セラミックに対するドナー元素濃度が、誘電体材料における主成分セラミックに対するドナー元素濃度よりも低くなる。この場合、焼成工程において、カバー層１３の表面での異常粒成長や焼結遅れが抑制され、構造欠陥が抑制される。その結果、積層セラミックコンデンサ１００の信頼性が向上する。

カバー材料におけるドナー元素量が多すぎると、カバー層１３の表面での異常粒成長や焼結遅れが十分に抑制されなくなるおそれがある。そこで、カバー材料におけるドナー元素濃度に上限を設けることが好ましい。本実施形態においては、一例として、ドナー元素としてＭｏを用いた場合、カバー材料における主成分セラミックに対するＭｏ濃度を０．２ａｔｍ％未満とすることが好ましく、０．１ａｔｍ％以下とすることがより好ましく、ゼロとすることがさらに好ましい。

以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。

（実施例１，２）
（誘電体材料の作製）
チタン酸バリウム粉末（平均粒子径０．１５μｍ）１００ａｔｍ％に対して、Ｈｏ濃度が０．４ａｔｍ％、Ｍｎ濃度が０．２ａｔｍ％、Ｖ濃度が０．１ａｔｍ％、Ｓｉ濃度が０．６ａｔｍ％、Ｍｏ濃度が０．２ａｔｍ％となるようにＨｏ_２Ｏ_３、ＭｎＣＯ_３、Ｖ_２Ｏ_５、ＳｉＯ_２、およびＭｏＯ_３を秤量し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。

（カバー材料の作製）
実施例１においては、チタン酸バリウム粉末（平均粒子径０．２μｍ）１００ａｔｍ％に対し、Ｈｏ濃度が０．４ａｔｍ％、Ｍｎ濃度が０．２ａｔｍ％、Ｖ濃度が０．１ａｔｍ％、Ｓｉ濃度が０．６ａｔｍ％となるように、Ｈｏ_２Ｏ_３、ＭｎＣＯ_３、Ｖ_２Ｏ_５、およびＳｉＯ_２を秤量した。実施例２においては、さらにＭｏ濃度が０．１ａｔｍ％となるようにＭｏＯ_３を秤量した。実施例３においては、さらにＭｏ濃度が０．１７ａｔｍ％となるようにＭｏＯ_３を秤量した。その後、ボールミルで十分に湿式混合粉砕して逆パターン材料を得た。

（積層セラミックコンデンサの作製）
誘電体材料に有機バインダとしてブチラール系、溶剤としてトルエン、エチルアルコールを加えてドクターブレード法にて焼結後の誘電体層１１の厚みが０．８μｍになるようにグリーンシートを作製した。得られたシートに内部電極形成用ペーストをスクリーン印刷して内部電極を形成した。印刷したシートを２５０枚重ねた。次に、カバー材料に有機バインダとしてブチラール系、溶剤としてトルエン、エチルアルコールを加えてドクターブレード法にて、焼結後の厚みが１０μｍになるように誘電体カバーシートを作製した。その後、積層した誘電体グリーンシートの上下に誘電体カバーシートをそれぞれ３枚積層して熱圧着させて積層体を得て、所定の形状に切断した。得られた積層体にＮｉ外部電極をディップ法で形成し、Ｎ_２雰囲気で脱バインダ処理の後、還元雰囲気下（Ｏ_２分圧：１０^－５～１０^－８ａｔｍ)、１２５０℃で焼成して焼結体を得た。形状寸法は、長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであった。焼結体をＮ_２雰囲気下８００℃の条件で再酸化処理を行った後、めっき処理して外部電極端子の表面にＣｕ，Ｎｉ，Ｓｎの金属コーティングを行い、積層セラミックコンデンサを得た。なお焼成後においてＮｉ内部電極の厚みは１．０μｍであった。

（比較例１）
比較例１においては、カバー材料を作製する工程において、チタン酸バリウム粉末（平均粒子径０．１５μｍ）１００ａｔｍ％に対し、Ｈｏ濃度が０．４ａｔｍ％、Ｍｎ濃度が０．２ａｔｍ％、Ｖ濃度が０．１ａｔｍ％、Ｓｉ濃度が０．６ａｔｍ％、Ｍｏ濃度が０．２ａｔｍ％となるように、Ｈｏ_２Ｏ_３、ＭｎＣＯ_３、Ｖ_２Ｏ_５、ＳｉＯ_２、およびＭｏＯ_３を秤量した。その他の条件は実施例１と同様とした。

（比較例２）
比較例２においては、誘電体材料を作製する工程において、チタン酸バリウム粉末（平均粒子径０．１５μｍ）１００ａｔｍ％に対して、Ｈｏ濃度が０．４ａｔｍ％、Ｍｎ濃度が０．２ａｔｍ％、Ｖ濃度が０．１ａｔｍ％、Ｓｉ濃度が０．６ａｔｍ％となるようにＨｏ_２Ｏ_３、ＭｎＣＯ_３、Ｖ_２Ｏ_５およびＳｉＯ_２を秤量し、Ｍｏ源を添加しなかった。その他の条件は、実施例１と同様とした。

（分析）
実施例１～３および比較例１，２に対してＨＡＬＴ（高温加速寿命試験：Highly Accelerated Limit Test）不良率および容量取得率を測定した。ＨＡＬＴ不良率の測定においては、１２５℃－１２Ｖｄｃ－１２０ｍｉｎ－１００個のＨＡＬＴ試験を実施し、ショート不良率５％未満を合格（○）とし、５％以上１０％未満を△とし、１０％以上を不合格（×）とした。容量取得率の測定においては、容量をＬＣＲメーターにて測定した。この測定値と、誘電体材料の誘電率（予め誘電体材料のみでφ＝１０ｍｍ×Ｔ＝１ｍｍの円板状焼結体を作製して容量を測定し、誘電率を算出）、内部電極の交差面積、誘電体セラミック層厚み、積層枚数から計算される設計値を比較し、容量取得率（測定値／設計値×１００）が９５％～１０５％のものを合格（○）とした。

図３は、測定結果を示す図である。比較例１では、ＨＡＬＴ不良率が３１％と大きくなった。これは、カバー材料にもＭｏを多く添加したことで、カバー層１３の表面での異常粒成長や、焼結遅れに起因して、構造欠陥が生じたからであると考えられる。次に、比較例２でも、ＨＡＬＴ不良率が５０％と大きくなった。これは、誘電体材料にＭｏを添加しなかったことで、誘電体層１１の寿命時間を長くできなかったからであると考えられる。これらに対して、実施例１～３のいずれにおいても、ＨＡＬＴ不良率が１０％未満となった。これは、カバー材料における主成分セラミックに対するＭｏ濃度を誘電体材料における主成分セラミックに対するＭｏ濃度よりも低くしたことで、誘電体層１１の寿命時間が長くなり、カバー層１３の表面での異常粒成長や焼結遅れが抑制され、構造欠陥が抑制されたからであると考えられる。なお、焼成後のカバー層１３における主成分セラミックに対するＭｏ濃度は、誘電体層１１における主成分セラミックに対するＭｏ濃度よりも低くなっていた。

次に、実施例２，３に対して実施例１のＨＡＬＴ不良率が低くなった。これは、実施例１においてカバー材料にＭｏを添加しなかったことで、カバーシートにおける主成分セラミックに対するＭｏ濃度がより低くなったからであると考えられる。

なお、比較例１，２では実施例１，２と比較して容量取得率にバラツキが生じた。比較例１では、容量取得率が低くなった。これは、Ｍｏ過剰でサイドマージン付近の粒成長が促進され、内部電極端部のＮｉが球状化（連続性が低下）して容量取得率が低下したものと考えられる。比較例２では、容量取得率が高くなった。これは、比較例２では粒成長を促進するＭｏが添加されなかったからであり、さらに、添加剤総量が少なくなったことで比誘電率が若干上昇したからであると考えられる。

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ 積層チップ
１１ 誘電体層
１２ 内部電極層
１３ カバー層
２０ａ，２０ｂ 外部電極
１００ 積層セラミックコンデンサ

Claims (7)

1. セラミックを主成分としＶを含む誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成された積層構造と、
   前記積層構造の積層方向の上面および下面の少なくともいずれか一方に設けられ、前記誘電体層と主成分が同じでＶを含むカバー層と、を備え、
   前記カバー層における主成分セラミックに対するＭｏ濃度は、前記誘電体層における主成分セラミックに対するＭｏ濃度よりも低いことを特徴とする積層セラミックコンデンサ。
2. 前記カバー層の主成分セラミックおよび前記誘電体層の主成分セラミックは、チタン酸バリウムであることを特徴とする請求項１記載の積層セラミックコンデンサ。
3. 前記誘電体層におけるＶ濃度と、前記カバー層におけるＶ濃度とが同じであることを特徴とする請求項１または２に記載の積層セラミックコンデンサ。
4. 主成分セラミック粒子を含みＶを含むグリーンシート上に、金属導電ペーストの第１パターンを配置する第１工程と、
   前記第１工程によって得られた積層単位を、前記第１パターンの配置位置が交互にずれるように複数積層する第２工程と、
   前記第２工程によって得られたセラミック積層体の積層方向の上面および下面の少なくともいずれか一方に主成分セラミック粒子を含みＶを含むカバーシートを配置して焼成する第３工程と、を含み、
   前記カバーシートにおける主成分セラミックに対するＭｏ濃度を、前記グリーンシートにおける主成分セラミックに対するＭｏ濃度よりも低くすることを特徴とする積層セラミックコンデンサの製造方法。
5. 前記カバーシートにおける主成分セラミックに対するＶ濃度を、前記グリーンシートにおける主成分セラミックに対するＶ濃度と同じにすることを特徴とする請求項４記載の積層セラミックコンデンサの製造方法。
6. 前記カバーシートにおける主成分セラミックに対するＭｏ濃度は、０．２ａｔｍ％未満であることを特徴とする請求項５記載の積層セラミックコンデンサの製造方法。
7. 前記グリーンシートおよび前記カバーシートの主成分セラミックは、チタン酸バリウムであることを特徴とする請求項４～６のいずれか一項に記載の積層セラミックコンデンサの製造方法。

Images