JP6996867B2 - 積層セラミックコンデンサおよびその製造方法 - Google Patents

積層セラミックコンデンサおよびその製造方法 Download PDF

Info

Publication number
JP6996867B2
JP6996867B2 JP2017097511A JP2017097511A JP6996867B2 JP 6996867 B2 JP6996867 B2 JP 6996867B2 JP 2017097511 A JP2017097511 A JP 2017097511A JP 2017097511 A JP2017097511 A JP 2017097511A JP 6996867 B2 JP6996867 B2 JP 6996867B2
Authority
JP
Japan
Prior art keywords
internal electrode
electrode layer
main component
ceramic capacitor
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017097511A
Other languages
English (en)
Other versions
JP2018195672A5 (ja
JP2018195672A (ja
Inventor
翔平 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017097511A priority Critical patent/JP6996867B2/ja
Priority to US15/908,519 priority patent/US10593474B2/en
Priority to KR1020180029149A priority patent/KR102412983B1/ko
Priority to CN201810245432.7A priority patent/CN108878143A/zh
Publication of JP2018195672A publication Critical patent/JP2018195672A/ja
Publication of JP2018195672A5 publication Critical patent/JP2018195672A5/ja
Application granted granted Critical
Publication of JP6996867B2 publication Critical patent/JP6996867B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックコンデンサおよびその製造方法に関する。
近年、スマートフォンや携帯電話などの電子機器の小型化に伴い、搭載される電子部品の小型化が急速に進んでいる。例えば、積層セラミックコンデンサにおいては、所定の特性を確保しつつ、チップサイズを小さくするために、誘電体層及び内部電極層の薄層化が求められている。
しかしながら、内部電極層の金属と誘電体層のセラミックとの焼結温度が異なることで、焼結後の内部電極層の連続率が低下する課題がある。内部電極層を薄層化するとさらなる連続率の低下が懸念される。そこで、収縮遅延効果をもたらすために、内部電極層にセラミックの共材を添加することが知られている(例えば、特許文献1参照)。
特開2013-229555号公報
しかしながら、共材は、焼結過程で誘電体層に拡散する傾向にあるため、内部電極層の連続率低下を十分に抑制することは困難である。
本発明は、上記課題に鑑みなされたものであり、内部電極層の連続率低下を抑制することができる積層セラミックコンデンサおよびその製造方法を提供することを目的とする。
本発明に係る積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、金属を主成分とする内部電極層と、が交互に積層された積層構造を備え、少なくともいずれかの前記内部電極層は、セラミックを主成分とし当該内部電極層の平均厚みの40%以上の径を有する粒子を含み、前記粒子は、前記内部電極層の内部に包含され、前記誘電体層とは接しておらず、前記内部電極層の厚み方向において、上下5%ずつの領域には存在しないことを特徴とする。
上記積層セラミックコンデンサにおいて、前記内部電極層に含まれる粒子の最大径は、200nm以上であってもよい。
上記積層セラミックコンデンサにおいて、前記粒子が存在する箇所は、前記内部電極層において前記内部電極層の平均厚み未満となる箇所であってもよい。
上記積層セラミックコンデンサにおいて、前記内部電極層の平均厚みは、0.5μm以下であってもよい。
上記積層セラミックコンデンサにおいて、前記内部電極層の主成分金属をニッケルとしてもよい。
上記積層セラミックコンデンサにおいて、前記粒子の主成分セラミックをチタン酸バリウムとしてもよい。
上記積層セラミックコンデンサにおいて、前記誘電体層の主成分セラミックをチタン酸バリウムとしてもよい。前記内部電極層の平均厚みは、複数の内部電極層について延在方向において等間隔に同じ箇所で厚みを測定して算出してもよい
本発明に係る積層セラミックコンデンサの製造方法は、セラミック粉末を含むグリーンシート上に、平均粒径が100nm以下で粒度分布の標準偏差が1.5以下の金属粉末を主成分とし、平均粒径が10nm以下で粒度分布の標準偏差が5以下のセラミック粉末を共材として含む金属導電ペーストのパターンを配置する第1工程と、前記第1工程によって得られた積層単位を複数積層して得られたセラミック積層体を焼成することで、前記金属粉末の焼結によって内部電極層を形成し、前記グリーンシートのセラミック粉末の焼結によって誘電体層を形成する第2工程と、を含み、少なくともいずれかの前記内部電極層に、セラミックを主成分とし当該内部電極層の厚みの40%以上の径を有して前記内部電極層の内部に包含され前記誘電体層と接していない粒子を存在させることを特徴とする。
上記積層セラミックコンデンサの製造方法において、前記第2工程において、室温から最高温度までの平均昇温速度を30℃/分以上80℃/分以下としてもよい。
上記積層セラミックコンデンサの製造方法において、前記金属粉末は、ニッケルを主成分としてもよい。
上記積層セラミックコンデンサの製造方法において、前記共材は、チタン酸バリウムを主成分としてもよい。
上記積層セラミックコンデンサの製造方法において、前記グリーンシートのセラミック粉末は、チタン酸バリウムを主成分としてもよい。前記内部電極層の平均厚みは、複数の内部電極層について延在方向において等間隔に同じ箇所で厚みを測定して算出してもよい。
本発明によれば、内部電極層の連続率低下を抑制することができる積層セラミックコンデンサおよびその製造方法を提供することができる。
積層セラミックコンデンサの部分断面斜視図である。 連続率を表す図である。 (a)は結晶粒径が大きい場合の内部電極層を例示する図であり、(b)および(c)は結晶粒径が小さい場合の内部電極層を例示する図である。 内部電極層の平均厚みを例示する図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 (a)は実施例および比較例における内部電極形成用導電ペーストの主成分金属の粒度分布を示す図であり、(b)は実施例および比較例における内部電極形成用導電ペーストの共材の粒度分布を示す図である。 (a)および(b)は誘電体層と内部電極層との積層方向における断面のSEM写真を描いた図である。 体積基準での積算の粒度分布を示す図である。 内部電極層の平均厚みに対する最大の粒子の径の比率を示す図である。 実施例および比較例の結果を示す図である。 誘電率の評価結果を示すグラフである。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図1で例示するように、積層セラミックコンデンサ100は、直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。
積層チップ10は、誘電体として機能するセラミック材料を主成分とする誘電体層11と、卑金属材料等の金属材料を主成分とする内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、誘電体層11と内部電極層12との積層体において、積層方向の最外層には内部電極層12が配置され、当該積層体の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11とセラミック材料の主成分が同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.2mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金),Pd(パラジウム),Ag(銀),Au(金)などの貴金属やこれらを含む合金を主成分として用いてもよい。各内部電極層12の平均厚みは、例えば、0.5μm以下であり、0.3μm以下とすることが好ましい。誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3-αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),ペロブスカイト構造を形成するBa1-x-yCaSrTi1-zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。
積層セラミックコンデンサ100の小型大容量化のために、誘電体層11および内部電極層12の薄層化が求められている。しかしながら、内部電極層12を薄層化しようとすると、高連続率を維持することが困難となる。これは、以下の理由による。内部電極層12を金属粉末の焼成によって得る場合、焼結が進むと表面エネルギーを最小にしようとするために球状化する。誘電体層11の主成分セラミックよりも内部電極層12の金属成分の焼結が進みやすいため、誘電体層11の主成分セラミックが焼結するまで温度を上げると、内部電極層12の金属成分は過焼結となり、球状化しようとする。この場合、切れるキッカケ(欠陥)があれば、当該欠陥を基点に内部電極層12が切れ、連続率が低下する。誘電体層11および内部電極層12の薄層化が進むと、連続率はさらに低下するおそれがある。
そこで、セラミックを主成分とする共材を内部電極層12に添加することで、内部電極層12の収縮を遅延させることが考えられる。しかしながら、焼結過程における拡散によって共材が誘電体層11側に吐き出されると、連続率低下を抑制することが困難である。また、共材が誘電体層11に吸収されることで誘電体層11中の材料のA/B比(ペロブスカイトのAサイトとBサイトの比率)や組成のズレ、誘電率εが設計値と異なる値となり、狙った容量値が得られないおそれがある。
図2は、連続率を表す図である。図2で例示するように、ある内部電極層12における長さL0の観察領域において、その金属部分の長さL1,L2,・・・,Lnを測定して合計し、金属部分の割合であるΣLn/L0をその層の連続率と定義することができる。
そこで、本実施形態においては、内部電極層12の結晶粒径を小さくする。図3(a)は、結晶粒径が大きい場合の内部電極層12を例示する図である。図3(b)は、結晶粒径が小さい場合の内部電極層12を例示する図である。図3(a)および図3(b)で例示するように、結晶粒14が小さくなると、内部電極層12に共材が残存しやすくなる。例えば、結晶粒14が小さくなるにつれて結晶粒界16の数が多くなり、当該結晶粒界16に共材が残存することで、内部電極層12全体におけるセラミックを主成分とする粒子15が多く存在すると考えられる。共材の残存量が多くなると各粒子15の径が大きくなる。具体的には、少なくともいずれかの内部電極層12は、当該内部電極層12の平均厚みの40%以上の径を有する粒子15を含む。この構成では、内部電極層12の全体において共材の残存量が多くなる。それにより、焼結時における内部電極層12の金属成分の過焼結が抑制され、内部電極層12の切れが抑制される。その結果、内部電極層12の連続率低下を抑制することができる。また、誘電体層11への共材の拡散が抑制され、誘電体層11中の材料のA/B比や組成のズレ、誘電率εの低下が抑制され、所望の誘電特性を確保することができる。その結果、バイアス特性の悪化が抑制され、高容量が得られる。なお、少なくともいずれかの内部電極層12は、当該内部電極層12の平均厚みの50%以上の径を有する粒子15を含むことが好ましい。一方で、内部電極層12の金属部分が局所的に薄くなりすぎると、内部電極層12が切れるキッカケ(欠陥)となりうるため、粒子15の径は、当該粒子15の存在する箇所の内部電極層の厚みの90%未満であることが好ましい。なお、内部電極層12の平均厚みは、複数個所の内部電極層12の厚みの測定結果の平均値とすることができる。例えば、図4で例示するように、内部電極層12の延在方向において等間隔に複数個所の厚みを測定し、その平均値を厚みaとする。特定の内部電極層12の厚みを測定してもよいが、複数の内部電極層12の厚みを測定し、その平均値を厚みaとしてもよい。例えば、図4で例示するように、各内部電極層12において、延在方向において等間隔に同じ箇所で厚みを測定し、その平均値を厚みaとしてもよい。
内部電極層12に含まれる複数の粒子15のうち、最大の粒子の径は、200nm以上であることが好ましい。この場合、粒子15の径が十分に大きく、内部電極層12の全体において共材の残存量が多くなる。
図3(c)で例示するように、粒子15は、内部電極層12において、当該内部電極層12の平均厚み未満となる箇所に存在することが好ましい。この場合、内部電極層12において切れが生じやすい箇所に粒子15が配置されることになり、当該切れが生じやすい箇所の過焼結が抑制される。それにより、連続率の低下が抑制される。
なお、共材が誘電体層11に拡散せずに内部電極層12に十分に残存する場合、内部電極層12内で共材が集まるようになる。より具体的には、内部電極層12の中央部付近の共材が周囲の共材を集めて粒成長していくと考えられる。その結果、内部電極層12の厚み方向の中央部分に残存するようになる。この場合、内部電極層12の厚み方向において、上下5%ずつに粒子15が存在しなくなる。したがって、内部電極層12の厚み方向において、上下5%ずつの領域に粒子15が存在しないことが好ましい。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図5は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、図5で例示するように、誘電体層11を形成するための誘電体材料を用意する。誘電体層11に含まれるAサイト元素およびBサイト元素は、通常はABOの粒子の焼結体の形で誘電体層11に含まれる。例えば、BaTiOは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このBaTiOは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層11を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル-ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mn(マンガン),V(バナジウム),Cr(クロム),希土類元素(Y(イットリウム),Dy(ジスプロシウム),Tm(ツリウム),Ho(ホロミウム),Tb(テルピウム),Yb(イッテルビウム),Sm(サマリウム),Eu(ユウロビウム),Gd(ガドリニウム),およびEr(エルビウム))の酸化物、並びに、Co(コバルト),Ni(ニッケル),Li(リチウム),B(ホウ素),Na(ナトリウム),K(カリウム)およびSi(シリコン)の酸化物もしくはガラスが挙げられる。
本実施形態においては、好ましくは、まず誘電体層11を構成するセラミックの粒子に添加化合物を含む化合物を混合して820~1150℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒径は、誘電体層11の薄層化の観点から、好ましくは50~300nmである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
(積層工程)
次に、得られた誘電体材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル(DOP)等の可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み0.8μm以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、極性の異なる一対の外部電極に交互に引き出される内部電極層パターンを配置する。金属導電ペーストの金属材料には、例えば、平均粒径が100nm以下のものを用いる。また、粒径の標準偏差は、15以下とする。これにより、シャープな粒度分布が得られる。平均粒径は、100nm以下であることが好ましく、70nm以下であることがより好ましい。粒径の標準偏差は、15以下であることが好ましく、12以下であることがより好ましい。また、累積粒度分布の傾きは、8以上であることが好ましい。なお、累積粒度分布の傾きは、累積粒度分布を対数プロットしD20とD80間の傾き(=1/(logD80-logD20)と定義することができる。
また、金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分セラミックは、特に限定するものではないが、誘電体層11の主成分セラミックと同じであることが好ましい。例えば、チタン酸バリウムを均一に分散させてもよい。共材には、例えば平均粒径が10nm以下のものを用いる。また、粒径の標準偏差は、5以下とする。これにより、シャープな粒度分布が得られる。平均粒径は、15nm以下であることが好ましく、10nm以下であることがより好ましい。粒径の標準偏差は、5以下であることが好ましく、3以下であることがより好ましい。また、累積粒度分布の傾きは、7以上であることが好ましい。なお、累積粒度分布の傾きは、累積粒度分布を対数プロットしD20とD80間の傾き(=1/(logD80-logD20)と定義することができる。
その後、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極20a,20bに交互に引き出されるように、所定層数(例えば100~500層)だけ積層する。積層した誘電体グリーンシートの上下にカバー層13となるカバーシートを圧着させ、所定チップ寸法(例えば1.0mm×0.5mm)にカットし、その後に外部電極20a,20bの下地層となる金属導電ペーストを、カットした積層体の両端面にディップ法等で塗布して乾燥させる。これにより、積層セラミックコンデンサ100の成型体が得られる。
(焼成工程)
このようにして得られた成型体を、250~500℃のN雰囲気中で脱バインダ処理した後に、酸素分圧10-5~10-8atmの還元雰囲気中で1100~1300℃で10分~2時間焼成することで、各化合物が焼結して粒成長する。このようにして、積層セラミックコンデンサ100が得られる。なお、焼成条件を調整することで、内部電極層12に残存する共材15の残存量を調整することができる。すなわち、内部電極層12に残存する共材15の径が大きくなる。具体的には、焼成工程において昇温速度を大きくすることで、共材15が金属導電ペーストから吐き出される前に主成分金属が焼結するため、共材15が内部電極層12に残存しやすくなり、径が大きくなる。例えば、内部電極層12における共材15の残存量を多くする観点から、焼成工程において室温から最高温度までの平均昇温速度は、30℃/分以上とすることが好ましく、45℃/分以上とすることがより好ましい。なお、平均昇温速度が大きすぎると、成型体に残留する有機成分の排出が十分に行われず、焼成工程中にクラックが発生するなどの不具合が生じるおそれがある。あるいは、成型体の焼結に内外差が発生することで緻密化が不十分となり、静電容量が低下するなどの不具合が生じるおそれがある。そこで、平均昇温速度を、80℃/分以下とすることが好ましく、65℃/分以下とすることがより好ましい。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃~1000℃で再酸化処理を行ってもよい。
(めっき処理工程)
その後、めっき処理により、外部電極20a,20bの下地層に、Cu,Ni,Sn等の金属コーティングを行う。
本実施形態に係る積層セラミックコンデンサの製造方法によれば、内部電極層12を構成する主成分金属および共材として粒度分布のシャープな小径材料を用いることで、高分散な金属導電ペーストが作製される。また、部分的に大きい材料が混入することが抑制される。このような金属導電ペーストを用いることで、焼結過程において誘電体層11への共材の拡散が抑制され、共材が内部電極層12内に残存するようになる。それにより、少なくともいずれかの内部電極層12において、当該内部電極層12の平均厚みの40%以上の径を持つ粒子15が含まれるようになる。
内部電極層12内に粒子15が残存すると、焼結時における内部電極層12の金属成分の過焼結が抑制され、内部電極層12の切れが抑制される。その結果、内部電極層12の連続率低下を抑制することができる。また、誘電体層11への共材の拡散が抑制され、誘電体層11の誘電率εの低下が抑制され、所望の誘電特性を確保することができる。
また、誘電体層11への共材の拡散が抑制されると、共材は内部電極層12中で流動して互いに結合し、粒成長する。この粒成長の過程で、金属導電ペーストの主成分金属の移動によって生じたスペースに共材が集まることになる。それにより、共材は、内部電極層12において、当該内部電極層12の平均厚み未満となる箇所に存在しやすくなる。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1~5)
平均粒径が100nm(比表面積10m/g)のチタン酸バリウム粉末に必要な添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。誘電体材料に有機バインダおよび溶剤を加えてドクターブレード法にて誘電体グリーンシートを作製した。誘電体グリーンシートの塗工厚みを0.8μmとし、有機バインダとしてポリビニルブチラール(PVB)等を用い、溶剤としてエタノール、トルエン酸等を加えた。その他、可塑剤などを加えた。
次に、内部電極層12の主成分金属(Ni)の粉末を(Ni固形分で50wt%)と、共材(チタン酸バリウム)を10部と、バインダ(エチルセルロース)を5部と、溶剤と、必要に応じてその他助剤とを含んでいる内部電極形成用導電ペーストを遊星ボールミルで作製した。表1に示すように、主成分金属の粉末には、平均粒径が70nm(比表面積10m/g)、粒径の標準偏差が12、累積粒度分布の傾きが8のものを用いた。共材には、平均粒径が8.6nm(比表面積110m/g)、粒径の標準偏差が2.7、累積粒度分布の傾きが7のものを用いた。
Figure 0006996867000001
誘電体シートに内部電極形成用導電ペーストをスクリーン印刷した。内部電極形成用導電ペーストを印刷したシートを250枚重ね、その上下にカバーシートをそれぞれ積層した。その後、熱圧着によりセラミック積層体を得て、所定の形状に切断した。
得られたセラミック積層体をN雰囲気中で脱バインダした後に、セラミック積層体の両端面から各側面にかけて、Niを主成分とする金属フィラー、共材、バインダ、溶剤などを含む金属ペーストを塗布し、乾燥させた。その後、還元雰囲気中で1100℃~1300℃で10分~2時間、金属ペーストをセラミック積層体と同時に焼成して焼結体を得た。室温から最高温度までの平均昇温速度は、実施例1では30℃/分とし、実施例2では45℃/分とし、実施例3では55℃/分とし、実施例4では65℃/分とし、実施例5では80℃/分とした。
得られた焼結体の形状寸法は、長さ0.6mm、幅0.3mm、高さ0.3mmであった。焼結体をN雰囲気下800℃の条件で再酸化処理を行った後、メッキ処理して下地層の表面にCuめっき層、Niめっき層およびSnめっき層を形成し、積層セラミックコンデンサ100を得た。
(比較例1~3)
比較例1~3においては、表1に示すように、内部電極形成用導電ペーストの主成分金属(Ni)の粉末に、平均粒径が120nm、粒径の標準偏差が33、累積粒度分布の傾きが6のものを用いた。共材には、平均粒径が29nm、粒径の標準偏差が8.7、累積粒度分布の傾きが5のものを用いた。室温から最高温度までの平均昇温速度は、比較例1では45℃/分とし、比較例2では55℃/分とし、比較例3では65℃/分とした。その他の条件は、実施例と同様とした。
図6(a)は、実施例1~5および比較例1~3における内部電極形成用導電ペーストの主成分金属の粒度分布を示す図である。図6(a)に示すように、実施例1~5においては、平均粒径が小さく、粒度分布がシャープな金属粉末を用いていることがわかる。また、比較例1~3においては、平均粒径が大きく、粒度分布がブロードな金属粉末を用いていることがわかる。図6(b)は、実施例1~5および比較例1~3における内部電極形成用導電ペーストの共材の粒度分布を示す図である。図6(b)に示すように、実施例1~5においては、平均粒径が小さく、粒度分布がシャープな共材を用いていることがわかる。また、比較例1~3においては、平均粒径が大きく、粒度分布がブロードな共材を用いていることがわかる。
(分析)
図7(a)および図7(b)は、幅方向中央部での、誘電体層11と内部電極層12との積層方向における断面のSEM(走査型電子顕微鏡)写真を描いた図である。図7(a)は実施例3のSEM写真であり、図7(b)は比較例2のSEM写真である。SEM写真の視野は12.6μm×8.35μmとした。図7(a)および図7(b)の結果から各粒子15の径を計測した。図8は、体積基準での積算の粒度分布を示す図である。図8に示すように、比較例2では粒子15の径が比較的小さいのに対して、実施例3では粒子15の径が大きくなった。また、実施例3では、径が200nm以上となる粒子も内部電極層12に存在した。
実施例1~5および比較例1~3のそれぞれについて、最大の径を有する粒子15の径を計測した。また、当該最大の粒子15が含まれる内部電極層12の平均厚みを計測した。図9および図10に示すように、実施例1では、平均厚み0.410μmの内部電極層12に対して、当該厚みの51.2%である210nmの径の粒子15が得られた。実施例2では、平均厚み0.410μmの内部電極層12に対して、当該厚みの56.1%である230nmの径の粒子15が得られた。実施例3では、平均厚み0.413μmの内部電極層12に対して、当該厚みの53.3%である220nmの径の粒子15が得られた。実施例4では、平均厚み0.420μmの内部電極層12に対して、当該厚みの47.6%である200nmの径の粒子15が得られた。実施例5では、平均厚み0.420μmの内部電極層12に対して、当該厚みの45.2%である190nmの径の粒子15が得られた。比較例1では、平均厚み0.455μmの内部電極層12に対して、当該厚みの31.6%である144nmの径の粒子15が得られた。比較例2では、平均厚み0.459μmの内部電極層12に対して、当該厚みの39.2%である180nmの径の粒子15が得られた。比較例3では、平均厚み0.450μmの内部電極層12に対して、当該厚みの37.8%である170nmの径の粒子15が得られた。
また、図7(a)において点線で示したように、粒子15が内部電極層12の平均厚みよりも薄くなっている箇所に残存していることがわかる。また、得られたSEM写真を用いて、図2で説明した連続率を測定した。実施例1~5においては連続率が100%となった。比較例1~3では連続率が94%~96%となった。連続率については、数枚のSEM写真に写っている全内部電極層の連続率を測定することで平均値を求めた。
次に、実施例1~5および比較例1~3に係る積層セラミックコンデンサのサンプルについて誘電率の評価を行った。具体的には、静電容量をヒューレットパッカード社のLCRメータ4284Aを用いて測定した。この測定値と、サンプルとなる積層コンデンサの内部電極の交差面積、誘電体セラミック層厚み、および積層枚数から、見かけ誘電率を計算した。サンプル数は100個とした。
実施例1~5および比較例1~3についてそれぞれ100個のサンプルに対し、誘電率の評価を行なった。図11は、誘電率の評価結果を示すグラフである。図11の縦軸は、各サンプルの誘電率を示している。なお、図11では、実施例3に係るサンプルの誘電率の平均を100%として規格化した静電容量を示している。
図11の結果から、実施例1~5においては、比較例1~3に対して同じ昇温速度での誘電率が20%以上向上したことがわかる。これは、内部電極形成用の金属導電ペーストの金属材料として粒度分布のシャープな小径材料を用いたことで焼結過程において共材が内部電極層12内に残存して誘電体層11への拡散が抑制され、誘電体層11中の材料のA/B比や組成のズレなどが抑制されたからであると考えられる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
20a,20b 外部電極
100 積層セラミックコンデンサ

Claims (14)

  1. セラミックを主成分とする誘電体層と、金属を主成分とする内部電極層と、が交互に積層された積層構造を備え、
    少なくともいずれかの前記内部電極層は、セラミックを主成分とし当該内部電極層の平均厚みの40%以上の径を有する粒子を含み、
    前記粒子は、前記内部電極層の内部に包含され、前記誘電体層とは接しておらず、前記内部電極層の厚み方向において、上下5%ずつの領域には存在しないことを特徴とする積層セラミックコンデンサ。
  2. 前記内部電極層に含まれる粒子の最大径は、200nm以上であることを特徴とする請求項1記載の積層セラミックコンデンサ。
  3. 前記粒子が存在する箇所は、前記内部電極層において前記内部電極層の平均厚み未満となる箇所であることを特徴とする請求項1または2に記載の積層セラミックコンデンサ。
  4. 前記内部電極層の平均厚みは、0.5μm以下であることを特徴とする請求項1~3のいずれか一項に記載の積層セラミックコンデンサ。
  5. 前記内部電極層の主成分金属は、ニッケルであることを特徴とする請求項1~4のいずれか一項に記載の積層セラミックコンデンサ。
  6. 前記粒子の主成分セラミックは、チタン酸バリウムであることを特徴とする請求項1~5のいずれか一項に記載の積層セラミックコンデンサ。
  7. 前記誘電体層の主成分セラミックは、チタン酸バリウムであることを特徴とする請求項1~6のいずれか一項に記載の積層セラミックコンデンサ。
  8. 前記内部電極層の平均厚みは、複数の内部電極層について延在方向において等間隔に同じ箇所で厚みを測定して算出したことを特徴とする請求項1~7のいずれか一項に記載の積層セラミックコンデンサ。
  9. セラミック粉末を含むグリーンシート上に、平均粒径が100nm以下で粒度分布の標準偏差が15以下の金属粉末を主成分とし、平均粒径が10nm以下で粒度分布の標準偏差が5以下のセラミック粉末を共材として含む金属導電ペーストのパターンを配置する第1工程と、
    前記第1工程によって得られた積層単位を複数積層して得られたセラミック積層体を焼成することで、前記金属粉末の焼結によって内部電極層を形成し、前記グリーンシートのセラミック粉末の焼結によって誘電体層を形成する第2工程と、を含み、
    少なくともいずれかの前記内部電極層に、セラミックを主成分とし当該内部電極層の厚みの40%以上の径を有して前記内部電極層の内部に包含され前記誘電体層と接していない粒子を存在させることを特徴とする積層セラミックコンデンサの製造方法。
  10. 前記第2工程において、室温から最高温度までの平均昇温速度を30℃/分以上80℃/分以下とすることを特徴とする請求項9記載の積層セラミックコンデンサの製造方法。
  11. 前記金属粉末は、ニッケルを主成分とすることを特徴とする請求項9または10記載の積層セラミックコンデンサの製造方法。
  12. 前記共材は、チタン酸バリウムを主成分とすることを特徴とする請求項9~11のいずれか一項に記載の積層セラミックコンデンサの製造方法。
  13. 前記グリーンシートのセラミック粉末は、チタン酸バリウムを主成分とすることを特徴とする請求項9~12のいずれか一項に記載の積層セラミックコンデンサの製造方法。
  14. 前記内部電極層の平均厚みは、複数の内部電極層について延在方向において等間隔に同じ箇所で厚みを測定して算出したことを特徴とする請求項9~13のいずれか一項に記載の積層セラミックコンデンサの製造方法。
JP2017097511A 2017-05-16 2017-05-16 積層セラミックコンデンサおよびその製造方法 Active JP6996867B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017097511A JP6996867B2 (ja) 2017-05-16 2017-05-16 積層セラミックコンデンサおよびその製造方法
US15/908,519 US10593474B2 (en) 2017-05-16 2018-02-28 Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
KR1020180029149A KR102412983B1 (ko) 2017-05-16 2018-03-13 적층 세라믹 콘덴서 및 그 제조 방법
CN201810245432.7A CN108878143A (zh) 2017-05-16 2018-03-23 多层陶瓷电容器及多层陶瓷电容器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017097511A JP6996867B2 (ja) 2017-05-16 2017-05-16 積層セラミックコンデンサおよびその製造方法

Publications (3)

Publication Number Publication Date
JP2018195672A JP2018195672A (ja) 2018-12-06
JP2018195672A5 JP2018195672A5 (ja) 2020-08-13
JP6996867B2 true JP6996867B2 (ja) 2022-01-17

Family

ID=64272738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017097511A Active JP6996867B2 (ja) 2017-05-16 2017-05-16 積層セラミックコンデンサおよびその製造方法

Country Status (4)

Country Link
US (1) US10593474B2 (ja)
JP (1) JP6996867B2 (ja)
KR (1) KR102412983B1 (ja)
CN (1) CN108878143A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6986360B2 (ja) 2017-04-05 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6986361B2 (ja) * 2017-04-05 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7169069B2 (ja) * 2017-05-16 2022-11-10 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US10483038B2 (en) 2017-05-16 2019-11-19 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
KR20190116144A (ko) * 2019-07-29 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR20190116150A (ko) * 2019-08-16 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2021141131A (ja) * 2020-03-03 2021-09-16 太陽誘電株式会社 セラミック電子部品の製造方法、および金属導電ペースト
KR20220068568A (ko) * 2020-11-19 2022-05-26 삼성전기주식회사 적층형 전자 부품

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002245874A (ja) 2001-02-22 2002-08-30 Noritake Co Ltd 導体ペースト及びその製造方法
JP2007103453A (ja) 2005-09-30 2007-04-19 Tdk Corp 積層型セラミック電子部品の製造方法
JP2009081033A (ja) 2007-09-26 2009-04-16 Noritake Co Ltd 高速焼成用導体ペースト
JP2010067418A (ja) 2008-09-09 2010-03-25 Noritake Co Ltd 導体ペーストおよびその製造方法
JP2016146469A (ja) 2015-01-31 2016-08-12 株式会社村田製作所 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造およびテーピング電子部品連
JP2017028246A (ja) 2015-07-22 2017-02-02 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2872446B2 (ja) * 1991-06-10 1999-03-17 ローム株式会社 積層セラミックコンデンサ
JP3350949B2 (ja) * 1992-02-20 2002-11-25 株式会社村田製作所 導電性ペースト
US6494931B1 (en) * 1999-11-12 2002-12-17 Mitsui Mining And Smelting Co., Ltd. Nickel powder and conductive paste
US6855222B2 (en) * 2002-06-19 2005-02-15 Murata Manufacturing Co., Ltd. Method for manufacturing laminated multilayer electronic components
JP4200792B2 (ja) * 2003-03-12 2008-12-24 株式会社村田製作所 積層セラミックコンデンサ
JP4362079B2 (ja) * 2003-03-27 2009-11-11 Tdk株式会社 積層型チップコンデンサおよびその製造方法
JP2004323866A (ja) * 2003-04-21 2004-11-18 Murata Mfg Co Ltd ニッケル粉末の製造方法及びニッケル粉末
JP2007273684A (ja) * 2006-03-31 2007-10-18 Tdk Corp 積層型電子部品の製造方法
KR101577395B1 (ko) * 2010-11-24 2015-12-16 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품 및 그 제조방법
KR101843190B1 (ko) * 2011-08-31 2018-03-28 삼성전기주식회사 세라믹 전자부품 및 이의 제조방법
KR101761939B1 (ko) 2012-04-26 2017-07-26 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101922867B1 (ko) 2012-10-12 2018-11-28 삼성전기 주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR102041629B1 (ko) * 2013-02-28 2019-11-06 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
US10483038B2 (en) 2017-05-16 2019-11-19 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002245874A (ja) 2001-02-22 2002-08-30 Noritake Co Ltd 導体ペースト及びその製造方法
JP2007103453A (ja) 2005-09-30 2007-04-19 Tdk Corp 積層型セラミック電子部品の製造方法
JP2009081033A (ja) 2007-09-26 2009-04-16 Noritake Co Ltd 高速焼成用導体ペースト
JP2010067418A (ja) 2008-09-09 2010-03-25 Noritake Co Ltd 導体ペーストおよびその製造方法
JP2016146469A (ja) 2015-01-31 2016-08-12 株式会社村田製作所 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造およびテーピング電子部品連
JP2017028246A (ja) 2015-07-22 2017-02-02 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品

Also Published As

Publication number Publication date
KR20180125875A (ko) 2018-11-26
KR102412983B1 (ko) 2022-06-24
US10593474B2 (en) 2020-03-17
US20180336998A1 (en) 2018-11-22
CN108878143A (zh) 2018-11-23
JP2018195672A (ja) 2018-12-06

Similar Documents

Publication Publication Date Title
CN108735508B (zh) 多层陶瓷电容器及其制造方法
KR102587765B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP6996867B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6986361B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6986360B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6823975B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7131955B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6823976B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2023052831A (ja) 積層セラミックコンデンサ
JP7186014B2 (ja) 積層セラミックコンデンサおよびその製造方法
US10483038B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP2018139253A (ja) 積層セラミックコンデンサおよびその製造方法
JP7037945B2 (ja) セラミックコンデンサおよびその製造方法
US10879002B2 (en) Ceramic capacitor and manufacturing method thereof
JP7015121B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2022188286A (ja) 積層セラミックコンデンサおよびその製造方法
JP7169069B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2022088409A (ja) セラミックコンデンサ
JP2021061291A (ja) セラミック電子部品の製造方法、およびシート部材
JP2021082644A (ja) セラミック電子部品の製造方法
JP2020202245A (ja) セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211216

R150 Certificate of patent or registration of utility model

Ref document number: 6996867

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150