KR20190116144A - 적층형 전자 부품 - Google Patents

적층형 전자 부품

Info

Publication number
KR20190116144A
KR20190116144A KR1020190091562A KR20190091562A KR20190116144A KR 20190116144 A KR20190116144 A KR 20190116144A KR 1020190091562 A KR1020190091562 A KR 1020190091562A KR 20190091562 A KR20190091562 A KR 20190091562A KR 20190116144 A KR20190116144 A KR 20190116144A
Authority
KR
South Korea
Prior art keywords
dielectric
internal electrode
electronic components
stacked electronic
electrode
Prior art date
Application number
KR1020190091562A
Other languages
English (en)
Inventor
차경진
신우철
이승희
오범석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190091562A priority Critical patent/KR20190116144A/ko
Publication of KR20190116144A publication Critical patent/KR20190116144A/ko
Priority to US16/786,159 priority patent/US11037727B2/en
Priority to JP2020020743A priority patent/JP7322336B2/ja
Priority to CN202010271888.8A priority patent/CN112309713B/zh
Priority to CN202111635568.7A priority patent/CN114220656A/zh
Priority to US17/181,331 priority patent/US11450481B2/en
Priority to JP2021115679A priority patent/JP2021168413A/ja
Priority to US17/886,732 priority patent/US11682521B2/en
Priority to US18/144,390 priority patent/US20230274882A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/14—Organic dielectrics

Abstract

본 발명의 일 실시형태에 따른 적층형 전자 부품은, 제1 방향으로 번갈아 배치된 유전체층 및 내부 전극을 포함하며, 상기 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되며 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되며 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디; 및 상기 바디에 배치되어 상기 내부 전극과 연결되는 외부 전극;을 포함하고, 상기 내부 전극은 상기 내부 전극을 관통하는 복수의 끊김부를 포함하며, 상기 끊김부는 공극 및 인접한 유전체층들을 연결하도록 배치된 유전체 중 1 이상을 포함하고, 상기 제1 및 제3 방향 단면에서 상기 끊김부의 총 길이에 대한 상기 유전체의 총 길이의 비로 정의되는 유전체 충전율이 20% 초과 80% 미만이다.

Description

적층형 전자 부품{MULTILAYERED ELECTRONIC COMPONENT}
본 발명은 적층형 전자 부품에 관한 것이다.
적층형 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점을 인하여 다양한 전자 장치의 부품으로 사용될 수 있다. 컴퓨터, 모바일 기기 등 각종 전자 기기가 소형화, 고출력화되면서 적층 세라믹 커패시터에 대한 소형화 및 고용량화의 요구가 증대되고 있다.
적층 세라믹 커패시터의 소형화 및 고용량화를 달성하기 위해서는 유전체층 및 내부 전극의 두께를 얇게 하여 적층수를 증가시켜야 한다. 현재 유전체층 두께가 약 0.6㎛ 수준까지 도달한 상태이며, 계속해서 박층화가 진행되고 있다.
유전체층 및 내부 전극의 두께가 얇아질수록 적층수를 증가시킬 수 있으나, 이에 따라 유전체층과 내부 전극 간의 계면도 증가하게 된다. 유전체층과 내부 전극 간의 계면은 금속과 세라믹의 이종 물질이 결합되어 있는 영역으로 결합력이 낮아 딜라미네이션(delamination) 및 크랙(crack)이 발생하기 쉬운 문제점이 있다. 또한, 딜라미네이션 및 크랙이 발생함에 따라 내습 신뢰성이 저하될 우려가 있다.
본 발명의 일 목적은 신뢰성이 우수한 적층형 전자 부품을 제공하기 위함이다.
본 발명의 다른 목적은 내전압 특성이 우수한 적층형 전자 부품을 제공하기 위함이다.
본 발명의 또 다른 목적은 적층형 전자 부품의 소형화 및 고용량화를 달성하기 위함이다.
본 발명의 일 실시형태는 제1 방향으로 번갈아 배치된 유전체층 및 내부 전극을 포함하며, 상기 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되며 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되며 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디; 및 상기 바디에 배치되어 상기 내부 전극과 연결되는 외부 전극;을 포함하고, 상기 내부 전극은 상기 내부 전극을 관통하는 복수의 끊김부를 포함하며, 상기 끊김부는 공극 및 인접한 유전체층들을 연결하도록 배치된 유전체 중 1 이상을 포함하고, 상기 제1 및 제3 방향 단면에서 상기 끊김부의 총 길이에 대한 상기 유전체의 총 길이의 비로 정의되는 유전체 충전율이 20% 초과 80% 미만인 적층형 전자 부품을 제공한다.
본 발명의 다른 일 실시형태는 제1 방향으로 번갈아 배치된 유전체층 및 내부 전극을 포함하는 바디; 및 상기 바디에 배치되는 외부 전극; 을 포함하고, 상기 내부 전극은 상기 내부 전극을 관통하는 복수의 끊김부를 포함하며, 상기 끊김부는 공극 및 인접한 유전체층들을 연결하도록 배치되는 유전체 중 1 이상을 포함하고, 상기 유전체는 상기 유전체층과 동일한 물질을 포함하고, 상기 복수 개의 끊김부 중 적어도 하나는 상기 공극 및 유전체를 모두 포함하며, 상기 제1 방향 단면에서 상기 내부 전극의 두께보다 큰 길이를 가지는 적층형 전자 부품을 제공한다.
본 발명의 여러 효과 중 일 효과로서, 적층형 전자 부품의 신뢰성을 향상시킬 수 있다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시형태에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I' 단면도를 개략적으로 도시한 것이다.
도 3은 도 1의 II-II' 단면도를 개략적으로 도시한 것이다.
도 4는 도 3의 B를 확대하여 나타낸 모식도이다.
도 5는 본 발명의 일 실시형태에 따른 적층형 전자 부품의 단면을 주사 전자 현미경으로 스캔한 이미지이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도면에서, X 방향은 제2 방향, L 방향 또는 길이 방향, Y 방향은 제3 방향, W 방향 또는 폭 방향, Z 방향은 제1 방향, 적층 방향, T 방향 또는 두께 방향으로 정의될 수 있다.
적층형 전자 부품
도 1은 본 발명의 일 실시형태에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I' 단면도를 개략적으로 도시한 것이다.
도 3은 도 1의 II-II' 단면도를 개략적으로 도시한 것이다.
도 4는 도 3의 B를 확대하여 나타낸 모식도이다.
도 5는 본 발명의 일 실시형태에 따른 적층형 전자 부품의 단면을 주사 전자 현미경으로 스캔한 이미지이다.
도 1 내지 도 5를 참조하면, 본 발명의 일 실시형태에 따른 적층형 전자 부품은 제1 방향(Z 방향)으로 번갈아 배치된 유전체층(111) 및 내부 전극(121, 122)을 포함하며, 상기 제1 방향(Z 방향)으로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면과 연결되며 제2 방향(X 방향)으로 대향하는 제3 및 제4 면(3, 4), 상기 제1 내지 제4 면과 연결되며 제3 방향(Y 방향)으로 대향하는 제5 및 제6 면(5, 6)을 포함하는 바디(110); 및 상기 바디(110)에 배치되어 상기 내부 전극(121, 122)과 연결되는 외부 전극(131, 132);을 포함하고, 상기 내부 전극(121, 122)은 상기 내부 전극을 관통하는 복수의 끊김부(G)를 포함하며, 상기 끊김부(G)는 공극(P) 및 인접한 유전체층들(111a, 111b)을 연결하도록 배치된 유전체(D) 중 1 이상을 포함하고, 상기 제3 및 제1 방향 단면(Y 및 Z 방향 단면)에서 상기 끊김부(G)의 총 길이에 대한 상기 유전체(D)의 총 길이의 비로 정의되는 유전체 충전율이 20% 초과 80% 미만이다.
바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있다.
바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
바디(110)는 제1 방향(Z 방향)으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 제2 방향(X 방향)으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 제3 방향(Y 방향)으로 서로 대향하는 제5 및 제6 면(5, 6)을 가질 수 있다.
바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨(BaTiO3) 분말일 수 있다. 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
이때, 바디(110)는 바디(110)의 내부에 배치되며, 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부(A)와 상기 용량 형성부(A)의 상부 및 하부에 형성된 커버부(112, 113)를 포함할 수 있다.
또한, 상기 용량 형성부(A)는 커패시터의 용량 형성에 기여하는 부분으로서, 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
상기 상부 커버부(112) 및 하부 커버부(113)는 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(A)의 상하면에 각각 두께 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
상기 상부 커버부(112) 및 하부 커버부(113)는 내부 전극을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다.
즉, 상기 상부 커버부(112) 및 하부 커버부(113)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
또한, 상기 용량 형성부(A)의 측면에는 마진부(114, 115)가 배치될 수 있다.
마진부(114, 115)는 바디(110)의 제6 면(6)에 배치된 마진부(114)와 제5 면(5)에 배치된 마진부(115)를 포함한다. 즉, 마진부(114, 115)는 상기 세라믹 바디(110)의 폭 방향 양 측면에 배치될 수 있다.
마진부(114, 115)는 도 3에 도시된 바와 같이, 상기 바디(110)를 폭-두께(W-T) 방향으로 자른 단면에서 제1 및 제2 내부전극(121, 122)의 양 끝단과 바디(110)의 경계면 사이의 영역을 의미할 수 있다.
마진부(114, 115)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
마진부(114, 115)는 세라믹 그린시트 상에 마진부가 형성될 곳을 제외하고 도전성 페이스트를 도포하여 내부 전극을 형성함으로써 형성된 것일 수 있다.
또한, 내부 전극(121, 122)에 의한 단차를 억제하기 위하여, 적층 후 내부 전극이 바디의 제5 및 제6 면(5, 6)으로 노출되도록 절단한 후, 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(A)의 양측면에 폭 방향으로 적층하여 마진부(114, 115)를 형성할 수도 있다.
내부 전극(121, 122)은 유전체층(111)과 교대로 적층된다.
내부 전극(121, 122)는 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다. 제1 및 제2 내부 전극(121, 122)은 바디(110)를 구성하는 유전체층(111)을 사이에 두고 서로 대향하도록 번갈아 배치되며, 바디(110)의 제3 및 제4 면(3, 4)으로 각각 노출될 수 있다.
도 2를 참조하면, 제1 내부 전극(121)은 제4 면(4)과 이격되며 제3 면(3)을 통해 노출되고, 제2 내부 전극(122)은 제3 면(3)과 이격되며 제4 면(4)을 통해 노출될 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다.
바디(110)는 제1 내부 전극(121)이 인쇄된 세라믹 그린 시트와 제2 내부 전극(122)이 인쇄된 세라믹 그린 시트를 번갈아 적층한 후, 소성하여 형성할 수 있다. 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 전기 전도성이 우수한 재료를 사용할 수 있다.
예를 들어, 팔라듐(Pd), 니켈(Ni), 구리(Cu) 및 그들의 합금 중 하나 이상을 포함하는 내부 전극용 도전성 페이스트를 세라믹 그린 시트에 인쇄하여 형성할 수 있다.
또한, 유전체 충전율을 제어하기 위하여 내부 전극용 도전성 페이스트에 Si, Mg 및 Al 중 1 이상을 적정량 포함시킬 수 있다.
상기 내부 전극용 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
내부 전극용 도전성 페이스트와 세라믹 그린시트는 수축 개시 온도가 상이하기 때문에, 소성 후 내부 전극 뭉침이나 끊김 현상이 발생할 수 있다. 따라서, 소성 후 바디를 적층 방향으로 절단한 단면을 관찰하면 내부 전극의 연결이 끊어진 부위인 끊김부가 관찰될 수 있다.
일반적으로 내부 전극의 끊김부는 공극(Pore)으로 형성되며, 공극(Pore)으로 형성되는 경우 결합력이 형성되지 않는다. 따라서, 끊김부의 공극은 유전체층과 내부 전극 간의 결합력을 약화시켜, 적층 전자 부품의 강도를 저하시킬 수 있으며, 딜라미네이션 및 크랙이 발생할 확률을 증가시켜 내습 신뢰성을 저하시킬 우려가 있다.
그러나, 본 발명에서는 끊김부(G)의 일부를 인접한 유전체층들(111a, 111b)을 연결하도록 배치된 유전체(D)로 채워 결합력을 향상시킴으로써 적층 전자 부품의 강도를 향상시킬 수 있으며, 딜라미네이션 및 크랙을 억제하여 내습 신뢰성을 향상시킬 수 있다.
본 발명에 따르면, 내부 전극(121, 122)은 상기 내부 전극을 관통하는 복수의 끊김부(G)를 포함하며, 상기 끊김부(G)는 공극(P) 및 인접한 유전체층들(111a, 111b)을 연결하도록 배치된 유전체(D) 중 1 이상을 포함한다.
도 4는 내부 전극(121)을 확대하여 간략하게 나타낸 도면이다. 이하, 도 4를 참조하여 제1 내부 전극(121)을 중심으로 본 발명의 내부 전극에 대하여 상세히 설명하나, 제2 내부 전극(122)에도 동일하게 적용될 수 있다.
내부 전극(121)은 내부 전극(121)을 관통하는 복수의 끊김부(G)를 포함한다. 끊김부(G)는 공극(P) 및 인접한 유전체층들(111a, 111b)을 연결하도록 배치된 유전체(D) 중 1 이상을 포함할 수 있다. 예를 들어, 끊김부(G)는 유전체(D)로 모두 채워진 형태이거나, 유전체(D) 없이 공극(P)으로 구성될 수 있으며, 공극(P) 및 유전체(D)를 모두 포함할 수도 있다. 또한, 하나의 끊김부가 2 개 이상의 공극(P) 또는 유전체(D)를 포함할 수도 있다.
유전체(D)는 인접한 유전체층들(111a, 111b)을 연결하는 형태로 배치된다. 즉, 유전체(D)는 끊김부(G)의 상부에 배치된 유전체층(111a)과 하부에 배치된 유전체층(111b)을 연결하는 형태로 배치되어 상하부 유전체층들(111a, 111b) 간의 결합력을 향상시킬 수 있다. 이에 따라, 적층 전자 부품의 강도를 향상시킬 수 있으며, 딜라미네이션 및 크랙을 억제하여 내습 신뢰성을 향상시킬 수 있다.
유전체(D)는 유전체층(111)과 동일한 물질을 포함할 수 있다. 예를 들어, 유전체(D) 및 유전체층(111)은 티탄산바륨(BaTiO3)을 포함할 수 있으며, 티탄산바륨(BaTiO3) 주성분으로 포함할 수 있다.
또한, 유전체(D)는 Si, Mg 및 Al 중 어느 하나 이상을 포함할 수 있다.
또한, 복수 개의 끊김부(G) 중 적어도 하나는 공극(P) 및 인접한 유전체층들을 연결하도록 배치되는 유전체(D)를 모두 포함함에 따라, 인접한 유전체층 간의 결합력을 보다 향상시킬 수 있다.
또한, 복수 개의 끊김부(G) 중 적어도 하나는 제1 방향 단면에서 내부 전극의 두께보다 큰 길이를 가짐에 따라, 인접한 유전체층 간의 결합력을 보다 향상시킬 수 있다.
또한, 복수 개의 끊김부(G) 중 적어도 하나는 인접한 유전체층들을 연결하도록 배치되는 유전체(D)로 이루어질 수 있다.
한편, 끊김부(G)에 포함된 모든 유전체가 인접한 유전체층들(111a, 111b)을 연결하는 형태로 배치되는 것은 아닐 수 있으며, 끊김부(G)에 포함된 일부 유전체는 상부 유전체층(111a) 또는 하부 유전체층(111b) 중 어느 하나에 연결되지 않는 형태로 배치될 수 있다.
공극(P)은 비어있는 공간으로 공기가 채워져 있을 수 있으며, 결합력이 형성되지 않는 부위이다.
내부 전극 중 끊김부(G)를 제외한 영역은 전극부(E)일 수 있으며, 전극부(E)는 내부 전극용 도전성 페이스트가 소결되어 형성된 것일 수 있다.
본 발명의 일 실시형태에 따른 적층형 전자 부품에 있어서, 유전체 충전율은 20% 초과 80% 미만일 수 있다.
유전체 충전율이란 끊김부의 총 길이에 대한 인접한 유전체층들을 연결하도록 배치된 유전체의 총 길이의 비로 정의될 수 있으며, 제1 방향(적층 방향) 단면을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
여기서, 제1 방향 단면이란 바디를 유전체층과 내부전극의 적층 방향인 제1 방향으로 절단한 단면을 의미하며, 예를 들어, 제2 및 제1 방향 단면(L-T 단면)이나 제3 및 제1 방향 단면(W-T 단면)일 수 있다.
구체적으로, 바디(110)의 제2 방향(L 방향) 중앙부에서 절단한 제3 및 제1 방향 단면(W-T 단면)을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 스캔하여 이미지를 얻은 뒤, W-T 단면 중앙부의 60μm × 40μm 영역에서 끊김부의 총 길이 및 인접한 유전체층들을 연결하도록 배치된 유전체의 총 길이를 측정하여 유전체 충전율을 구할 수 있다.
도 4를 참조하면, 유전체 충전율은 끊김부(G)의 총 길이(g = g1 + g2 + g3 + g4)에 대한 유전체(D)의 총 길이(d = d1 +d2 +d3 + d4 +d5)의 비인 (d/g)*100[%]로 표현될 수 있다.
한편, 끊김부(G)에 포함된 일부 유전체는 상부 유전체층(111a) 또는 하부 유전체층(111b) 중 어느 하나에 연결되지 않는 형태로 배치될 수 있으나, 유전체(D)의 총 길이(d = d1 +d2 +d3 + d4 +d5)는 인접한 유전체층들(111a, 111b)을 연결하는 형태로 배치된 유전체(D)의 길이만을 의미한다.
유전체 충전율이 20% 이하인 경우에는 유전체(D)에 의한 결합력 향상 효과가 불충분할 수 있다. 따라서, 유전체 충전율은 20% 초과인 것이 바람직하며, 보다 바람직하게는 25% 이상일 수 있다. 또한, 결합력 향상 효과 및 칩 강도 향상 효과를 더욱 향상시키기 위해서는 유전체 충전율이 50% 초과인 것이 보다 더 바람직할 수 있다.
반면에, 유전체 충전율이 80% 이상인 경우에는 유전체층(111)의 두께(te)가 국부적으로 감소할 수 있기 때문에 내전압 특성이 저하될 우려가 있다. 본 발명에 따르면, 유전체 충전율을 80% 미만으로 제어하여 유전체층(111)의 두께(te)가 국부적으로 감소하는 것을 억제할 수 있으므로, 유전체 두께가 얇아지더라도 내전압 특성을 확보할 수 있다. 따라서, 유전체 충전율은 80% 미만인 것이 바람직하며, 보다 바람직하게는 75% 이하일 수 있다.
유전체 충전율을 20% 초과 80% 미만으로 할 수 있다면, 유전체 충전율을 제어하는 방법은 특별히 제한하지 않는다.
예를 들어, 소성시 바디에 적층 방향으로 적절한 압력을 가하는 방법을 통하여 유전체 충전율을 제어할 수 있다.
또한, 소성 공정에서 승온 속도, 시간, 소성 분위기 등을 조절하여 유전체 충전율을 제어할 수 있다.
또한, 내부전극용 도전성 페이스트에 첨가하는 도전성 파우더, 유기물 및 세라믹의 양을 조절하여 유전체 충전율을 제어할 수 있다. 또한, 사이즈가 상이한 도전성 파우더를 혼합하고 그 비율을 조절하거나, 도전성 페이스트의 인쇄 조건을 변경하여 유전체 충전율을 제어할 수 있다.
또한, 본 발명의 일 실시형태에 따른 적층형 전자 부품에 있어서, 내부 전극 연결성은 70% 이상일 수 있다. 내부 전극 연결성이 70% 미만인 경우에는 충분한 정전용량을 확보하기 어려울 수 있기 때문이다.
내부 전극 연결성의 상한을 특별히 한정할 필요는 없으나, 내부 전극 연결성이 95% 초과인 경우에는 유전체 충전율에 의한 결합력 강화 효과가 미비할 수 있으므로 내부 전극 연결성의 상한은 95%일 수 있다.
내부 전극 연결성이란 내부 전극의 길이에 대한 끊김부를 제외한 내부 전극의 길이의 비로 정의될 수 있으며, 제1 방향(적층 방향) 단면을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
여기서, 제1 방향 단면이란 바디를 유전체층과 내부전극의 적층 방향인 제1 방향으로 절단한 단면을 의미하며, 예를 들어, 제2 및 제1 방향 단면(L-T 단면)이나 제3 및 제1 방향 단면(W-T 단면)일 수 있다.
구체적으로, 바디(110)의 제2 방향(L 방향) 중앙부에서 절단한 제3 및 제1 방향 단면(W-T 단면)을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 스캔하여 이미지를 얻은 뒤, W-T 단면 중앙부의 60μm × 40μm 영역에서 내부 전극의 길이 및 끊김부를 제외한 내부 전극의 길이를 측정하여 내부 전극 연결성을 구할 수 있다.
도 4를 참조하면, 끊김부를 제외한 내부 전극의 길이란 실제 내부 전극의 길이를 의미하며, 내부 전극용 페이스트가 소결되어 형성된 전극부(E)의 길이를 의미할 수 있다. 즉, 내부 전극의 길이(a)는 전극부의 길이(e = e1 + e2 + e3 + e4 + e5)와 끊김부의 길이(g = g1 + g2 + g3 +g4)를 합한 것일 수 있다.
따라서, 내부 전극 연결성은 내부 전극의 길이(a)에 대한 실제 내부 전극의 길이(e = e1 + e2 + e3 + e4 + e5)의 비인 (e/a) * 100 [%]로 표현될 수 있다.
한편, 내부 전극 연결성을 제어하는 방법은 특별히 제한하지 않는다. 예를 들어, 내부전극용 도전성 페이스트에서 금속 입자의 크기, 첨가하는 유기물 및 세라믹의 양을 조절하거나, 소성 공정에서 승온 속도, 소성 분위기 등을 조절하여 제어할 수 있다.
한편, 적층 세라믹 커패시터의 소형화 및 고용량화를 달성하기 위해서는 유전체층 및 내부 전극의 두께를 얇게 하여 적층수를 증가시켜야 하며, 유전체층 및 내부 전극의 두께가 얇아질수록 적층수를 증가시킬 수 있으나, 이에 따라 유전체층과 내부 전극 간의 계면도 증가하게 된다. 유전체층과 내부 전극 간의 계면은 금속과 세라믹의 이종 물질이 결합되어 있는 영역으로 결합력이 낮아 딜라미네이션(delamination) 및 크랙(crack)이 발생하기 쉬운 문제점이 있다. 따라서, 유전체층 및 내부 전극의 두께가 얇아질수록 끊김부(G)의 일부를 유전체(D)로 채움으로써 내전압 특성 및 신뢰성을 향상시키는 효과가 증가될 수 있다.
특히, 내부 전극(121, 122)의 두께(te) 및 유전체층(111)의 두께(td) 중 하나 이상이 0.41㎛ 이하인 경우에 본 발명에 따른 내전압 특성 및 신뢰성 향상 효과가 현저해질 수 있다.
내부 전극(121, 122)의 두께(te)는 제1 및 제2 내부전극(121, 122)의 평균 두께를 의미할 수 있다.
내부전극(121, 122)의 두께(te)는 바디(110)의 제3 및 제1 방향 단면(L-T 단면)을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
예를 들어, 바디(110)의 제2 방향(L 방향) 중앙부에서 절단한 제3 및 제1 방향 단면(W-T 단면)을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 스캔한 이미지에서 추출된 임의의 내부 전극(121, 122)에 대해서, 제3 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.
상기 등간격인 30개의 지점은 내부전극(121, 122)이 서로 중첩되는 영역을 의미하는 용량 형성부(A)에서 측정될 수 있다.
유전체층(111)의 두께(td)는 상기 제1 및 제2 내부전극(121, 122) 사이에 배치되는 유전체층(111)의 평균 두께를 의미할 수 있다.
내부 전극의 두께(te)와 마찬가지로, 유전체층(111)의 두께(td)도 바디(110)의 제3 및 제1 방향 단면(L-T 단면)을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
예를 들어, 바디(110)의 제2 방향(L 방향) 중앙부에서 절단한 제3 및 제1 방향 단면(W-T 단면)을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 스캔한 이미지에서 추출된 임의의 유전체층(111)에 대해서, 제3 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.
상기 등간격인 30개의 지점은 내부전극(121, 122)이 서로 중첩되는 영역을 의미하는 용량 형성부(A)에서 측정될 수 있다.
또한, 커버부(112, 113)의 두께는 특별히 한정할 필요는 없다. 다만, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 커버부(112, 113)의 두께(tp)는 20㎛ 이하일 수 있다.
외부 전극(131, 132)은 바디(110)에 배치되고 내부 전극(121, 122)과 연결된다.
도 2에 도시된 형태와 같이, 바디(110)의 제3 및 제4 면(3, 4)에 각각 배치되어, 제1 및 제2 내부 전극(121, 122)과 각각 연결된 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다.
본 실시 형태에서는 적층형 전자 부품(100)이 2개의 외부 전극(131, 132)을 갖는 구조를 설명하고 있지만, 외부 전극(131, 132)의 개수나 형상 등은 내부 전극(121, 122)의 형태나 기타 다른 목적에 따라 바뀔 수 있을 것이다.
한편, 외부 전극(131, 132)은 금속 등과 같이 전기 전도성을 갖는 것이라면 어떠한 물질을 사용하여 형성될 수 있고, 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있으며, 나아가 다층 구조를 가질 수 있다.
예를 들어, 외부 전극(131, 132)은 바디(110)에 배치되는 전극층(131a, 132a) 및 전극층(131a, 132a) 상에 형성된 도금층(131b, 132b)을 포함할 수 있다.
전극층(131a, 132a)에 대한 보다 구체적인 예를 들면, 전극층(131a, 132a)은 도전성 금속 및 글라스를 포함한 소성 전극이거나, 도전성 금속 및 수지를 포함한 수지계 전극일 수 있다.
또한, 전극층(131a, 132a)은 바디 상에 소성 전극 및 수지계 전극이 순차적으로 형성된 형태일 수 있다. 또한, 전극층(131a, 132a)은 바디 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성되거나, 소성 전극 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성된 것일 수 있다.
전극층(131a, 132a)에 포함되는 도전성 금속으로 전기 전도성이 우수한 재료를 사용할 수 있으며 특별히 한정하지 않는다. 예를 들어, 도전성 금속은 니켈(Ni), 구리(Cu) 및 그들의 합금 중 하나 이상일 수 있다.
도금층(131b, 132b)에 대한 보다 구체적인 예를 들면, 도금층(131b, 132b)은 Ni 도금층 또는 Sn 도금층일 수 있으며, 전극층(131a, 132a) 상에 Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있고, Sn 도금층, Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있다. 또한, 도금층(131b, 132b)은 복수의 Ni 도금층 및/또는 복수의 Sn 도금층을 포함할 수도 있다.
적층형 전자 부품(100)의 사이즈는 특별히 한정할 필요는 없다.
다만, 소형화 및 고용량화를 동시에 달성하기 위해서는 유전체층 및 내부 전극의 두께를 얇게 하여 적층수를 증가시켜야 하기 때문에, 0402(0.4mm×0.2mm) 사이즈 이하의 적층형 전자 부품에서 본 발명에 따른 신뢰성 및 내전압 특성 향상 효과가 보다 현저해질 수 있다.
따라서, 바디의 제3 및 제4 면 간의 거리를 L, 상기 제5 및 제6 면 간의 거리를 W라고 정의할 때, 상기 L은 0.4mm 이하이고, 상기 W는 0.2mm 이하일 수 있다. 즉, 0402(0.4mm×0.2mm) 사이즈 이하의 적층형 전자 부품일 수 있다.
(실시예)
하기 표 1은 유전체 충전율 변화에 따른 칩강도, 내습 신뢰성 및 내전압 특성을 평가하여 나타낸 것이다.
내부 전극 연결성 및 유전체 충전율은 바디의 제2 방향 중앙에서 제1 및 제3 방향 단면(W-T 단면)을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 이미지를 스캔하고, 중앙부의 60μm × 40μm 영역에서 측정한 것이다.
칩 강도는 만능재료시험기(UTM, Universal Testing Machine)를 이용하여 압축 파괴강도를 측정하였으며, 시험번호 7을 100%로 하였을 때, 상대적인 강도를 측정하여 기재한 것이다.
내습 신뢰성은 온도 85℃ 상대 습도 85%에서, 2Vr의 기준전압을 12시간 인가하였을 때, 400개의 샘플 중 절연 저항치가 초기 수치 대비하며 1/10 이하로 낮아진 샘플의 개수를 기재한 것이다.
내전압 특성은 칩에 승압속도 20V/sec로 전압을 인가하여 누설전류가 20mA 이상이 되는 BDV(Breaking Down Voltage)를 측정하고, BDV가 40V 이하인 경우에 NG로 표시하였다.
시험
번호		 내부전극
연결성
(%)		 유전체
충전율
(%)		 내부전극
두께
(μm)		 유전체층
두께
(μm)		 칩 강도
(%)		 내습 신뢰성 내전압
특성
1* 80 20 450 463 60 4/400 OK
2 81 30 450 458 80 0/400 OK
3 85 40 450 474 85 0/400 OK
4 87 50 450 451 89 0/400 OK
5 89 60 450 453 94 0/400 OK
6 86 70 450 466 98 0/400 OK
7* 84 80 450 450 100 0/400 NG
8* 80 90 450 461 102 1/400 NG
시험번호 1의 경우 유전체 충전율이 20%로 칩 강도 및 내습 신뢰성이 열위하였다.
시험번호 7의 경우 유전체 충전율이 80%로 칩 강도 및 내습 신뢰성은 우수하였으나, 내전압 특성이 열위해진 것을 확인할 수 있다.
반면에, 유전체 충전율이 20% 초과 80% 미만인 시험번호 2~6의 경우 칩 강도, 내습 신뢰성 및 내전압 특성이 모두 우수한 것을 확인할 수 있었다.
또한, 시험번호 2~6의 경우, 주사전자현미경으로 스캔한 이미지를 분석한 결과, 내부전극 끊김부 중 하나 이상이 공극 및 인접한 유전체층들을 연결하도록 배치되는 유전체를 모두 포함하며, 내부 전극 두께보다 큰 길이를 가지는 것을 확인할 수 있었다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 적층형 전자 부품
110: 바디
121, 122: 내부 전극
111: 유전체층
112, 113: 커버부
114, 115: 마진부
131, 132: 외부 전극
G: 끊김부
P: 공극
D: 유전체
E: 전극부

Claims (16)

  1. 제1 방향으로 번갈아 배치된 유전체층 및 내부 전극을 포함하며,
    상기 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되며 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되며 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디; 및
    상기 바디에 배치되어 상기 내부 전극과 연결되는 외부 전극;을 포함하고,
    상기 내부 전극은 상기 내부 전극을 관통하는 복수의 끊김부를 포함하며,
    상기 끊김부는 공극 및 인접한 유전체층들을 연결하도록 배치된 유전체 중 1 이상을 포함하고,
    상기 제3 및 제1 방향 단면에서 상기 끊김부의 총 길이에 대한 상기 유전체의 총 길이의 비로 정의되는 유전체 충전율이 20% 초과 80% 미만인
    적층형 전자 부품.
  2. 제1항에 있어서,
    상기 제3 및 제1 방향 단면에서 상기 내부 전극의 길이에 대한 상기 끊김부를 제외한 내부 전극의 길이의 비로 정의되는 내부 전극 연결성이 70% 이상인
    적층형 전자 부품.
  3. 제1항에 있어서,
    상기 복수 개의 끊김부 중 적어도 하나는 상기 공극 및 유전체를 모두 포함하는
    적층형 전자 부품.
  4. 제1항에 있어서,
    상기 제3 및 제1 방향 단면에서 상기 복수 개의 끊김부 중 적어도 하나의 길이는 상기 내부 전극의 두께보다 큰 것을 특징으로 하는
    적층형 전자 부품.
  5. 제1항에 있어서,
    상기 유전체층의 평균 두께는 0.41μm 이하인
    적층형 전자 부품.
  6. 제1항에 있어서,
    상기 내부 전극의 두께는 0.41μm 이하인
    적층형 전자 부품.
  7. 제1항에 있어서,
    상기 유전체는 상기 유전체층과 동일한 물질을 포함하는
    적층형 전자 부품.
  8. 제1항에 있어서,
    상기 유전체는 Si, Mg 및 Al 중 어느 하나 이상을 포함하는
    적층형 전자 부품.
  9. 제1항에 있어서,
    상기 유전체 충전율은 상기 바디의 제2 방향의 중앙부에서 절단한 상기 제3 및 제1 방향 단면 중 중앙부의 60μm × 40μm 영역에서 측정한 것인
    적층형 전자 부품.
  10. 제2항에 있어서,
    상기 내부 전극 연결성은 상기 바디의 제2 방향의 중앙부에서 절단한 상기 제3 및 제1 방향 단면 중 중앙부의 60μm × 40μm 영역에서 측정한 것인
    적층형 전자 부품.
  11. 제1 방향으로 번갈아 배치된 유전체층 및 내부 전극을 포함하는 바디; 및 상기 바디에 배치되는 외부 전극; 을 포함하고,
    상기 내부 전극은 상기 내부 전극을 관통하는 복수의 끊김부를 포함하며,
    상기 끊김부는 공극 및 인접한 유전체층들을 연결하도록 배치되는 유전체 중 1 이상을 포함하고,
    상기 유전체는 상기 유전체층과 동일한 물질을 포함하고,
    상기 복수 개의 끊김부 중 적어도 하나는 상기 공극 및 유전체를 모두 포함하며, 상기 제1 방향 단면에서 상기 내부 전극의 두께보다 큰 길이를 가지는
    적층형 전자 부품.
  12. 제11항에 있어서,
    상기 제1 방향 단면에서 상기 끊김부의 총 길이에 대한 상기 유전체의 총 길이의 비로 정의되는 유전체 충전율이 20% 초과 80% 미만인
    적층형 전자 부품.
  13. 제11항에 있어서,
    상기 제1 방향 단면에서 상기 내부 전극의 길이에 대한 상기 끊김부를 제외한 내부 전극의 길이의 비로 정의되는 내부 전극 연결성이 70% 이상인
    적층형 전자 부품.
  14. 제11항에 있어서,
    상기 유전체층의 두께는 0.41μm 이하인
    적층형 전자 부품.
  15. 제11항에 있어서,
    상기 내부 전극의 두께는 0.41μm 이하인
    적층형 전자 부품.
  16. 제11항에 있어서,
    상기 복수 개의 끊김부 중 적어도 하나는 상기 유전체로 이루어진
    적층형 전자 부품.
KR1020190091562A 2019-07-29 2019-07-29 적층형 전자 부품 KR20190116144A (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020190091562A KR20190116144A (ko) 2019-07-29 2019-07-29 적층형 전자 부품
US16/786,159 US11037727B2 (en) 2019-07-29 2020-02-10 Multilayer electronic component
JP2020020743A JP7322336B2 (ja) 2019-07-29 2020-02-10 積層型電子部品
CN202010271888.8A CN112309713B (zh) 2019-07-29 2020-04-08 多层电子组件
CN202111635568.7A CN114220656A (zh) 2019-07-29 2020-04-08 多层电子组件
US17/181,331 US11450481B2 (en) 2019-07-29 2021-02-22 Multilayer electronic component
JP2021115679A JP2021168413A (ja) 2019-07-29 2021-07-13 積層型電子部品
US17/886,732 US11682521B2 (en) 2019-07-29 2022-08-12 Multilayer electronic component
US18/144,390 US20230274882A1 (en) 2019-07-29 2023-05-08 Multilayer electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190091562A KR20190116144A (ko) 2019-07-29 2019-07-29 적층형 전자 부품

Publications (1)

Publication Number Publication Date
KR20190116144A true KR20190116144A (ko) 2019-10-14

Family

ID=68171744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190091562A KR20190116144A (ko) 2019-07-29 2019-07-29 적층형 전자 부품

Country Status (4)

Country Link
US (4) US11037727B2 (ko)
JP (2) JP7322336B2 (ko)
KR (1) KR20190116144A (ko)
CN (2) CN114220656A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020167283A (ja) * 2019-03-29 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
KR20190116133A (ko) * 2019-07-15 2019-10-14 삼성전기주식회사 커패시터 부품
KR20190116144A (ko) 2019-07-29 2019-10-14 삼성전기주식회사 적층형 전자 부품
JP2022191910A (ja) * 2021-06-16 2022-12-28 株式会社村田製作所 積層セラミック電子部品

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10172855A (ja) * 1996-12-05 1998-06-26 Taiyo Yuden Co Ltd 積層チップ部品とそれに用いる導電ペースト
JP2001052950A (ja) * 1999-08-05 2001-02-23 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2003077761A (ja) * 2001-09-05 2003-03-14 Nec Tokin Ceramics Corp 積層セラミックコンデンサ、及び積層セラミック部品
JP4048887B2 (ja) 2002-09-19 2008-02-20 株式会社村田製作所 積層セラミック電子部品
JP2004119797A (ja) * 2002-09-27 2004-04-15 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP4776913B2 (ja) * 2004-01-08 2011-09-21 Ｔｄｋ株式会社 積層型セラミックコンデンサ及びその製造方法
WO2006068245A1 (ja) * 2004-12-24 2006-06-29 Murata Manufacturing Co., Ltd 積層型圧電セラミック部品、及び積層型圧電セラミック部品の製造方法
US7158364B2 (en) * 2005-03-01 2007-01-02 Tdk Corporation Multilayer ceramic capacitor and method of producing the same
JP4761062B2 (ja) * 2006-06-16 2011-08-31 Ｔｄｋ株式会社 積層セラミックコンデンサ
JP2010283141A (ja) * 2009-06-04 2010-12-16 Toyota Motor Corp 積層型圧電素子
KR101070151B1 (ko) * 2009-12-15 2011-10-05 삼성전기주식회사 적층 세라믹 커패시터
KR101070068B1 (ko) * 2009-12-24 2011-10-04 삼성전기주식회사 적층 세라믹 커패시터
KR101141417B1 (ko) * 2010-11-22 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP2012129508A (ja) * 2010-11-22 2012-07-05 Tdk Corp 積層型セラミック電子部品
KR20130012716A (ko) * 2011-07-26 2013-02-05 삼성전기주식회사 적층 세라믹 전자부품
KR101197921B1 (ko) * 2011-10-18 2012-11-05 삼성전기주식회사 적층 세라믹 전자 부품
JP5450696B2 (ja) * 2012-03-07 2014-03-26 太陽誘電株式会社 積層セラミックコンデンサ
KR101823160B1 (ko) * 2012-04-26 2018-01-29 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR20140030872A (ko) * 2012-09-04 2014-03-12 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP6321346B2 (ja) * 2013-09-27 2018-05-09 京セラ株式会社 積層型電子部品
JP6301629B2 (ja) * 2013-10-24 2018-03-28 京セラ株式会社 積層型電子部品
JP2015111651A (ja) * 2013-10-29 2015-06-18 株式会社村田製作所 積層セラミックコンデンサ
US9530566B2 (en) * 2013-12-25 2016-12-27 Tdk Corporation Multilayer ceramic electronic component
JP6281502B2 (ja) 2014-06-12 2018-02-21 株式会社村田製作所 積層セラミックコンデンサ
JP2014232895A (ja) * 2014-09-11 2014-12-11 株式会社村田製作所 積層セラミックコンデンサ
US8971017B1 (en) * 2014-10-30 2015-03-03 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP2018056292A (ja) * 2016-09-28 2018-04-05 京セラ株式会社 積層型電子部品
JP6996867B2 (ja) * 2017-05-16 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR101987214B1 (ko) * 2017-10-13 2019-06-10 삼성전기주식회사 적층 세라믹 커패시터
US11145458B2 (en) * 2018-02-22 2021-10-12 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component
JP7243212B2 (ja) * 2018-03-27 2023-03-22 Tdk株式会社 積層セラミック電子部品
US11289272B2 (en) 2018-03-27 2022-03-29 Tdk Corporation Multilayer ceramic electronic component
JP2020167283A (ja) 2019-03-29 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
KR20190116144A (ko) * 2019-07-29 2019-10-14 삼성전기주식회사 적층형 전자 부품

Also Published As

Publication number Publication date
US11037727B2 (en) 2021-06-15
US11450481B2 (en) 2022-09-20
CN114220656A (zh) 2022-03-22
US20220384108A1 (en) 2022-12-01
JP2021168413A (ja) 2021-10-21
US20230274882A1 (en) 2023-08-31
CN112309713A (zh) 2021-02-02
JP2021022723A (ja) 2021-02-18
CN112309713B (zh) 2022-02-22
US20210035736A1 (en) 2021-02-04
US20210175012A1 (en) 2021-06-10
US11682521B2 (en) 2023-06-20
JP7322336B2 (ja) 2023-08-08

Similar Documents

Publication Publication Date Title
KR102068805B1 (ko) 세라믹 전자 부품
KR20190116144A (ko) 적층형 전자 부품
KR101474138B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR20190121180A (ko) 세라믹 전자 부품
KR102191251B1 (ko) 적층 세라믹 전자부품
KR20190121148A (ko) 적층형 커패시터
KR20190116158A (ko) 적층형 전자 부품
KR20190121185A (ko) 적층 세라믹 전자부품
KR101474152B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102107750B1 (ko) 커패시터 부품
KR102029598B1 (ko) 세라믹 전자 부품
KR20190121213A (ko) 세라믹 전자 부품
KR20190121182A (ko) 세라믹 전자 부품
KR20220098620A (ko) 적층형 전자 부품
KR102070234B1 (ko) 커패시터 부품
KR20190121223A (ko) 커패시터 부품 및 그 제조 방법
KR20140128074A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102145311B1 (ko) 세라믹 전자 부품
KR20220096546A (ko) 적층형 전자 부품
KR20190116174A (ko) 적층형 전자 부품
KR102494335B1 (ko) 세라믹 전자 부품
KR102449365B1 (ko) 세라믹 전자 부품
KR20190121228A (ko) 적층 세라믹 전자부품
KR102441653B1 (ko) 세라믹 전자 부품
KR102351184B1 (ko) 커패시터 부품

Legal Events

Date Code Title Description
G15R Request for early publication
A201 Request for examination
E902 Notification of reason for refusal