KR20220098620A - 적층형 전자 부품 - Google Patents

적층형 전자 부품 Download PDF

Info

Publication number
KR20220098620A
KR20220098620A KR1020210000511A KR20210000511A KR20220098620A KR 20220098620 A KR20220098620 A KR 20220098620A KR 1020210000511 A KR1020210000511 A KR 1020210000511A KR 20210000511 A KR20210000511 A KR 20210000511A KR 20220098620 A KR20220098620 A KR 20220098620A
Authority
KR
South Korea
Prior art keywords
dielectric
dielectric layer
internal electrode
electronic component
stacked electronic
Prior art date
Application number
KR1020210000511A
Other languages
English (en)
Inventor
김태형
박문수
유지현
장진우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020210000511A priority Critical patent/KR20220098620A/ko
Priority to JP2021173139A priority patent/JP2022105470A/ja
Priority to US17/512,076 priority patent/US11894193B2/en
Priority to CN202210001538.9A priority patent/CN114724850A/zh
Publication of KR20220098620A publication Critical patent/KR20220098620A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Abstract

본 발명의 일 실시예에 따른 적층형 전자 부품은, 복수의 제1 유전체층과, 내부 전극이 번갈아 배치되는 액티브부, 및 상기 복수의 제1 유전체층이 적층된 방향인 제1 방향으로 상기 액티브부의 양 단에 각각 배치되고 제2 유전체층을 포함하는 커버부를 포함하는 바디; 및 상기 바디의 외부에 배치되어 상기 내부 전극과 연결되는 외부 전극; 을 포함하고, 상기 바디는, 상기 내부 전극에서 상기 외부 전극과 접속된 측면을 제외한 나머지 측면을 커버하며 상기 제1 유전체층보다 기공율이 높은 유전체 패턴을 포함하는 마진부를 포함할 수 있다.

Description

적층형 전자 부품{MULTILAYERED ELECTRONIC COMPONENT}
본 발명은 적층형 전자 부품에 관한 것이다.
적층형 전자 부품 중 하나인 적층형 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층형 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치의 부품으로 사용될 수 있다. 최근 전자 장치의 부품이 소형화됨에 따라, 적층형 세라믹 커패시터의 소형화 및 고용량화에 대한 요구가 증가되고 있다.
적층형 세라믹 커패시터의 소형화 및 고용량화를 위해서는 내부 전극 및 유전체층의 두께를 얇게 형성하여 다층으로 적층하는 방식을 사용한다. 그러나, 이와 같이 교대로 적층된 유전체층과 내부 전극 간의 물성 차이, 특히 소결 시의 수축률 차이에 의해 구성 간 미스매치(mismatch)가 발생하여 적층형 세라믹 커패시터의 신뢰성이 저하되는 문제가 있다.
이때, 유전체층과 내부 전극이 교대로 배치된 코어(액티브부)와는 달리, 내부 전극이 배치되지 않는 마진이나 커버 부위는 순수한 유전체 시트만 존재하므로, 이로 인해 가소 및 소결 시 수축 또는 팽창 정도에 차이가 발생한다. 그러면 코어와 마진 간, 또는 코어와 커버 부위 간에 서로 불균일한 응력에 의하여 왜곡 등의 변형이 생길 수 있고, 이는 적층형 세라믹 커패시터의 크랙(crack)이나 역결에 의한 절단 등의 제품 불량으로 이어지게 된다.
이에 따라, 적층형 세라믹 커패시터의 소형화 및 고용량화에 대한 기술적 요구와 함께, 내부 전극이 배치된 코어와 마진 간, 및 코어와 커버 부위 간의 수축률 차이를 저감하여 제품의 신뢰성을 확보하기 위한 기술이 요구된다.
한국공개특허공보 제2019-0015453호
본 발명의 목적 중 하나는, 내부 전극이 배치된 코어와 마진 간, 및 코어와 커버 부위 간의 수축률 차이를 저감하여 신뢰성이 확보된 적층형 전자 부품을 제공하는 것이다.
다만, 본 발명의 목적은 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 적층형 전자 부품은, 복수의 제1 유전체층과, 내부 전극이 번갈아 배치되는 액티브부, 및 상기 복수의 제1 유전체층이 적층된 방향인 제1 방향으로 상기 액티브부의 양 단에 각각 배치되고 제2 유전체층을 포함하는 커버부를 포함하는 바디 및 상기 바디의 외부에 배치되어 상기 내부 전극과 연결되는 외부 전극을 포함하고, 상기 바디는, 상기 내부 전극에서 상기 외부 전극과 접속된 측면을 제외한 나머지 측면을 커버하며 상기 제1 유전체층보다 기공율이 높은 유전체 패턴을 포함하는 마진부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 적층형 전자 부품의 제조 방법은, 복수 개의 제1 내부 전극 패턴이 형성된 복수 개의 제1 세라믹 그린시트와 복수 개의 제2 내부 전극 패턴이 형성된 복수 개의 제1 세라믹 그린시트를 마련하는 단계, 상기 복수의 제1 세라믹 그린시트 각각에 대해, 상기 제1 및 제2 내부 전극 패턴을 제외한 나머지 영역 중 적어도 일부 영역에 유전물질을 마련하는 단계, 상기 제1 및 제2 내부 전극 패턴이 교차되도록 상기 복수 개의 제1 세라믹 그린시트를 적층하고, 그 적층 방향의 양 단에 제2 세라믹 그린시트를 적층하여 적층 바디를 형성하는 단계, 및 상기 적층 바디를 소성하여, 제1 유전체층, 내부 전극 및 유전체 패턴을 포함하는 액티브부와, 제2 유전체층을 포함하는 커버부를 포함하는 바디를 마련하는 단계를 포함하고, 상기 유전체 패턴은 상기 제1 유전체층보다 기공율이 높을 수 있다.
본 발명의 일 실시예에 따르면, 내부 전극 및 유전체층이 배치된 복합 구조의 액티브부와, 측면 마진부에 배치된 유전체층 간의 수축률 차이가 감소되어, 측면 마진부의 불균일한 변형이나 역결이 방지되는 효과가 있다.
또한, 본 발명의 일 실시예에 따르면, 내부 전극 및 유전체층이 배치된 복합 구조의 액티브부와, 그 상하부에 배치된 커버부 간의 수축률 차이가 감소되어, 액티브부와 커버의 경계 부분에서의 크랙이 방지되고, 신뢰성이 확보되는 효과가 있다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 나타낸 것이다.
도 2는 도 1의 I-I'선 단면도이다.
도 3은 도 1의 Ⅱ-Ⅱ'선 단면도이다.
도 4는 본 발명의 일 실시예에 따른 유전체층 및 내부 전극이 적층된 바디를 분해하여 개략적으로 나타낸 분해 사시도이다.
도 5는 도 4의 바디에 대한 변형 예를 나타낸 X-Z 평면 정면도이다.
도 6의 (a) 및 (b)는 본 발명의 일 실시예에 따른 적층형 전자 부품의 액티브부와 마진부의 경계를 확대하여 촬영한 사진이며, 도 7의 (a) 및 (b)는 종래 적층형 전자 부품의 액티브부와 마진부의 경계를 확대하여 촬영한 사진이다.
도 8은 본 발명의 다른 실시예에 따른 유전체층 및 내부 전극이 적층된 바디를 분해하여 개략적으로 나타낸 분해 사시도이다.
도 9는 도 2의 적층형 전자 부품에 대한 변형 예를 나타낸 I-I'선 단면도이다.
도 10은 도 9의 제1 내부 전극에 대한 X-Y 평면 정면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 발명의 실시예를 명확하게 설명하기 위해 방향을 정의하면, 도면에 표시된 X, Y 및 Z는 각각 적층형 전자 부품의 길이 방향, 폭 방향 및 두께 방향을 나타낸다.
또한 본 명세서에서, 길이 방향은 X방향 또는 제2 방향, 폭 방향은 Y방향 또는 제3 방향, 두께 방향은 Z방향, 제1 방향 또는 적층 방향과 각각 동일한 개념으로 사용될 수 있다.
적층형 전자 부품
도 1은 본 발명의 일 실시예에 따른 적층형 전자 부품의 사시도를 개략적으로 나타낸 것이고, 도 2는 도 1의 I-I'선 단면도이며, 도 3은 도 1의 Ⅱ-Ⅱ'선 단면도이고, 도 4는 본 발명의 일 실시예에 따른 유전체층 및 내부 전극이 적층된 바디를 분해하여 개략적으로 나타낸 분해 사시도이다.
먼저 도 1 내지 도 4를 참조하여, 본 발명의 일 실시예에 따른 적층형 전자 부품에 대해 설명한다.
본 발명의 일 실시예에 따른 적층형 전자 부품(100)은, 복수의 제1 유전체층(111)과, 제1 유전체층(111)을 사이에 두고 배치되는 복수의 내부 전극(121, 122)과, 복수의 제2 유전체층(116)을 포함하는 바디(110) 및 바디(110)의 외부에 배치되며 내부 전극(121, 122)과 연결되는 외부 전극(131, 132)을 포함한다.
바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
바디(110)는 적층 방향(Z방향)으로 서로 대향하는 제1 및 제2 면(1, 2), 제1 및 제2 면(1, 2)과 연결되고 길이 방향(X방향)으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 내지 제4 면(1, 2, 3, 4)과 연결되고 폭 방향(Y방향)으로 서로 대향하는 제5 및 제6 면(5, 6)을 가질 수 있다.
바디(110)는, 복수의 제1 유전체층(111)과 내부 전극(121, 122)이 번갈아 배치되는 액티브부와, 제1 유전체층(111)이 적층된 방향인 제1 방향으로 상기 액티브부의 양 단에 각각 배치되고 제2 유전체층(116)을 포함하는 커버부(112, 113)를 포함할 수 있다.
상기 액티브부는 커패시터의 용량 형성에 기여하는 부분으로서, 제1 유전체층(111)을 사이에 두고 복수의 내부 전극(121, 122)을 반복적으로 배치하여 형성될 수 있다.
액티브부에 포함되는 복수의 제1 유전체층(111)은 소성된 상태로서, 인접하는 제1 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)을 이용하지 않고서는 확인하기 곤란할 정도로 일체화될 수 있다.
제1 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다.
또한, 제1 유전체층(111)을 형성하는 재료는, 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가된 것일 수 있다.
커버부(112, 113)는 상부 커버부(112) 및 하부 커버부(113)를 포함하며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다. 커버부(112, 113)는 내부 전극을 포함하지 않을 수 있다.
본 실시예에 따르면, 커버부(112, 113)는 제2 유전체층(116)을 액티브부의 상하부에 각각 두께 방향으로 적층하여 형성할 수 있다.
커버부(112, 113)에 포함되는 복수의 제2 유전체층(116)은 소성된 상태로서, 인접하는 제2 유전체층(116) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)을 이용하지 않고서는 확인하기 곤란할 정도로 일체화될 수 있다.
제2 유전체층(116)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다.
또한, 제2 유전체층(116)을 형성하는 재료는, 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가된 것일 수 있다.
액티브부에 포함되는 제1 유전체층(111)과, 커버부(112, 113)에 포함되는 제2 유전체층(116)은 서로 상이한 유전체 조성을 가질 수 있다. 예를 들어, 제1 유전체층(111)과 제2 유전체층(116)은 서로 다른 종류의 세라믹 재료로 형성되거나, 리튬(Li), 나트륨(Na) 등의 부성분을 서로 다른 조성으로 포함할 수 있다.
또는, 액티브부에 포함되는 제1 유전체층(111)과, 커버부(112, 113)에 포함되는 제2 유전체층(116)은 서로 동일한 유전체 조성을 가질 수도 있다. 이때, 유전체 조성은 동일하더라도, 제1 유전체층(111)과 제2 유전체층(116)에 포함된 세라믹 입자의 크기가 서로 다를 수 있다.
또는, 액티브부에 포함되는 제1 유전체층(111)의 기공율과, 커버부(112, 113)에 포함되는 제2 유전체층(116)의 기공율이 서로 상이할 수 있다. 이에 따라, 최종 제품에서 액티브부에 포함된 제1 유전체층(111)과 커버부(112, 113)의 평균 기공율은 서로 상이할 수 있다.
복수의 내부 전극(121, 122)은 복수의 제1 유전체층(111)을 사이에 두고 교대로 배치된다.
바디(110)의 제2 방향(X방향) 양 단면(end surface)에는 외부 전극(131, 132)이 형성되고, 복수의 내부 전극(121, 122)은 외부 전극(131, 132)과 각각 접속되는 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다.
제1 및 제2 내부 전극(121, 122)은 바디(110)의 액티브부를 구성하는 제1 유전체층(111)을 사이에 두고 서로 대향하도록 번갈아 배치되며, 바디(110)의 제3 및 제4 면(3, 4)으로 각각 노출될 수 있다.
도 1 내지 도 3을 참조하면, 제1 내부 전극(121)은 제4, 제5 및 제6 면(4, 5, 6)과 이격되며 제3 면(3)을 통해 노출되고, 제2 내부 전극(122)은 제3, 제5 및 제6 면(3, 5, 6)과 이격되며 제4 면(4)을 통해 노출될 수 있다.
바디(110)의 제3 면(3)에는 제1 외부 전극(131)이 배치되어 제1 내부 전극(121)과 연결되고, 바디의 제4 면(4)에는 제2 외부 전극(132)이 배치되어 제2 내부 전극(122)과 연결될 수 있다.
이때, 제1 외부 전극(131)과 제2 내부 전극(122), 제2 외부 전극(132)과 제1 내부 전극(121)은 각각 제2 방향(X방향)으로 서로 이격되도록 배치되며, 이들의 최단 이격 거리는 서로 동일할 수 있다.
도 4를 참조하면, 바디(110)는 제1 내부 전극(121)이 인쇄된 제1 유전체층(111)과 제2 내부 전극(122)이 인쇄된 제1 유전체층(111)을 두께 방향(Z방향)으로 번갈아 적층한 후, 소성하여 형성할 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 제1 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다.
또한, 제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 귀금속 재료 또는 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
바디(110)의 액티브부의 측면에는 마진부가 배치될 수 있다. 마진부는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
마진부는, 내부 전극(121, 122)에서 외부 전극(131, 132)과 접속된 측면을 제외한 나머지 측면을 커버할 수 있다. 이때, 마진부는 세라믹 그린시트 상에 마진부가 형성될 곳을 제외하고 도전성 페이스트를 도포하여 내부 전극을 형성함으로써 형성된 것일 수 있다.
본 실시예에 따르면, 내부 전극(121, 122)은 바디(110)의 제3 면(3)과 접속되며 제4, 제5 및 제6 면(4, 5, 6)과 이격 배치되는 제1 내부 전극(121)과, 바디(110)의 제4 면(4)과 접속되며 제3, 제5, 제6 면(3, 5, 6)과 이격 배치되는 제2 내부 전극(122)을 포함할 수 있다. 그리고, 이들은 제3 면(3) 및 제4 면(4)을 통해 각각 외부 전극(131, 132)과 접속될 수 있다.
따라서 이때 마진부는, 내부 전극(121, 122)에서 바디(110)의 제4, 제5 및 제6 면(4, 5, 6) 쪽 측면과, 제3, 제5 및 제6 면(3, 5, 6) 쪽 측면을 각각 커버하도록 배치될 수 있다.
또한 도 3을 참조하면, 마진부는 바디(110)의 제6 면(6)에 배치된 마진부(114)와 제5 면(5)에 배치된 마진부(115)를 포함할 수 있다. 즉, 마진부는 상기 세라믹 바디(110)의 폭 방향 양 측면에 배치되는 마진부(114, 115)를 포함할 수 있다.
도 2 내지 도 4를 참조하면, 마진부는 유전체 패턴(141, 142)을 포함할 수 있다. 즉, 복수의 제1 유전체층(111)에 각각 내부 전극(121, 122)이 배치되고, 내부 전극(121, 122)이 배치되지 않은 영역에는 마진부가 형성될 수 있는데, 각각의 마진부에는 유전체 패턴(141, 142)이 배치될 수 있다.
유전체 패턴(141, 142)은 도 2에 도시된 바와 같이, 제1 및 제2 내부 전극(121, 122)이 번갈아 배치됨에 따라 제1 유전체층(111) 사이에 발생하는 공차를 메우도록 배치됨으로써, 적층형 전자 부품(100)의 크랙(crack)이나 파손을 방지하는 역할을 할 수 있다.
또한, 유전체 패턴(141, 142)은 도 3에 도시된 바와 같이, 바디(110)의 액티브부에서 제3 방향(Y방향) 양 단 마진부(114, 115)에 발생하는 공차를 메우도록 배치됨으로써, 적층형 전자 부품(100)의 소결 시 액티브부와 마진부 간의 불균일한 수축 또는 팽창에 따른 파손을 방지하는 역할을 할 수 있다.
유전체 패턴(141, 142)은, 바디(110)의 제4, 제5 및 제6 면(4, 5, 6)과 이격 배치된 제1 내부 전극(121)의 주위에 배치되는 제1 유전체 패턴(141)과, 바디(110)의 제3, 제5 및 제6 면(3, 5, 6)과 이격 배치된 제2 내부 전극(122)의 주위에 배치되는 제2 유전체 패턴(142)을 포함할 수 있다.
즉, 도 4에 도시된 바와 같이, 제1 유전체 패턴(141)은 제1 유전체층(111)에서 제1 내부 전극(121)이 형성되지 않은 영역을 메우도록 배치될 수 있고, 제2 유전체 패턴(142)은 제1 유전체층(111)에서 제2 내부 전극(122)이 형성되지 않은 영역을 메우도록 배치될 수 있다.
유전체 패턴(141, 142)은 유전물질에 의해 형성될 수 있다. 유전체 패턴(141, 142)을 형성하는 유전물질의 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다.
또한, 유전체 패턴(141, 142)을 형성하는 재료는, 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가된 것일 수 있다.
이때, 유전체 패턴(141, 142)과 제1 유전체층(111)은 기공율이 다른 것을 특징으로 할 수 있다. 특히, 유전체 패턴(141, 142)의 기공율이 제1 유전체층(111)의 기공율보다 높을 수 있다.
유전체 패턴(141, 142) 및 제1 유전체층(111)의 기공율은, 이들을 형성하는 단계에서 적용되는 유전물질 및 세라믹 그린시트에 각각 포함되는 바인더(binder)의 함량 차이에 따라 달라질 수 있다. 즉, 유전체 패턴(141, 142)을 형성하는 유전물질에 더 많은 바인더가 포함되어 유전체 패턴(141, 142)은 상대적으로 높은 기공율을 가지며, 제1 유전체층(111)은 상대적으로 낮은 기공율을 가질 수 있다.
본 실시예에 따른 적층형 전자 부품(100)은, 이와 같이 유전체 패턴(141, 142)을 형성하는 유전물질에 더 많은 바인더를 포함시킴으로써, 소결 시 유전체 패턴(141, 142)이 제1 유전체층(111)보다 높은 수축률을 갖도록 할 수 있다.
보다 상세하게는, 본 발명이 속하는 기술 분야에서 통상적으로 내부 전극의 수축률이 유전체층의 수축률보다 낮아, 전자 부품의 소결 단계에서 수축률의 편차가 발생하게 된다. 이에 따라, 불균일한 수축에 의해 전자 부품에 역결 등의 변형이 발생할 수 있고, 이는 신뢰성을 저하시키는 요인이 된다.
따라서, 본 실시예에 따른 유전체 패턴(141, 142)은 제1 유전체층(111)의 수축률과 내부 전극(121, 122)의 수축률 사이의 값에 해당하는 수축률을 가짐으로써, 제1 유전체층(111)과 내부 전극(121, 122)의 수축률 편차에 의한 신뢰성 저하를 억제하는 효과를 나타낼 수 있다.
추가로, 액티브부에 포함되는 제1 유전체층(111)과, 유전체 패턴(141, 142)은 서로 상이한 유전체 조성을 가질 수 있다. 예를 들어, 제1 유전체층(111)과 유전체 패턴(141, 142)은 서로 다른 종류의 세라믹 재료로 형성되거나, 리튬(Li), 나트륨(Na) 등의 부성분을 서로 다른 조성으로 포함할 수 있다.
또는, 제1 유전체층(111)과 유전체 패턴(141, 142)은 소결 전 바인더의 함량을 제외하고는, 서로 동일한 유전체 조성을 가질 수도 있다. 이때, 유전체 조성은 동일하더라도, 제1 유전체층(111)과 유전체 패턴(141, 142)에 포함된 세라믹 입자의 크기가 서로 다를 수 있다.
한편 본 발명의 일 실시예에 따르면, 유전체 패턴(141, 142)의 유전체 조성과 제2 유전체층(116)의 유전체 조성은 서로 동일할 수 있다. 즉, 마진부에 형성되는 유전체 패턴(141, 142)과, 제2 유전체층(116)에 의해 형성되는 바디(110)의 커버부(112, 113)가 서로 동일한 유전체 조성을 갖도록 할 수 있다.
이때, 유전체 패턴(141, 142)과 제2 유전체층(116)은 평균 기공율이 동일한 것을 특징으로 할 수 있다. 다시 말해, 유전체 패턴(141, 142)을 형성하는 유전물질과, 제2 유전체층(116)을 형성하는 세라믹 그린시트에 각각 포함되는 바인더의 함량을 동일하게 할 수 있다. 이에 따라, 유전체 패턴(141, 142)과 제2 유전체층(116)의 소결 시 수축률이 거의 동일하도록 할 수 있다.
본 실시예에 따른 적층형 전자 부품(100)은, 이와 같이 유전체 패턴(141, 142)과 커버부(112, 113)의 수축률을 일치시킴으로써, 커버부(112, 113)가 액티브부의 평균 수축률과 유사한 수축률을 갖도록 할 수 있다. 즉, 커버부(112,113)가 액티브부에 포함된 제1 유전체층(111), 내부 전극(121, 122) 및 유전체 패턴(141, 142)의 수축률의 평균값과 유사한 수축률을 갖도록 하여, 액티브부와 커버부(112, 113) 간의 수축률 편차를 저감할 수 있다.
이에 따라, 적층형 전자 부품(100)의 소결 시 액티브부와 커버부(112, 113) 간의 수축률 편차에 따라 발생하는 바디(110)의 분리 파손을 방지할 수 있다.
외부 전극(131, 132)은 바디(110)에 배치되고, 내부 전극(121, 122)과 연결된다.
도 1 내지 도 3에 도시된 바와 같이, 외부 전극(131, 132)은 바디(110)의 제3 및 제4 면(3, 4)에 각각 배치되어, 제1 및 제2 내부 전극(121, 122)과 각각 연결된 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다.
본 실시예에서는 적층형 전자 부품(100)이 2개의 외부 전극(131, 132)을 갖는 구조를 설명하고 있지만, 외부 전극(131, 132)의 개수나 형상 등은 내부 전극(121, 122)의 형태나 기타 다른 목적에 따라 바뀔 수 있을 것이다.
외부 전극(131, 132)은 금속 등과 같이 전기 전도성을 갖는 다양한 물질을 사용하여 형성될 수 있고, 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있다.
예를 들어, 외부 전극(131, 132)은 도전성 금속 및 글라스를 포함한 소성 전극이거나, 도전성 금속 및 수지를 포함한 수지계 전극일 수 있다.
또한, 외부 전극(131, 132)은 바디(110) 상에 소성 전극 및 수지계 전극이 순차적으로 형성된 형태일 수 있다. 또한, 외부 전극(131, 132)은 바디(110) 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성되거나, 소성 전극 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성된 것일 수 있다.
외부 전극(131, 132)에 포함되는 도전성 금속으로 전기 전도성이 우수한 재료를 사용할 수 있으며, 특별히 한정하지 않는다. 예를 들어, 도전성 금속은 니켈(Ni), 구리(Cu) 및 그들의 합금 중 하나 이상일 수 있다.
또한, 제1 및 제2 외부 전극(131, 132)은 도금층을 더 포함할 수 있다. 상기 도금층은 제1 및 제2 니켈(Ni) 도금층과, 상기 제1 및 제2 니켈 도금층을 각각 커버하는 제1 및 제2 주석(Sn) 도금층을 포함할 수 있다.
도 5는 도 4의 바디에 대한 변형 예를 나타낸 X-Z 평면 정면도이다.
도 5를 참조하면, 본 변형 예에 따른 바디(110-1)는 제한된 높이를 갖는 유전체 패턴(141, 142)을 포함할 수 있다.
우선, 본 변형 예에 따른 바디(110-1)는 도 4에 도시된 바디(110)와 마찬가지로, 제1 유전체층(111)과 내부 전극(121, 122)이 번갈아 배치되어 액티브부를 형성할 수 있다. 또한, 그 적층 방향(제1 방향) 양 단으로 제2 유전체층(116)이 적층되어 커버부(112, 113)를 형성할 수 있다.
여기서, 유전체 패턴(141, 142)은 마진부에 대해 30% 내지 90%의 충진율을 가질 수 있다. 예를 들어, 유전체 패턴(141, 142)의 제1 방향에 대한 평균 높이를 t1으로, 내부 전극(121, 122)의 제1 방향에 대한 평균 높이를 t2로 정의할 때, t1은 0.3t2≤t1≤0.9t2를 만족할 수 있다.
유전체 패턴(141, 142)이 내부 전극(121, 122)과 동일한 높이를 갖도록 형성되는 것도 가능하나, 이 경우 적층형 전자 부품의 소결 단계에서 수축 또는 팽창에 의해 역결 또는 끊김이 발생할 수 있다. 따라서, 바람직하게는 유전체 패턴(141, 142)이 마진부의 제1 방향에 대한 전체 높이 중 90% 이하의 높이를 갖도록 형성될 수 있다. 즉, 유전체 패턴(141, 142)의 제1 방향에 대한 평균 높이 t1은 t1≤0.9t2를 만족할 수 있다.
반대로, 유전체 패턴(141, 142)이 너무 낮은 높이로 형성되면, 마진부의 충진율이 낮아 제1 유전체층(111) 사이에 발생하는 공차를 메우는 효과가 제대로 발휘되지 않을 수 있다. 그러면, 적층형 전자 부품(100)의 역결 등 불균일한 변형이 효과적으로 억제되지 않을 수 있다. 또한, 마진부의 충진율이 30% 미만의 낮은 값을 가지면, 적층형 전자 부품(100)의 내전압 특성(BDV)이 필요한 값에 도달하지 못할 수 있다.
따라서, 바람직하게는 유전체 패턴(141, 142)이 마진부의 제1 방향에 대한 전체 높이 중 30% 이상의 높이를 갖도록 형성될 수 있다. 즉, 유전체 패턴(141, 142)의 제1 방향에 대한 평균 높이 t1은 0.3t2≤t1를 만족할 수 있다.
한편, 커버부를 형성하는 제2 유전체층(116)의 제1 방향에 대한 평균 높이(t11, t12)는 특별히 제한되지 않는다. 일 예로서, 도 5에 도시된 바와 같이, 제2 유전체층(116)의 제1 방향에 대한 평균 높이(t11, t12)는, 유전체 패턴(141, 142)의 제1 방향에 대한 평균 높이(t1)와 동일할 수 있다.
또한, 제1 유전체층(111)의 제1 방향에 대한 평균 높이(t3)도 특별히 제한되지 않는다. 일 예로서, 도 5에 도시된 바와 같이, 제1 유전체층(111)의 제1 방향에 대한 평균 높이(t3)는, 유전체 패턴(141, 142)의 제1 방향에 대한 평균 높이(t1)보다 클 수 있다. 그리고, 제1 유전체층(111)의 제1 방향에 대한 평균 높이(t3)는, 내부 전극(121, 122)의 제1 방향에 대한 평균 높이(t2)와 동일할 수 있다.
다만, 전술한 내용은 예시적인 것에 불과하므로, 필요에 따라 각 유전체층(111, 116)의 제1 방향에 대한 높이를 다양하게 형성할 수 있다.
또한, 여기서 각 구성 부분의 평균 높이는, 적층형 전자 부품의 X-Z 평면 및 Y-Z 평면에 평행한 복수의 단면(예를 들어, 각각 동일한 간격의 10개의 단면)으로부터 각 구성 부분의 제1 방향 높이를 측정하여 그 평균값을 산출한 것이다.
따라서, 각 구성 부분의 서로 다른 단면에 대한 제1 방향의 높이는 각각 상이하게 형성될 수 있다. 즉, 유전체 패턴(141, 142), 제1 유전체층(111), 제2 유전체층(116) 및 내부 전극(121, 122)은 일정한 높이를 갖지 않고, 일부 영역에서 돌출되거나 함몰되는 형태로 형성될 수 있다.
이하, 본 발명의 일 실시예에 따른 적층형 전자 부품(100)의 제조방법을 설명한다.
우선, 복수의 제1 세라믹 그린시트를 준비한다.
상기 제1 세라믹 그린시트는 바디(110)의 제1 유전체층(111)을 형성하기 위한 것으로, 세라믹 분말, 폴리머 및 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 등의 공법을 통해 시트(sheet) 형상으로 제작할 수 있다.
여기서, 상기 제1 유전체층을 형성하는 슬러리에 포함되는 세라믹 분말은 BaTiO3를 주성분으로 할 수 있다.
이후, 상기 각각의 제1 세라믹 그린시트의 적어도 일면에 내부 전극용 도전성 페이스트를 인쇄하여 내부 전극(121, 122)을 형성한다. 상기 내부 전극용 도전성 페이스트는, 예를 들어 Ni 분말과 Cu 분말을 혼합하거나, Ni-Cu 합금 분말을 포함하여 형성할 수 있다.
내부 전극용 도전성 페이스트의 인쇄방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있다.
복수 개의 제1 세라믹 그린시트에 제1 내부 전극 패턴 또는 제2 내부 전극 패턴이 형성되면, 상기 복수의 제1 세라믹 그린시트 각각에 대해, 제1 및 제2 내부 전극 패턴을 제외한 나머지 영역 중 적어도 일부 영역에 유전물질을 마련할 수 있다.
여기서, 유전물질은 유전체 패턴(141, 142)을 형성하는 물질에 해당하며, 유전체 패턴(141, 142)은 제1 유전체층(111)보다 기공율이 높은 것을 특징으로 할 수 있다.
또한, 이때 제1 세라믹 그린시트에 포함되는 바인더의 부피 분율을 A로, 제1 및 제2 내부 전극 패턴에 포함되는 바인더의 부피 분율을 B로, 유전물질에 포함되는 바인더의 부피 분율을 C로 정의할 때, A>C≥B를 만족하도록 할 수 있다. 다시 말해, 유전체 패턴(141, 142)을 형성하는 유전물질의 바인더 함량이, 제1 세라믹 그린시트와 내부 전극 패턴에 포함되는 바인더의 함량의 사이값에 해당하거나, 내부 전극 패턴의 바인더 함량과 동일하도록 할 수 있다.
이에 따라, 유전체 패턴(141, 142)의 소결 시 수축률이, 제1 유전체층(111)과 내부 전극(121, 122)의 수축률의 사이값에 해당하거나, 내부 전극(121, 122)의 수축률과 거의 동일할 수 있다. 그리고, 그 결과로서 액티브부에 포함된 제1 유전체층(111)의 기공율보다 마진부에 포함된 유전체 패턴(141, 142)의 기공율이 더 높을 수 있다.
도 4를 참조하면, 제1 내부 전극 패턴과 제2 내부 전극 패턴이 교차되도록 복수 개의 제1 세라믹 그린 시트를 번갈아 적층하고, 적층 방향으로부터 가압하여 적층된 복수의 제1 세라믹 그린시트와 제1 세라믹 그린시트 상에 형성된 내부 전극을 서로 압착시켜 적층체를 구성할 수 있다.
또한, 적층체의 상하부에는 적어도 1개 이상의 제2 세라믹 그린 시트를 적층하여 커버부(112, 113)를 형성할 수 있다. 커버부(112, 113)는 적층체의 내부에 위치한 제1 유전체층(111)과 동일한 조성으로 이루어질 수 있으며, 내부 전극을 포함하지 않는다는 점에서 제1 유전체층(111)과 차이를 갖는다.
이때, 제2 세라믹 그린시트는 각각 제2 유전체층(116)을 형성할 수 있으며, 제2 세라믹 그린시트의 유전체 조성과, 유전체 패턴(141, 142)을 형성하는 유전물질의 조성은 서로 동일할 수 있다.
그리고, 제1 세라믹 그린시트와 제2 세라믹 그린시트는 서로 다른 함량의 바인더를 포함할 수 있다. 그 결과로서 액티브부에 포함된 제1 유전체층(111)의 기공율과, 커버부(112, 113)의 기공율이 서로 상이할 수 있다.
이후, 상기 적층체를 1개의 커패시터에 대응하는 영역마다 절단하여 칩화한 후, 고온에서 소성함으로써, 제1 유전체층(111), 내부 전극(121, 122) 및 유전체 패턴(141, 142)을 포함하는 액티브부와, 제2 유전체층(116)을 포함하는 커버부(112, 113)를 포함하는 바디(110)를 완성한다.
그리고, 바디(110)의 양 측면에 노출된 제1 및 제2 내부 전극(121, 122)의 노출 부분을 덮어 제1 및 제2 내부 전극(121, 122)과 전기적으로 연결될 수 있도록 제1 및 제2 외부전극(131, 132)을 형성할 수 있다.
이때, 제1 및 제2 외부전극(131, 132)의 표면에는 필요 시 니켈(Ni) 또는 주석(Sn) 등으로 도금 처리를 할 수 있다.
도 6의 (a) 및 (b)는 본 발명의 일 실시예에 따른 적층형 전자 부품의 액티브부와 마진부의 경계를 확대하여 촬영한 사진이며, 도 7의 (a) 및 (b)는 종래 적층형 전자 부품의 액티브부와 마진부의 경계를 확대하여 촬영한 사진이다.
즉, 도 6 및 도 7의 각 사진에서, 좌측은 내부 전극이 포함된 액티브부, 우측은 내부 전극이 포함되지 않은 마진부를 나타낸다. 그리고, 중간 지점은 내부 전극의 끝단, 즉 액티브부와 마진부 간의 경계 부분을 나타낸다.
도 6 및 도 7을 함께 참조하면, 도 7에 도시된 종래의 적층형 전자 부품과 대비할 때, 도 6에 도시된 본 발명의 일 실시예에 따른 적층형 전자 부품의 사진에서 기공이 더 많이 관찰되는 것을 확인할 수 있다. 특히, 도 6의 (a) 및 (b)에서는, 좌측의 액티브부보다 우측의 마진부에서 더 많은 기공이 관찰된다.
이는 본 발명의 일 실시예에 따른 바디(110)를 형성하는 단계에서, 마진부에 포함되는 유전체 패턴(141, 142)을 형성하는 유전물질에 다량의 바인더(binder)를 포함시킴에 따른 결과라고 해석된다. 즉, 마진부의 유전체 패턴(141, 142) 및 액티브부의 제1 유전체층(111)은, 이들을 형성하는 단계에서 적용되는 유전물질 및 세라믹 그린시트에 각각 포함되는 바인더(binder)의 함량 차이에 따라 서로 다른 기공율을 갖게 된다고 해석된다. 유전체 패턴(141, 142)을 형성하는 유전물질에 더 많은 바인더가 포함되어 유전체 패턴(141, 142)은 상대적으로 높은 기공율을 가지며, 제1 유전체층(111)은 상대적으로 낮은 기공율을 갖는다.
본 실시예에 따른 적층형 전자 부품(100)은, 이와 같이 유전체 패턴(141, 142)을 형성하는 유전물질에 더 많은 바인더를 포함시킴으로써, 소결 시 유전체 패턴(141, 142)이 제1 유전체층(111)보다 높은 수축률을 갖도록 할 수 있다. 그리고, 전자 부품의 소결 단계에서 발생하는 수축률의 편차를 저감하여, 적층형 전자 부품(100)의 신뢰성을 확보할 수 있다.
아래 표 1은, 도 6에 도시된 본 발명의 일 실시예에 따른 적층형 전자 부품(100)을 제조함에 있어서, 각 구성 부분을 형성하는 물질의 바인더(binder) 함유량에 따른 수축률을 측정하여 나타낸 것이다.
이때, 표 1에 기재된 수축률은 이론 선형 수축률을 계산한 값에 해당한다. 본 명세서에서 이론 선형 수축률이란, 내부에 a의 기공률을 갖는 물체에 대하여 X, Y, Z방향으로 각각 동일하게 등방향 수축이 일어나 해당 물체가 완전 치밀화에 도달하였을 때의 수축률을 의미할 수 있다. 따라서, 이론 선형 수축률은 X, Y, Z방향 중 어느 한 방향에 대한 선형 수축률을 의미할 수 있다.
이러한 정의를 바탕으로, 표 1의 실험 예에 따른 각 물질의 이론 선형 수축률을 아래와 같은 수식을 이용하여 계산하였다.
즉, 각 물질의 기공률을 a라고 할 때, 해당 물질의 이론 선형 수축률(S_linear)(%)은
S_linear = {1-(1-a)(1/3)}*100
으로 계산될 수 있다.
또한 여기서, 제1 유전체층의 바인더 함유량은, 소결 전 제1 유전체층을 형성하는 제1 세라믹 그린시트에서, BaTiO3 등 세라믹 재료를 포함한 전체 부피에 대한 바인더의 부피 비율을 나타낸 것이다. 또한, 내부 전극의 바인더 함유량은, 소결 전 내부 전극 패턴을 형성하는 내부 전극 페이스트에서, Ni 등 도전성 금속을 포함한 전체 부피에 대한 바인더의 부피 비율을 나타낸 것이다. 또한, 제2 유전체층의 바인더 함유량은, 소결 전 제2 유전체층을 형성하는 제2 세라믹 그린시트에서, BaTiO3 등 세라믹 재료를 포함한 전체 부피에 대한 바인더의 부피 비율을 나타낸 것이다. 또한, 유전체 패턴의 바인더 함유량은, 소결 전 유전체 패턴을 형성하는 유전물질에서, BaTiO3 등 세라믹 재료를 포함한 전체 부피에 대한 바인더의 부피 비율을 나타낸 것이다.
바인더 함량 (%) 이론 선형 수축률(%)
제1 유전체층 62.5 27.9
내부 전극 46.8 19.0
제2 유전체층 53.2 22.3
유전체 패턴 50.8 21.1
상기 표 1을 참조하면, 각 구성 부분에 있어서 바인더의 함량이 높을수록, 이론 선형 수축률이 높은 것을 확인할 수 있다. 그리고, 표 1에 기재된 본 발명의 일 실시예에 따른 적층형 전자 부품(100)은, 유전체 패턴(141, 142)의 바인더 함량을 제1 유전체층(111) 및 내부 전극(121, 122)의 바인더 함량의 사이값으로 설정함으로써, 제1 유전체층(111)과 내부 전극(121, 122) 간의 수축률 편차를 저감하는 효과를 나타낼 수 있다. 이에 따라, 액티브부와 마진부 간의 수축률 편차가 저감되고, 적층형 전자 부품(100)의 변형 또는 역결에 따른 신뢰성 저하가 억제되는 효과를 기대할 수 있다.
또한, 제1 유전체층(111)에 포함된 바인더 함량이 내부 전극(121, 122)과 동일한 경우에는, 제1 유전체층(111)과 내부 전극(121, 122) 간의 수축률이 거의 동일하게 되므로, 위 실험 예와 같은 효과를 나타낼 수 있을 것으로 해석된다.
따라서, 본 실시예에 따르면, 제1 세라믹 그린시트에 포함되는 바인더의 부피 분율을 A로, 상기 내부 전극 패턴에 포함되는 바인더의 부피 분율을 B로, 상기 유전물질에 포함되는 바인더의 부피 분율을 C로 정의할 때, A>C≥B를 만족하는 것을 특징으로 할 수 있다.
또한, 표 1에 기재된 본 발명의 일 실시예에 따른 적층형 전자 부품(100)은, 커버부(112, 113)를 형성하는 제2 유전체층(116)의 바인더 함량을 제1 유전체층(111) 및 내부 전극(121, 122)의 바인더 함량의 사이값으로 설정함으로써, 액티브부와 커버부(112, 113) 간의 수축률 편차를 저감하는 효과를 나타낼 수 있다. 이에 따라, 적층형 전자 부품(100)의 불균일한 변형에 따라 커버부(112, 113)가 분리 파손되는 것을 억제되는 효과를 기대할 수 있다.
도 6 및 도 7을 함께 참조하면, 도 6에 도시된 본 발명의 일 실시예에 따른 적층형 전자 부품(100)은, 액티브부에 포함된 유전체 결정립의 평균 크기와 마진부에 포함된 유전체 결정립의 평균 크기의 편차가 상대적으로 작은 것을 확인할 수 있다. 이에 반해, 도 7에 도시된 종래의 적층형 전자 부품은, 액티브부에 포함된 유전체 결정립의 평균 크기와 마진부에 포함된 유전체 결정립의 평균 크기의 편차가 상대적으로 크다.
보다 구체적으로, 각 사진으로부터 각 유전체 결정립의 평균 크기를 측정한 결과, 도 7의 (a)에서 액티브부에 포함된 유전체층의 유전체 결정립의 평균 크기는 0.28μm, 마진부에 배치된 유전체 결정립의 평균 크기는 0.42μm로 나타났다. 또한, 도 7의 (b)에서는 액티브부에 포함된 유전체층의 유전체 결정립의 평균 크기가 0.32μm, 마진부에 배치된 유전체 결정립의 평균 크기는 0.42μm로 나타났다.
즉, 종래의 적층형 전자 부품은, 액티브부에 포함된 유전체층과 마진부의 유전체 결정립의 평균 크기가 100nm 내지 140nm만큼 차이를 보였다.
이와 달리, 도 6의 (a)에서 액티브부에 포함된 제1 유전체층의 유전체 결정립의 평균 크기는 0.27μm, 마진부에 배치된 유전체 결정립의 평균 크기는 0.32μm로 나타났다. 또한, 도 6의 (b)에서는 액티브부에 포함된 제1 유전체층의 유전체 결정립의 평균 크기가 0.31μm, 마진부에 배치된 유전체 결정립의 평균 크기는 0.32μm로 나타났다.
즉, 본 발명의 일 실시예에 따르면, 액티브부에서 내부 전극(121, 122)과 중첩된 영역에 배치된 제1 유전체층(111)의 유전체 결정립의 평균 크기와, 마진부에 배치된 유전체 결정립의 평균 크기는 50nm 이하의 편차를 가질 수 있다.
이와 같이, 액티브부에서 내부 전극(121, 122)과 중첩된 영역에 배치된 제1 유전체층(111)의 유전체 결정립의 평균 크기와, 마진부에 배치된 유전체 결정립의 평균 크기의 편차가 상대적으로 작게 나타남으로써, 내부 전극(121, 122)의 끝단 부위에서 누설 전류가 발생하는 것을 억제할 수 있는 효과가 있다.
도 8은 본 발명의 다른 실시예에 따른 유전체층 및 내부 전극이 적층된 바디를 분해하여 개략적으로 나타낸 분해 사시도이다.
본 실시예에 따른 바디(110-2)는, 복수의 제1 유전체층(111)과, 제1 유전체층(111)을 사이에 두고 교대로 배치되는 복수의 내부 전극(121, 122)을 포함하는 액티브부, 및 그 적층 방향 양 단에 배치되는 커버부(112′, 113′)를 포함한다.
이때, 제1 및 제2 내부 전극(121, 122)이 배치된 각각의 제1 유전체층(111)에는, 유전체 패턴(141, 142)이 형성될 수 있다.
도 8을 참조하면, 본 실시예에 따른 커버부(112′, 113′)는 제1 유전체층(111) 및 제2 유전체층(116a)이 번갈아 배치되어 형성될 수 있다. 예를 들어, 커버부(112′, 113′)는 제1 유전체층(111)과 제2 유전체층(116a)을 번갈아 적층하는 방식으로 형성할 수도 있고, 각각의 제1 유전체층(111)에 제2 유전체층(116a)을 먼저 코팅된 후 이를 적층하는 방식으로 형성할 수도 있다.
여기서, 제1 유전체층(111)은 내부 전극(121, 122)이 형성되는 액티브부에 포함된 제1 유전체층(111)과 동일한 것일 수 있다.
본 실시예에 따라 커버부(112′, 113′)에 포함되는 제2 유전체층(116a)은, 전술한 바와 같이, 유전체 패턴(141, 142)과 동일한 유전체 조성을 가질 수도 있고, 그와 상이한 유전체 조성을 가질 수도 있다. 또한, 제2 유전체층(116a)과 유전체 패턴(141, 142)은 서로 동일한 기공율을 갖거나, 상이한 기공율을 가질 수 있다.
그리고 이때, 제2 유전체층(116a)은 내부 전극(121, 122)과 서로 동일한 기공율을 갖거나, 동일한 수축률을 갖는 등으로, 내부 전극(121, 122)과 일부 또는 전부 성질이 동일하도록 형성될 수 있다.
도 8에 도시된 본 실시예의 경우, 도 4에 도시된 실시예와 달리 서로 다른 제1 및 제2 유전체층(111, 116a)이 번갈아 적층되도록 한다. 이에 따라, 커버부(112, 113)와 액티브부 간에 공통적으로 제1 유전체층(111)을 포함하여, 유전체 결정립의 평균 크기의 편차를 저감할 수 있다. 그리고, 커버부(112, 113)와 액티브부 간의 수축률 편차 또한 더 효과적으로 저감될 수 있다.
도 9는 도 2의 적층형 전자 부품에 대한 변형 예를 나타낸 I-I'선 단면도이고, 도 10은 도 9의 제1 내부 전극에 대한 X-Y 평면 정면도이다.
도 9 및 도 10을 함께 참조하면, 본 변형 예에 따른 적층형 전자 부품(101)은 복수의 제1 유전체층(111)과, 제1 유전체층(111)을 사이에 두고 번갈아 배치되는 복수의 내부 전극(121, 122)을 포함하는 바디(110-3), 및 바디(110-3)의 외부에 배치되며 내부 전극(121, 122)과 연결되는 외부 전극(131, 132)을 포함한다.
여기서, 복수의 내부 전극(121, 122)이 형성되지 않는 마진부에는 유전체 패턴(141a, 141b, 142a, 142b)이 형성될 수 있다. 본 변형 예에 따른 유전체 패턴(141a, 141b, 142a, 142b)은, 제1 내부 전극(121)과 동일한 층에 형성되는 제1 유전체 패턴(141a, 141b) 및 제2 내부 전극(122)과 동일한 층에 형성되는 제2 유전체 패턴(142a, 142b)을 포함할 수 있다.
도 10에 도시된 바와 같이, 제1 유전체 패턴(141a, 141b)은 제1 내부 전극(121)과 중첩되지 않는 주변부(141a) 및 제1 내부 전극(121)과 중첩되는 중첩부(141b)를 포함할 수 있다. 즉, 제1 유전체 패턴(141a, 141b)은 제1 내부 전극(121)과 적층 방향(제1 방향)으로 적어도 일부 영역이 서로 중첩될 수 있다.
마찬가지로, 제2 유전체 패턴(142a, 142b)은 제2 내부 전극(122)과 중첩되지 않는 주변부(142a) 및 제2 내부 전극(122)과 중첩되는 중첩부(142b)를 포함할 수 있다. 즉, 제2 유전체 패턴(142a, 142b)은 제2 내부 전극(122)과 적층 방향(제1 방향)으로 적어도 일부 영역이 서로 중첩될 수 있다.
이와 같이, 본 변형 예에 따른 유전체 패턴(141a, 141b, 142a, 142b)이 내부 전극(121, 122)과 일부 영역에서 중첩되도록 형성됨으로써, 유전체 패턴(141a, 141b, 142a, 142b)을 형성하는 유전물질의 인쇄가 보다 용이할 수 있다.
또한, 이 경우 유전체 패턴(141a, 141b, 142a, 142b)과 내부 전극(121, 122) 간의 접착력이 보다 강화될 수 있다. 그러면, 바디(110-3)의 마진부와 액티브부 간의 접합력 또한 강화될 수 있으므로, 적층형 전자 부품(101)의 내구성 및 신뢰성이 확보될 수 있는 효과가 있다. 즉, 소결에 따른 변형에도 불구하고, 마진부와 액티브부 간의 역결 또는 분리가 일어나지 않도록 억제할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 101: 적층형 커패시터
110, 110-1, 110-2, 110-3: 바디
111: 제1 유전체층
112, 113: 커버부
114, 115: 마진부
116: 제2 유전체층
121, 122: 제1 및 제2 내부 전극
131, 132: 제1 및 제2 외부 전극
141, 142: 유전체 패턴

Claims (15)

  1. 복수의 제1 유전체층과, 내부 전극이 번갈아 배치되는 액티브부, 및 상기 복수의 제1 유전체층이 적층된 방향인 제1 방향으로 상기 액티브부의 양 단에 각각 배치되고 제2 유전체층을 포함하는 커버부를 포함하는 바디; 및
    상기 바디의 외부에 배치되어 상기 내부 전극과 연결되는 외부 전극; 을 포함하고,
    상기 바디는, 상기 내부 전극에서 상기 외부 전극과 접속된 측면을 제외한 나머지 측면을 커버하며 상기 제1 유전체층보다 기공율이 높은 유전체 패턴을 포함하는 마진부를 포함하는
    적층형 전자 부품.
  2. 제1항에 있어서,
    상기 액티브부에 포함된 제1 유전체층의 기공율과 상기 커버부의 기공율은 서로 상이한
    적층형 전자 부품.
  3. 제1항에 있어서,
    상기 커버부는 상기 제2 유전체층이 적층되어 형성되는
    적층형 전자 부품.
  4. 제1항에 있어서,
    상기 커버부는 상기 제1 유전체층 및 상기 제2 유전체층이 번갈아 배치되어 형성되는
    적층형 전자 부품.
  5. 제1항에 있어서,
    상기 유전체 패턴의 유전체 조성과 상기 제2 유전체층의 유전체 조성은 서로 동일한
    적층형 전자 부품.
  6. 제1항에 있어서,
    상기 액티브부에서 상기 내부 전극과 중첩된 영역에 배치된 상기 제1 유전체층의 유전체 결정립의 평균 크기와, 상기 마진부에 배치된 유전체 결정립의 평균 크기는 50nm 이하의 편차를 갖는
    적층형 전자 부품.
  7. 제1항에 있어서,
    상기 유전체 패턴은 상기 내부 전극과 상기 제1 방향으로 적어도 일부 영역이 서로 중첩되는
    적층형 전자 부품.
  8. 제1항에 있어서,
    상기 유전체 패턴의 상기 제1 방향에 대한 평균 높이를 t1으로, 상기 내부 전극의 상기 제1 방향에 대한 평균 높이를 t2로 정의할 때, 상기 t1은 0.3t2≤t1≤0.9t2를 만족하는
    적층형 전자 부품.
  9. 제1항에 있어서,
    상기 바디는,
    상기 제1 방향으로 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 상기 제1 방향에 수직한 제2 방향으로 서로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 상기 제1 및 제2 방향에 수직한 제3 방향으로 서로 대향하는 제5 및 제6 면을 포함하고,
    상기 내부 전극은,
    상기 바디의 제3 면과 접속되며 상기 제4, 제5 및 제6 면과 이격 배치되는 제1 내부 전극과, 상기 제4 면과 접속되며 상기 제3, 제5 및 제6 면과 이격 배치되는 제2 내부 전극을 포함하는
    적층형 전자 부품.
  10. 복수 개의 제1 내부 전극 패턴이 형성된 복수 개의 제1 세라믹 그린시트와 복수 개의 제2 내부 전극 패턴이 형성된 복수 개의 제1 세라믹 그린시트를 마련하는 단계;
    상기 복수의 제1 세라믹 그린시트 각각에 대해, 상기 제1 및 제2 내부 전극 패턴을 제외한 나머지 영역 중 적어도 일부 영역에 유전물질을 마련하는 단계;
    상기 제1 및 제2 내부 전극 패턴이 교차되도록 상기 복수 개의 제1 세라믹 그린시트를 적층하고, 그 적층 방향의 양 단에 제2 세라믹 그린시트를 적층하여 적층 바디를 형성하는 단계; 및
    상기 적층 바디를 소성하여, 제1 유전체층, 내부 전극 및 유전체 패턴을 포함하는 액티브부와, 제2 유전체층을 포함하는 커버부를 포함하는 바디를 마련하는 단계; 를 포함하고,
    상기 유전체 패턴은 상기 제1 유전체층보다 기공율이 높은
    적층형 전자 부품의 제조 방법.
  11. 제10항에 있어서,
    상기 제1 세라믹 그린시트에 포함되는 바인더의 부피 분율을 A로, 상기 내부 전극 패턴에 포함되는 바인더의 부피 분율을 B로, 상기 유전물질에 포함되는 바인더의 부피 분율을 C로 정의할 때, A>C≥B를 만족하는
    적층형 전자 부품의 제조 방법.
  12. 제10항에 있어서,
    상기 액티브부에 포함된 제1 유전체층의 기공율과 상기 커버부의 기공율은 서로 상이한
    적층형 전자 부품의 제조 방법.
  13. 제10항에 있어서,
    상기 제2 세라믹 그린시트의 유전체 조성과 상기 유전물질의 조성은 서로 동일한
    적층형 전자 부품의 제조 방법.
  14. 제10항에 있어서,
    상기 복수의 제1 세라믹 그린시트 각각에 대해, 상기 제1 및 제2 내부 전극 패턴을 제외한 나머지 영역 중 적어도 일부 영역에 유전물질을 마련하는 단계는,
    상기 유전물질을 상기 제1 및 제2 내부 전극 패턴과 일부 영역이 서로 중첩되도록 마련하는 단계를 포함하는
    적층형 전자 부품의 제조 방법.
  15. 제10항에 있어서,
    상기 유전체 패턴의 상기 적층 방향에 대한 평균 높이를 t1으로, 상기 내부 전극의 상기 적층 방향에 대한 평균 높이를 t2로 정의할 때, 상기 t1은 0.3t2≤t1≤0.9t2를 만족하는
    적층형 전자 부품의 제조 방법.
KR1020210000511A 2021-01-04 2021-01-04 적층형 전자 부품 KR20220098620A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210000511A KR20220098620A (ko) 2021-01-04 2021-01-04 적층형 전자 부품
JP2021173139A JP2022105470A (ja) 2021-01-04 2021-10-22 積層型電子部品
US17/512,076 US11894193B2 (en) 2021-01-04 2021-10-27 Multilayer electronic component
CN202210001538.9A CN114724850A (zh) 2021-01-04 2022-01-04 多层电子组件和制造多层电子组件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210000511A KR20220098620A (ko) 2021-01-04 2021-01-04 적층형 전자 부품

Publications (1)

Publication Number Publication Date
KR20220098620A true KR20220098620A (ko) 2022-07-12

Family

ID=82218961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210000511A KR20220098620A (ko) 2021-01-04 2021-01-04 적층형 전자 부품

Country Status (4)

Country Link
US (1) US11894193B2 (ko)
JP (1) JP2022105470A (ko)
KR (1) KR20220098620A (ko)
CN (1) CN114724850A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220098620A (ko) * 2021-01-04 2022-07-12 삼성전기주식회사 적층형 전자 부품
JP2023009743A (ja) * 2021-07-08 2023-01-20 株式会社村田製作所 積層セラミックコンデンサ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190015453A (ko) 2017-04-13 2019-02-13 삼성전기주식회사 적층 세라믹 커패시터 및 그의 실장 기판

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219339A (ja) 1996-02-09 1997-08-19 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法および製造装置
JP4688326B2 (ja) 2001-03-27 2011-05-25 京セラ株式会社 セラミック積層体およびその製法
JP4303020B2 (ja) 2003-03-27 2009-07-29 Ｔｄｋ株式会社 積層部品の製造方法
JP2005072453A (ja) 2003-08-27 2005-03-17 Kyocera Corp セラミック積層体の製法
KR101124091B1 (ko) * 2009-12-10 2012-03-20 삼성전기주식회사 적층 세라믹 커패시터
KR20110065623A (ko) * 2009-12-10 2011-06-16 삼성전기주식회사 적층 세라믹 커패시터
CN102893349B (zh) * 2010-05-21 2016-01-20 株式会社村田制作所 陶瓷体及其制造方法
JP5271377B2 (ja) * 2011-04-18 2013-08-21 太陽誘電株式会社 積層セラミックコンデンサ
KR102000686B1 (ko) 2011-10-21 2019-07-17 삼성전기주식회사 적층 세라믹 전자부품
KR20130049295A (ko) * 2011-11-04 2013-05-14 삼성전기주식회사 적층 세라믹 커패시터
WO2013172213A1 (ja) 2012-05-18 2013-11-21 株式会社村田製作所 インクジェット用インク、印刷方法およびセラミック電子部品
KR101514512B1 (ko) * 2013-04-08 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR102004767B1 (ko) 2013-08-13 2019-07-29 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP6449547B2 (ja) 2014-02-21 2019-01-09 京セラ株式会社 コンデンサ
KR102089699B1 (ko) 2014-05-19 2020-03-16 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
KR102145315B1 (ko) * 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR102149798B1 (ko) 2015-01-27 2020-09-01 삼성전기주식회사 적층 세라믹 전자 제품 및 그 제조 방법
JP6216085B2 (ja) * 2015-01-29 2017-10-18 京セラ株式会社 コンデンサおよびモジュール
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6416744B2 (ja) * 2015-12-15 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US10020117B2 (en) * 2016-02-18 2018-07-10 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same
JP7044465B2 (ja) * 2016-12-26 2022-03-30 太陽誘電株式会社 積層セラミックコンデンサ
JP2018139253A (ja) * 2017-02-24 2018-09-06 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6933326B2 (ja) * 2017-03-08 2021-09-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6955363B2 (ja) * 2017-04-17 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7044534B2 (ja) * 2017-12-11 2022-03-30 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7109933B2 (ja) * 2018-02-09 2022-08-01 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7262181B2 (ja) * 2018-05-17 2023-04-21 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7103904B2 (ja) * 2018-09-26 2022-07-20 太陽誘電株式会社 積層セラミック電子部品
KR20190121225A (ko) 2018-11-23 2019-10-25 삼성전기주식회사 커패시터 부품
KR20190116119A (ko) * 2019-07-01 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102262902B1 (ko) * 2019-08-23 2021-06-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102283078B1 (ko) * 2019-09-10 2021-07-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20210067334A (ko) * 2019-11-29 2021-06-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20220096546A (ko) * 2020-12-31 2022-07-07 삼성전기주식회사 적층형 전자 부품
KR20220098620A (ko) * 2021-01-04 2022-07-12 삼성전기주식회사 적층형 전자 부품

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190015453A (ko) 2017-04-13 2019-02-13 삼성전기주식회사 적층 세라믹 커패시터 및 그의 실장 기판

Also Published As

Publication number Publication date
US11894193B2 (en) 2024-02-06
CN114724850A (zh) 2022-07-08
US20220216008A1 (en) 2022-07-07
JP2022105470A (ja) 2022-07-14

Similar Documents

Publication Publication Date Title
KR102137783B1 (ko) 세라믹 전자 부품
KR20230093188A (ko) 적층형 커패시터, 그 실장 기판 및 적층형 커패시터의 제조방법
KR102029529B1 (ko) 적층 세라믹 커패시터
KR20170098560A (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR20190121149A (ko) 적층 세라믹 전자부품
US8964355B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
KR102191251B1 (ko) 적층 세라믹 전자부품
KR20220084656A (ko) 적층형 전자 부품
KR20190114165A (ko) 적층형 커패시터
US11145465B2 (en) Capacitor component
KR20230040972A (ko) 적층 세라믹 커패시터 및 그 제조 방법
US11894193B2 (en) Multilayer electronic component
US9336950B2 (en) Multilayer ceramic capacitor having electrode lead outs that are overlapped and have curved surfaces, and method of manufacturing the same
KR20190121213A (ko) 세라믹 전자 부품
US20220208462A1 (en) Multilayer electronic component
KR20200062749A (ko) 커패시터 부품
US20140126109A1 (en) Multilayer ceramic electronic component and fabricating method thereof
KR102057904B1 (ko) 커패시터 부품
JP2022105266A (ja) 積層型電子部品
KR101462785B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR20190116171A (ko) 적층형 전자 부품
KR20190121228A (ko) 적층 세라믹 전자부품
KR102426209B1 (ko) 적층 세라믹 전자부품
KR102449365B1 (ko) 세라믹 전자 부품
KR20190121186A (ko) 적층 세라믹 전자부품