JP7109933B2 - 積層セラミック電子部品及びその製造方法 - Google Patents

積層セラミック電子部品及びその製造方法 Download PDF

Info

Publication number
JP7109933B2
JP7109933B2 JP2018021758A JP2018021758A JP7109933B2 JP 7109933 B2 JP7109933 B2 JP 7109933B2 JP 2018021758 A JP2018021758 A JP 2018021758A JP 2018021758 A JP2018021758 A JP 2018021758A JP 7109933 B2 JP7109933 B2 JP 7109933B2
Authority
JP
Japan
Prior art keywords
ceramic
boron
side margin
region
atm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018021758A
Other languages
English (en)
Other versions
JP2019140224A (ja
Inventor
大輔 坂手
高太郎 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018021758A priority Critical patent/JP7109933B2/ja
Priority to US16/270,230 priority patent/US10903008B2/en
Publication of JP2019140224A publication Critical patent/JP2019140224A/ja
Application granted granted Critical
Publication of JP7109933B2 publication Critical patent/JP7109933B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • B32B38/1808—Handling of layers or the laminate characterised by the laying up of the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/204—Di-electric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B32B2315/02—Ceramics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/16—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Description

本発明は、サイドマージン部が後付けされる積層セラミック電子部品及びその製造方法に関する。
代表的な積層セラミック電子部品に積層セラミックコンデンサがある。近年、電子機器の小型化及び高性能化に伴い、積層セラミックコンデンサに対する大容量化等の要望がますます強くなってきている。
特許文献１には、内部電極を側面に露出させた積層チップに、内部電極の周囲の絶縁性を確保するためのサイドマージン部を後付けする技術が開示されている。当該技術は、サイドマージン部を薄く作製できるため、内部電極の交差面積を広く確保でき、積層セラミックコンデンサの大容量化に寄与する。
その一方で、セラミック素体を焼成する際、セラミック素体の表面に近い部分（表層部）に配置されたセラミック層は過焼結になりやすい（特許文献２を参照。）。過焼結が起こると、内部電極の球状化・分断化による短絡や、絶縁性の低下が生じる。
特開２０１２－２０９５３９号公報 特開２０１４－１４３３９２号公報
ホウ素（Ｂ）をセラミック層に添加することで、当該セラミック層の緻密化を促進（即ち、焼結温度を低温化）する効果があることが知られている。しかしながら、上述のような過焼結による内部電極の球状化・分断化を促進しやすいというデメリットもある。
以上のような事情に鑑み、本発明の目的は、過焼結が抑制された緻密なセラミック層を有する積層セラミック電子部品及び製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品は、積層体と、サイドマージン部とを具備する。積層体は、第１方向に積層され、ホウ素（Ｂ）を含む複数のセラミック層と、上記複数のセラミック層の間に配置された複数の内部電極と、を有する容量形成部と、上記容量形成部を上記第１方向から覆うカバー部と、上記第１方向と直交する第２方向を向いた側面とを有する。
上記サイドマージン部は、上記側面を上記第２方向から覆い、上記複数のセラミック層よりもホウ素濃度が低い。
上記構成によれば、内部電極の第２方向端部付近の過焼結による球状化・分断化を抑制することができ、かつ、容量形成部に配置されたセラミック層を緻密化することができる。これにより、積層セラミック電子部品の内部電極間の短絡不良や絶縁抵抗（ＩＲ：Insulation Resistance）不良を低減することができる。
上記容量形成部は、上記第２方向の中央部に配置された第１領域と、上記第１領域と上記サイドマージン部との間に配置され、上記複数のセラミック層のホウ素濃度が上記第１領域よりも低く上記サイドマージン部よりも高い第２領域と、を含んでいてもよい。
上記第２領域に配置された上記複数のセラミック層は、上記第１領域側から上記サイドマージン側にかけてホウ素濃度が漸減していてもよい。
上記構成によれば、過焼結を抑制する領域を、表層部の特に過焼結を生じやすい部分のみとすることができる。また、これにより、第１領域側の第２領域においても、ホウ素によるセラミックスの緻密化促進効果を得ることができる。
本発明の一形態に係る積層セラミック電子部品の製造方法では、第１方向に積層され、ホウ素（Ｂ）を含む複数のセラミック層と、上記複数のセラミック層の間に配置された複数の内部電極と、を有する容量形成部と、上記容量形成部を上記第１方向から覆うカバー部と、上記第１方向と直交する第２方向を向いた側面と、を有する積層体を作製する。
上記複数のセラミック層よりもホウ素濃度が低いサイドマージン部で、上記側面を上記第２方向から被覆することにより、未焼成のセラミック素体を作製する。
上記未焼成のセラミック素体を焼成する。
上記構成では、複数のセラミック層のホウ素濃度よりも、サイドマージン部のホウ素濃度の方が低濃度となっている。未焼成のセラミック素体を焼成することにより、セラミック層からサイドマージン部へとホウ素が拡散し、サイドマージン部側のセラミックス層はホウ素濃度が低下する。そして、内部電極の第２方向端部付近（表層部）にホウ素濃度の低いセラミックス及びサイドマージン部が配置される。これにより、表層部に配置された内部電極の過焼結による球状化・分断化を抑制することができ、かつ、第２方向中央部のセラミック層は緻密化が促進されることから、低温焼成が可能となる。よって、上記製造方法によれば、内部電極間の短絡不良やＩＲ不良が低減された、大容量を有する積層セラミック電子部品を製造することが可能となる。
上記複数のセラミック層及び上記サイドマージン部は、一般式ＡＢＯ３で表されるペロブスカイト構造を主相とするセラミック材料を主成分としてもよい。上記セラミック材料のＢサイトの元素濃度を１００ａｔｍ％としたときに、上記複数のセラミック層のホウ素濃度が０．０５ａｔｍ％以上１．５０ａｔｍ％以下であり、上記サイドマージン部のホウ素濃度が上記複数のセラミック層のホウ素濃度の５０％以下であってもよい。
上記構成によれば、セラミック層を緻密化し、かつ、表層部の過焼結をより抑制することができる。これにより、セラミック電子部品の低温焼成を可能にしつつＩＲ不良率をより低減することが可能となる。
以上述べたように、本発明によれば、過焼結が抑制された緻密なセラミック層を有する積層セラミック電子部品及び製造方法を提供することができる。
本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図１のＡ－Ａ'線に沿った斜視図である。 上記積層セラミックコンデンサの図１のＢ－Ｂ'線に沿った断面図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す模式図である。 上記積層セラミックコンデンサの製造過程を示す模式図である。 上記積層セラミックコンデンサの製造過程を示す模式図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す図であり、図９のＣ－Ｃ'線に沿った断面図である。 上記積層セラミックコンデンサの製造過程を示す図であり、図１０の領域Ｐを拡大して示す断面図である。 本発明の第１実施形態に係る上記積層セラミックコンデンサへのＬＡ－ＩＣＰ－ＭＳによるレーザ照射方法を示す断面図である。 上記積層セラミックコンデンサのセラミック層及びサイドマージン部のＹ軸方向のホウ素濃度を示すグラフである。 本発明の第２実施形態に係る積層セラミックコンデンサの断面図である。 上記積層セラミックコンデンサの製造過程を示す分解斜視図である。 上記積層セラミックコンデンサの製造過程を示す図であり、図１５のＤ－Ｄ'線に沿った断面図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
＜第１実施形態＞
［積層セラミックコンデンサ１０の全体構成］
図１～３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図２は、積層セラミックコンデンサ１０の図１のＡ－Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ－Ｂ'線に沿った断面図である。なお、図１は、本発明の第２実施形態に係る積層セラミックコンデンサ２０を示す図でもある。
積層セラミックコンデンサ１０は、セラミック素体１１と、第１外部電極１４と、第２外部電極１５と、を備える。セラミック素体１１は、典型的には、Ｘ軸方向を向いた２つの端面と、Ｙ軸方向を向いた２つの側面と、Ｚ軸方向を向いた２つの主面と、を有する。なお、セラミック素体１１の形状はこのような形状に限定されない。例えば、セラミック素体１１の各面は曲面であってもよく、セラミック素体１１は全体として丸みを帯びた形状であってもよい。
外部電極１４，１５は、セラミック素体１１の端面を覆い、セラミック素体１１を挟んでＸ軸方向に対向している。外部電極１４，１５は、セラミック素体１１の端面から主面及び側面に延出している。これにより、外部電極１４，１５では、Ｘ－Ｚ平面に平行な断面、及びＸ－Ｙ平面に平行な断面がいずれもＵ字状となっている。なお、外部電極１４，１５の形状は、図１に示すものに限定されない。
外部電極１４，１５は、電気の良導体により形成されている。外部電極１４，１５を形成する電気の良導体としては、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属又は合金が挙げられる。
セラミック素体１１は、誘電体セラミックスで形成され、積層体１６と、サイドマージン部１７と、を有する。積層体１６は、Ｘ軸方向を向いた２つの端面と、Ｙ軸方向を向いた２つの側面Ｓと、Ｚ軸方向を向いた２つの主面と、を有し、Ｘ－Ｙ平面に沿って延びる平板状の複数のセラミック層がＺ軸方向に積層された構成を有する。サイドマージン部１７は、積層体１６の両側面Ｓに形成されている。
積層体１６は、容量形成部１８と、カバー部１９と、を有する。容量形成部１８は、誘電体セラミックスに覆われた第１内部電極１２及び第２内部電極１３を有し、Ｚ軸方向上下からカバー部１９に被覆されている。また、容量形成部１８は、Ｙ軸方向の中央部に配置された第１領域１８ａと、第１領域１８ａとサイドマージン部１７との間に配置された第２領域１８ｂとを含む。なお、容量形成部１８及びサイドマージン部１７の詳細な構成については、後述の「容量形成部１８及びサイドマージン部１７の詳細構成」にて説明する。
内部電極１２，１３は、いずれもＸ－Ｙ平面に沿って延びるシート状であり、Ｚ軸方向に沿って交互に配置されている。つまり、内部電極１２，１３は、セラミック層を挟んでＺ軸方向に対向している。第１内部電極１２は、セラミック素体１１の一方の端面に引き出され、第１外部電極１４に接続されている。第２内部電極１３は、セラミック素体１１の他方の端面に引き出され、第２外部電極１５に接続されている。
一方の端面側の第１内部電極１２間のセラミック層は、第２内部電極１３と第１外部電極１４との絶縁性を確保するエンドマージンとして機能する。同様に、他方の端面側の第２内部電極１３間のセラミック層は、第１内部電極１２と第２外部電極１５との絶縁性を確保するエンドマージンとして機能する。
このような構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が蓄えられる。
また、容量形成部１８では、外部電極１４，１５が設けられたＸ軸方向両端面以外の面がサイドマージン部１７及びカバー部１９によって覆われている。したがって、容量形成部１８では、サイドマージン部１７及びカバー部１９によってその周囲が保護され、内部電極１２，１３の絶縁性が確保される。
セラミック素体１１では、内部電極１２，１３間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが主成分として用いられる。本実施形態では、一般式ＡＢＯ３で表されるペロブスカイト構造の誘電体セラミックスを主成分とすることが好ましい。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。
なお、セラミック層の主成分は、チタン酸ストロンチウム（ＳｒＴｉＯ３）系、チタン酸カルシウム（ＣａＴｉＯ３）系、チタン酸マグネシウム（ＭｇＴｉＯ３）系、ジルコン酸カルシウム（ＣａＺｒＯ３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ３）系、ジルコン酸バリウム（ＢａＺｒＯ３）系、酸化チタン（ＴｉＯ２）系等で構成してもよい。
また、セラミック層は上記の主成分の他に、副成分としてホウ素（Ｂ）を含む。その他に、バナジウム（Ｖ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ケイ素（Ｓｉ）、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）、希土類元素（イットリウム（Ｙ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ））等を副成分として含んでもよく、その種類は上記に限定されない。
サイドマージン部１７は、セラミック層と同様の誘電体セラミックスが主成分として用いられる。サイドマージン部１７に含まれるホウ素濃度は、セラミック層に含まれるホウ素濃度よりも低く、その濃度は０％でもよい。なお、サイドマージン部１７は、セラミック層と同様に、ホウ素以外にも上記の各副成分を含んでもよい。
内部電極１２，１３は、電気の良導体により形成されている。内部電極１２，１３を形成する電気の良導体としては、典型的にはニッケル（Ｎｉ）が挙げられ、この他にも銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）等を主成分とする金属又は合金が挙げられる。
なお、本実施形態に係る積層セラミックコンデンサ１０は、積層体１６及びサイドマージン部１７を備えていればよく、その他の構成について適宜変更可能である。例えば、第１及び第２内部電極１２，１３の枚数は、積層セラミックコンデンサ１０に求められるサイズや性能に応じて、適宜決定可能である。
［容量形成部１８及びサイドマージン部１７の詳細構成］
図３に示すように、積層セラミックコンデンサ１０では、容量形成部１８を、第１領域１８ａと第２領域１８ｂとに区分することができる。第１領域１８ａは、Ｙ軸方向中央部に配置されている。第２領域１８ｂは、第１領域１８ａとＹ軸方向両側のサイドマージン部１７との間にそれぞれ配置されている。
第１領域１８ａに配置されたセラミック層のホウ素濃度は、第２領域１８ｂに配置されたセラミック層よりも高い。また、第２領域１８ｂに配置されたセラミック層のホウ素濃度は、第１領域１８ａに配置されたセラミック層よりも低く、サイドマージン部１７より高い。つまり、これら３つの領域のセラミック部材のホウ素濃度は、セラミック素体１１のＹ軸方向中央部から外側へ向かうほど低くなっている。また、サイドマージン部１７にはホウ素が含まれていなくてもよい。
これにより、第１領域１８ａに配置されたセラミックス層は、ホウ素により緻密化が促進される。よって、積層セラミックコンデンサ１０は、高温加速寿命に優れ、かつ、低温での焼成が可能となっている。
その一方で、第２領域１８ｂに配置されたセラミックス層及びサイドマージン部１７は、ホウ素濃度が低いために焼結の進行が起きにくくなる。これにより、表層部の過焼結を抑制し、内部電極１２，１３のＹ軸方向端部の球状化・分断化を抑制することができる。よって、積層セラミックコンデンサ１０では、内部電極間の短絡不良やＩＲ不良が低減される。
また、第２領域１８ｂに配置されたセラミック層は、第１領域１８ａ側からサイドマージン部１７側にかけて、ホウ素濃度が漸減するような濃度勾配を有していてもよい。これにより、過焼結を抑制する領域を、表層部の特に過焼結を生じやすい部分のみとすることができる。また、これにより、第１領域１８ａ側の第２領域１８ｂにおいてもホウ素によるセラミックスの緻密化促進効果を得ることができる。
また、図３に示すように、第２領域１８ｂの内部電極１２，１３の間に配置された複数のセラミック層のＹ軸方向の幅の寸法Ｄは、例えば、１μｍ以上とすることが好ましく、セラミック素体１１のＹ軸方向の寸法の２０％以下とすることが好ましい。寸法Ｄを１μｍ以上とすることで、表層部の過焼結をより抑制することができる。また、寸法Ｄをセラミック素体１１のＹ軸方向の寸法の２０％以下とすることで、交差面積を確保し大容量とすることができる。
［積層セラミックコンデンサ１０の製造方法］
図４は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図５～１１は積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図４に沿って、図５～１１を適宜参照しながら説明する。
（ステップＳ０１：積層体準備）
ステップＳ０１では、図５に示す積層体１１６を準備する。積層体１１６は、内部電極１１２，１１３が適宜パターニングされた、ホウ素を含む複数の未焼成の誘電体グリーンシートが積層されて構成されている。これにより、積層体１１６には、内部電極１１２，１１３の間に配置されたホウ素を含む複数の未焼成のセラミック層を有する未焼成の容量形成部１１８と、カバー部１１９とが形成されている。
（ステップＳ０２：サイドマージン部形成）
ステップＳ０２では、ステップＳ０１で準備された積層体１１６の側面Ｓに未焼成のサイドマージン部１１７を設けることにより、未焼成のセラミック素体１１１を作製する。以下、積層体１１６の側面Ｓに未焼成のサイドマージン部１１７を設ける方法の一例について説明する。
まず、図６に示すように、テープＴで一方の側面Ｓを保持した積層体１１６の他方の側面Ｓを、平板状の弾性体４００の上に配置された、ホウ素を含むサイドマージンシート１１７ｓに対向させる。サイドマージンシート１１７ｓのホウ素濃度は、積層体１１６の内部電極１１２，１１３の間に配置された複数の未焼成のセラミック層よりも低い。また、サイドマージンシート１１７ｓは、未焼成のサイドマージン部１１７を形成するための大判の誘電体グリーンシートとして構成される。
サイドマージンシート１１７ｓの厚みによって、図２，３に示す積層セラミックコンデンサ１０のサイドマージン部１７のＹ軸方向の厚みを調整可能である。サイドマージンシート１１７ｓは、例えば、ロールコーターやドクターブレードを用いてシート状に成形することにより、厚みを正確に制御可能である。
次に、図７に示すように、積層体１１６の側面Ｓをサイドマージンシート１１７ｓに押し付け、積層体１１６をサイドマージンシート１１７ｓとともに弾性体４００に沈みこませる。このとき、サイドマージンシート１１７ｓは、弾性体４００から加わるせん断力によって、積層体１１６に押圧された領域のみが切り離される。
そして、図８に示すように、積層体１１６を弾性体４００から離間するように移動させると、サイドマージンシート１１７ｓにおける積層体１１６の側面Ｓに貼り付いた部分のみが弾性体４００から離間する。これにより、積層体１１６の側面Ｓにサイドマージン部１１７が形成される。
続いて、図８に示す積層体１１６を別のテープＴに張り替えることにより、積層体１１６のＹ軸方向の向きを反転させる。そして、サイドマージン部１１７が形成されていない積層体１１６の反対側の側面Ｓにも、上記と同様の要領でサイドマージン部１１７を形成する。
これにより、図９に示すように、積層体１１６の両側面Ｓに、サイドマージン部１１７が形成された未焼成のセラミック素体１１１が得られる。サイドマージン部１１７は、積層体１１６の内部電極１１２，１１３の間に配置された複数の未焼成のセラミック層よりもホウ素濃度が低い。未焼成のセラミック素体１１１では、内部電極１１２，１１３が露出した積層体１１６の側面Ｓがサイドマージン部１１７によって覆われている。
本実施形態では、容量形成部１１８に配置された複数のセラミック層及びサイドマージン部１１７の主成分を、一般式ＡＢＯ３で表されるペロブスカイト構造を主相とするセラミック材料とし、当該主成分のＢサイトの元素濃度を１００ａｔｍ％としたときに、セラミック層のホウ素濃度が０．０５ａｔｍ％以上１．５０ａｔｍ％以下であり、かつサイドマージン部１１７のホウ素濃度が複数のセラミック層のホウ素濃度の５０％以下とすることが好ましい。この際、サイドマージン部１１７はホウ素を含まなくてもよい。この条件を満たすことにより、セラミック層を緻密化し、かつ、表層部の過焼結をより抑制することができる。これにより、積層セラミックコンデンサ１０の低温焼成を可能にしつつ、ＩＲ不良率をより低減することが可能となる。
なお、積層体１１６の側面Ｓにサイドマージン部１１７を形成する方法は、上記のサイドマージンシート１１７ｓを打ち抜く方法に限定されない。例えば、予め切断されているサイドマージンシート１１７ｓを積層体１１６の側面Ｓに貼り付けることによって、サイドマージン部１１７を形成してもよい。
また、積層体１１６の側面Ｓにサイドマージン部１１７を形成する方法は、ディップ法であってもよい。ディップ法では、積層体１１６の側面Ｓをセラミックスラリーに浸漬させ、引き上げる。これにより、積層体１１６の側面Ｓにセラミックスラリーが付着することによりサイドマージン部１１７が形成される。
（ステップＳ０３：焼成）
ステップＳ０３では、ステップＳ０２で得られた未焼成のセラミック素体１１１を焼成することにより、図１～３に示す積層セラミックコンデンサ１０のセラミック素体１１を作製する。つまり、ステップＳ０３によって、積層体１１６が積層体１６になり、サイドマージン部１１７がサイドマージン部１７になる。
図１０は、未焼成のセラミック素体１１１の図９のＣ－Ｃ'線に沿った断面図である。図１０には、容量形成部１１８とともに、焼成中の第１領域１１８ａ及び焼成中の第２領域１１８ｂも示している。よって、図１０は、焼成中の未焼成のセラミック素体１１１の断面図でもある。また、図１１は、図１０の領域Ｐを拡大した断面図である。
容量形成部１１８では、焼成中に上記のように第１領域１１８ａ及び第２領域１１８ｂが形成される。これは、焼成によって、容量形成部１１８に配置されたセラミック層に含まれるホウ素が、ホウ素濃度の低いサイドマージン部１１７へと拡散するからである。具体的には、容量形成部１１８のＹ軸方向中央部のホウ素濃度の高い第１領域１１８ａと、第１領域１１８ａとサイドマージン部１１７との間に形成され、第１領域よりもホウ素濃度が低くサイドマージン部１１７よりもホウ素濃度が高い第２領域１８ｂと、が形成される。
このように、本製造方法では、焼成によって未焼成のセラミック素体１１１のＹ軸方向中央部とＹ軸方向外側部とでホウ素濃度を変化させている。これは、以下に示す問題点を解決するためである。
上述のように、誘電体セラミックスにホウ素を添加することで、焼成時にセラミックスの緻密化を促進させ、これにより低温での焼成が可能となることが知られている。また、一般に、積層セラミックコンデンサの製造において、未焼成のセラミック素体を焼成すると、未焼成のセラミック素体の表層部は、中央部よりも長時間高温にさらされる。このため、未焼成のセラミック素体の表層部は過焼結が発生することがある。即ち、ホウ素が添加されたセラミックス素体では、中央部のセラミックスはホウ素により緻密化されるが、表層部のセラミックスはホウ素により過焼結が発生し易くなるというデメリットが生じる。
内部電極の間に配置されたセラミック層に過焼結が生じると、セラミック粒子が過度に粒成長し、内部電極が分断化される。これにより、融液となっている内部電極が球形化すると、Ｚ軸方向上下の内部電極が接近し絶縁性の低下が起こる。また、内部電極の形状が変化するため、交差面積が減少し静電容量の低下が起こる。
本製造方法では、図１０，１１に示すように、内部電極１１２，１１３のＹ軸方向端部付近（表層部）には、ホウ素濃度の低い第２領域１１８ｂのセラミック層及びサイドマージン部１１７が配置される。これにより、表層部に配置された内部電極１１２，１１３の過焼結による球状化・分断化を抑制することができ、かつ、第１領域１１８ａのセラミック層は高ホウ素濃度となることにより緻密化が促進されることから低温焼成が可能となる。よって、内部電極１２，１３間の短絡不良やＩＲ不良が低減された、大容量を有する積層セラミックコンデンサ１０を製造することが可能となる。
ステップＳ０３における焼成温度は、セラミック素体１１１の焼結温度に基づいて決定することができる。本実施形態では、容量形成部１１８に配置されたセラミック層がホウ素を含むため、ホウ素がセラミック層の緻密化を促進させる。そのため、例えば、チタン酸バリウム（ＢａＴｉＯ３）系材料を用いる場合には、焼成温度は１０００～１２００℃程度の低温で焼成することが可能となる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
（ステップＳ０４：外部電極形成）
ステップＳ０４では、ステップＳ０３で得られたセラミック素体１１のＸ軸方向両端部に外部電極１４，１５を形成することにより、図１，３に示す積層セラミックコンデンサ１０を作製する。ステップＳ０４における外部電極１４，１５の形成方法は、公知の方法から任意に選択可能である。
また、外部電極１４，１５は、未焼成のセラミック素体１１１と同時焼成してもよい。即ち、ステップＳ０２の後に未焼成のセラミック素体１１１のＸ軸方向両端部に未焼成の外部電極を形成し、ステップＳ０３で未焼成のセラミック素体１１１と同時に焼成することで外部電極１４，１５を形成することも可能である。
以上の製造方法により、積層セラミックコンデンサ１０が作製される。
［実施例］
（積層セラミックコンデンサ１０の作製）
第１実施形態の実施例として、上記製造方法を用いて実施例１～１２のサンプルをそれぞれ１０００個ずつ作製した。また、比較例として、比較例１～７に係る積層セラミックコンデンサ１０のサンプルを、上記の製造方法を用いて、それぞれ１０００個ずつ作製した。
上記各サンプルでは、Ｘ軸方向の寸法を１１００μｍ、Ｙ軸方向の寸法を６００μｍ及びＺ軸方向の寸法を６００μｍとした。また、焼成温度は、１０００～１２００℃の範囲で、焼成後にサイドマージン部１７のポア率が５％以下となる温度を選択することとした。ここで、ポア率は、サイドマージン部１７の断面を撮像した画像におけるポアの面積の割合と規定される。
実施例１～１２及び比較例１～７に係るサンプルでは、ステップＳ０１（積層体準備）において準備される容量形成部１１８に配置された、複数の未焼成のセラミック層のホウ素添加濃度が異なる。これに加えて、ステップＳ０２（サイドマージン部形成）において形成される、サイドマージン部１１７のホウ素添加濃度が異なる。
上記各実施例及び比較例のその他の構成及び製造条件は共通であるが、未焼成のセラミック層、サイドマージン部１１７及びカバー部１１９に用いられたセラミック材料の主成分は、チタン酸バリウム（ＢａＴｉＯ３）とした。以下、セラミック層及びサイドマージン部１１７のホウ素添加濃度は、それぞれの主成分であるチタン酸バリウム（ＢａＴｉＯ３）に含まれるチタン（Ｔｉ）を１００ａｔｍ％としたときの、ホウ素添加濃度［ａｔｍ％］とする。
具体的に、各サンプルにおけるセラミック層のホウ素添加濃度［ａｔｍ％］は、実施例１～１２においてそれぞれ、０．０５０ａｔｍ％、０．０５０ａｔｍ％、０．１００ａｔｍ％、０．１００ａｔｍ％、０．５００ａｔｍ％、０．５００ａｔｍ％、１．０００ａｔｍ％、１．０００ａｔｍ％、１．５００ａｔｍ％、１．５００ａｔｍ％、２．０００ａｔｍ％、２．０００ａｔｍ％とし、比較例１～７においてそれぞれ、０．０００ａｔｍ％、０．０５ａｔｍ％、０．１００ａｔｍ％、０．５００ａｔｍ％、１．０００ａｔｍ％、１．５００ａｔｍ％、２．０００ａｔｍ％とした。
また、具体的に、各サンプルにおけるサイドマージン部１１７のホウ素添加濃度［ａｔｍ％］は、実施例１～１２においてそれぞれ、０．０００ａｔｍ％、０．０２５ａｔｍ％、０．０００ａｔｍ％、０．０５０ａｔｍ％、０．０００ａｔｍ％、０．２００ａｔｍ％、０．０００ａｔｍ％、０．５００ａｔｍ％、０．０００ａｔｍ％、１．０００ａｔｍ％、０．０００ａｔｍ％、１．０００ａｔｍ％とし、比較例１～７においてそれぞれ、０．０００ａｔｍ％、０．０５０ａｔｍ％、０．１００ａｔｍ％、０．５００ａｔｍ％、１．０００ａｔｍ％、１．５００ａｔｍ％、２．０００ａｔｍ％とした。
（ＬＡ－ＩＣＰ－ＭＳによるホウ素濃度分布測定）
次に、作製された積層セラミックコンデンサ１０におけるホウ素濃度分布が、上記実施形態にて説明したホウ素濃度分布と一致することを確認するため、ＬＡ－ＩＣＰ－ＭＳ（レーザアブレーションＩＣＰ質量分析）により、積層セラミックコンデンサ１０のセラミック素体１１のＹ軸方向に沿ったホウ素濃度分布を測定した。
ホウ素濃度分布測定には、実施例３のサンプルを用いた。まず、実施例３のサンプルのセラミック素体１１を、Ｘ－Ｙ平面に沿って切断し、当該切断面が正面（Ｘ軸方向）を向いた測定用サンプルを作製した。
次に、図１２に示すように、測定用サンプルの上記切断面にレーザ光を複数回スポット照射することで、複数の照射スポットＬを生じさせた。そして、照射スポットＬから揮発した微粒子の元素組成をＬＡ－ＩＣＰ－ＭＳにより分析した。
レーザ光の照射方法としては、セラミック素体１１の一方の側面側のサイドマージン部１７から、一方の側面側の第２領域１８ｂのセラミック層、第１領域１８ａのセラミック層、他方の側面側の第２領域１８ｂのセラミック層、他方の側面側のサイドマージン部１７までを、Ｙ軸方向に沿って横断するように複数箇所にスポット照射し、直径１０μｍ、スポット間隔２０μｍの照射スポットＬを生じさせた。
レーザ光の照射条件としては、各照射スポットＬにて、エネルギーを１１～１２Ｊ／ｃｍ２、周波数を１０Ｈｚとし、レーザ照射時間を１５秒間とした。
図１３は、各照射スポットＬより揮発した微粒子中からカウントしたホウ素原子数（縦軸）と、セラミック素体１１のＹ軸方向の距離（横軸）との関係を示すグラフである。言い換えれば、積層セラミックコンデンサ１０のセラミック素体１１のＹ軸方向に沿ったホウ素濃度分布を示すグラフである。
図１３より、両側面のサイドマージン部１７ではホウ素原子数が少なく、容量形成部１８のＹ軸方向内部に進むに従ってホウ素原子が増加していることが分かる。側面Ｓから約５０μｍ程度まではホウ素原子数が漸増しており、サイドマージン部１７よりもホウ素原子数が多く、Ｙ軸方向中央部の約５０μｍ～約５５０μｍの領域よりも原子数が少ない。これより、当該領域が第２領域１８ｂであることが確認された。Ｙ軸方向中央部の約５０μｍ～約５５０μｍの領域では、ホウ素原子数が約２００個前後程度に安定しており、この領域が第１領域１８ａであることが確認された。
これにより、実際に作製された積層セラミックコンデンサ１０のセラミック素体１１のＹ軸方向に沿ったホウ素濃度分布が、上記実施形態にて説明したホウ素濃度分布と一致していることが確認された。
なお、各照射スポットＬから揮発した微粒子中のホウ素原子のカウント方法としては、ＬＡ－ＩＣＰ－ＭＳにより、天然のホウ素の約８０％を占めるホウ素１１（１１Ｂ）をカウントし、これより天然に存在する全同位体を含めたホウ素原子数を算出する方法を用いた。
（積層セラミックコンデンサ１０の高温加速寿命及び絶縁抵抗評価）
実施例１～１２及び比較例１～７に係る積層セラミックコンデンサ１０の各サンプルについて、高温加速寿命及び絶縁抵抗評価を行った。具体的に、実施例１～１２における高温加速寿命評価としては、各サンプル５０個を、温度１５０℃、５０Ｖ／μｍの電圧を印加した状態で１００分以上保持し、５０％故障率が１００分以上であれば「Ａ」、１００分未満であれば「Ｃ」と評価した。なお、「Ａ」と評価されたサンプルは製品として好ましい品質を有する。一方、「Ｃ」と評価されたサンプルは品質が悪く、製品として利用することはできない。
また、具体的に、実施例１～１２及び比較例１～７における絶縁抵抗評価としては、各サンプル１０００個に対して、４Ｖの直流電圧を印加し、その抵抗率が１ＭΩ以下のサンプル発生率（ＩＲ不良率）が０．５％未満であれば「Ａ」、０．５％以上１．０％未満であれば「Ｂ」、１．０％以上であれば「Ｃ」と評価した。なお、「Ｂ」と評価されたサンプルは製品として好ましい品質を有し、「Ａ」と評価されたサンプルはより好ましい品質を有する。一方、「Ｃ」と評価されたサンプルは品質が悪く、製品として利用することはできない。
表１に、積層セラミックコンデンサ１０の各実施例及び比較例のサンプルにおけるセラミック層のホウ素添加濃度［ａｔｍ％］を（Ｘ）、サイドマージン部１１７のホウ素添加濃度［ａｔｍ％］を（Ｙ）とし、セラミック層とサイドマージン部１１７とのホウ素添加濃度比を、Ｂ濃度内外比Ｙ／Ｘとしてそれぞれ示す。
Figure 0007109933000001
表１より、セラミック層及びサイドマージン部１１７のホウ素添加濃度［ａｔｍ％］が０．０００％である比較例１のサンプルでは、高温加速寿命は「Ｃ」と評価された。このように高温加速寿命が悪化した原因としては、セラミック層にホウ素が含まれていないため、セラミック層の焼結に遅延が生じ、緻密化が不足しているからであると考えられる。他の実施例及び比較例では、セラミック層にホウ素が添加されているため、セラミック層が緻密化し、高温加速寿命は「Ａ」と評価された。このように、セラミック層にホウ素を含むことで低温でのセラミックスの緻密化を促進し、高温加速寿命の改善が可能であることが確認された。
次に、実施例１～１２では、ＩＲ不良率が低く、「Ａ」又は「Ｂ」と評価された。これは、セラミック層のホウ素添加濃度がサイドマージン部１１７のホウ素添加濃度よりも高いことに起因している。このようにホウ素添加濃度を変えることで、上述のように、第１領域１８ａのセラミック層は高ホウ素濃度となることにより緻密化し、かつ、内部電極１２，１３のＹ軸方向端部付近においてはサイドマージン部１７にホウ素が拡散し低濃度となった第２領域１８ｂのセラミック層により、セラミック層の焼結の遅延を抑制しつつ過焼結が抑制される。これにより、内部電極１２，１３のＹ軸方向端部の球状化・分断化による短絡や絶縁性低下を防止できることが確認された。
さらに、実施例１～９ではＩＲ不良率が特に低く、「Ａ」と評価された。実施例１～９では、セラミック層のホウ素添加濃度が０．０５０ａｔｍ％以上１．５００ａｔｍ％以下であり、かつ、Ｂ濃度内外比Ｙ／Ｘ＝０．０～０．５以下（即ち、サイドマージン部１１７のホウ素添加濃度が、セラミック層のホウ素添加濃度の５０％以下）となっている。これらの条件を満たすことで、セラミック層を緻密化し、かつ、ＩＲ不良率をより低減できることが確認された。
一方、比較例２～７ではＩＲ不良率が高く、「Ｃ」と評価された。比較例２～７では、セラミック層のホウ素添加濃度及びサイドマージン部１１７のホウ素添加濃度が等しく、Ｂ濃度内外比Ｙ／Ｘ＝１．０となっている。このように、サイドマージン部１１７のホウ素添加濃度がセラミック層のホウ素添加濃度に近い、又は等しい場合、セラミック層の緻密化は達成されるが、内部電極１２，１３のＹ軸方向端部付近においても高ホウ素濃度となることから過焼結が発生する。これにより、内部電極１２，１３のＹ軸方向端部の球状化・分断化による短絡や絶縁性低下が生じてしまい、サンプルのＩＲ不良率が高くなる結果となった。
＜第２実施形態＞
［積層セラミックコンデンサ２０の構成］
図１は、第２実施形態に係る積層セラミックコンデンサ２０の斜視図である。図１４は、積層セラミックコンデンサ２０の図１のＢ－Ｂ'線に沿った断面図である。以下、積層セラミックコンデンサ１０と２０との相違点について説明し、同様の構成については適宜その説明を省略する。
積層セラミックコンデンサ２０は、セラミック素体２１と、第１外部電極１４と、第２外部電極１５と、を備える。セラミック素体２１は、誘電体セラミックスで形成され、サイドマージン部２７と、容量形成部２８と、カバー部２９と、を有する。
容量形成部２８は、誘電体セラミックスで形成され、Ｚ軸方向に沿って交互に配置された第１内部電極２２及び第２内部電極２３を有する。また、容量形成部２８は、Ｙ軸方向の中央部に配置された第１領域２８ａと、第１領域２８ａとサイドマージン部２７との間に配置された第２領域２８ｂとを含む。第１領域２８ａ及び第２領域２８ｂは、第１実施形態における第１領域１８ａ及び第２領域１８ｂに相当する。
サイドマージン部２７は、容量形成部２８のＹ軸方向両側面に形成されている。サイドマージン部２７は、略均一なホウ素濃度を有し、第１実施形態におけるサイドマージン部１７に相当する。
カバー部２９は、第１実施形態におけるカバー部１９とは異なり、サイドマージン部２７及び容量形成部２８をＺ軸方向上下から被覆している。
第１領域２８ａ、第２領域２８ｂ及びサイドマージン部２７は、上記のように第１実施形態におけるそれぞれの領域及び部材に相当し、これらの構成及び作用効果も同様のものとなる。
［積層セラミックコンデンサ２０の製造方法］
積層セラミックコンデンサ２０の製造方法は、積層セラミックコンデンサ１０の製造方法と比較すると、ステップＳ０１が異なり、ステップＳ０２が無く、以降のステップが共通している。よって、本実施形態に係る積層セラミックコンデンサ２０の製造方法では、未焼成のセラミック素体準備、焼成、外部電極形成の順に行われる。以下、最初のステップである未焼成のセラミック素体準備について説明し、以降のステップについては適宜その説明を省略する。
（未焼成のセラミック素体準備）
本ステップでは、未焼成のセラミック素体２１１を準備する。図１５は、未焼成のセラミック素体２１１の分解斜視図である。図１５では、説明の便宜上、セラミックシート毎に分解して示している。しかし、実際の未焼成のセラミック素体２１１では、各セラミックシートが一体化されている。
未焼成のセラミック素体２１１では、内部電極２２２，２２３及び緩衝層２２７が、ホウ素を含むセラミック層上に適宜パターニングされた、複数の未焼成の第１セラミックシート２０１及び第２セラミックシート２０２がＺ軸方向中央部に積層されている。そのＺ軸方向上下に、最外層として未焼成のカバー部２２９（カバー部２９）に対応する第３セラミックシート２０３が積層された構成となっている。一方の端面側に引き出された内部電極２２２と、他方の端面側に引き出された内部電極２２３とは、Ｘ軸方向に互い違いに配置される。緩衝層２２７は、ホウ素を含まないことが好ましいが、第１セラミックシート２０１及び第２セラミックシート２０２に配置されたセラミック層（以下、単にセラミック層と呼称することがある。）よりも低濃度のホウ素を含んでいてもよい。
上記のように積層された未焼成のセラミック素体２１１では、Ｙ軸方向外側部において、緩衝層２２７と、第１セラミックシート２０１及び第２セラミックシート２０２とがＺ軸方向に交互に積層された構造を有する。セラミック層中のホウ素は、焼成により、ホウ素を含まない又はホウ素濃度の低い緩衝層２２７へと拡散する。これにより、当該積層構造が、略均一なホウ素濃度を有するサイドマージン部２７となる。
図１６は、図１５の第１セラミックシート２０１のＤ－Ｄ'線に沿った断面図である。本実施形態では、図１６に示すように、セラミック層の厚み寸法と、セラミック層上に形成された緩衝層２２７の厚み寸法とが、同じ寸法となっている。このため、サイドマージン部２７のホウ素濃度は、緩衝層２２７のホウ素濃度と、セラミック層のホウ素濃度との平均値となる。緩衝層２２７の厚み寸法と、セラミック層の厚み寸法とは、典型的には同じ寸法とすることができるが、これに限定されない。
また、未焼成のセラミック素体２１１では、Ｙ軸方向中央部において、内部電極２２２，２２３と、第１セラミックシート２０１及び第２セラミックシート２０２とがＺ軸方向に交互に積層された構造を有する。焼成により、当該積層構造が容量形成部２８となる。
容量形成部２８において、Ｙ軸方向外側部付近のセラミック層中のホウ素は、焼成によりサイドマージン部２７へと拡散するため、Ｙ軸方向中央部付近のセラミック層よりもホウ素濃度が低下する。これにより、容量形成部２８は、Ｚ軸方向中央部に配置された第１領域２８ａと、第１領域２８ａとサイドマージン部２７との間に配置され、第１領域２８ａよりもセラミック層中のホウ素濃度が低い第２領域１８ｂとに区分される。セラミックシート２０３、即ち、未焼成のカバー部２２９は、焼成によりカバー部２９となる。
なお、図１５に示す例では、第１セラミックシート２０１及び第２セラミックシート２０２がそれぞれ１枚ずつ積層されているが、第１セラミックシート２０１及び第２セラミックシート２０２の枚数は適宜変更可能である。同様に、第３セラミックシート２０３がそれぞれ３枚ずつ積層されているが、第３セラミックシート２０３の枚数は適宜変更可能である。
［実施例］
（積層セラミックコンデンサ２０の作製）
第２実施形態の実施例として、上記製造方法を用いて実施例１３～１５のサンプルをそれぞれ１０００個ずつ作製した。また、比較例として、比較例８～１１に係る積層セラミックコンデンサ２０のサンプルを、上記の製造方法を用いて、それぞれ１０００個ずつ作製した。
上記各サンプルでは、Ｘ軸方向の寸法を１１００μｍ、Ｙ軸方向の寸法を６００μｍ及びＺ軸方向の寸法を６００μｍとした。また、緩衝層２２７及びセラミック層の厚み寸法は１μｍとした。また、焼成温度は、１０００～１２００℃の範囲で、焼成後にサイドマージン部１７のポア率が５％以下となる温度を選択することとした。
実施例１３～１５及び比較例８～１１に係るサンプルでは、最初のステップ（未焼成のセラミック素体準備）において準備される未焼成のセラミック素体２１１に配置された、複数の未焼成の第１セラミックシート２０１及び第２セラミックシート２０２に含まれるセラミック層のホウ素添加濃度が異なる。これに加えて、上記ステップにおいて未焼成のセラミック素体２１１に配置された、緩衝層２２７のホウ素添加濃度が異なる。
上記各実施例及び比較例のその他の構成及び製造条件は共通であるが、未焼成のセラミック層、緩衝層２２７及びカバー部２２９に用いられたセラミック材料の主成分は、チタン酸バリウム（ＢａＴｉＯ３）とした。以下、セラミック層及び緩衝層２２７のホウ素添加濃度は、それぞれの主成分であるチタン酸バリウム（ＢａＴｉＯ３）に含まれるチタン（Ｔｉ）を１００ａｔｍ％としたときの、ホウ素添加濃度［ａｔｍ％］とする。
具体的に、各サンプルにおけるセラミック層のホウ素添加濃度［ａｔｍ％］は、実施例１３～１５においてそれぞれ、０．０５０ａｔｍ％、１．５００ａｔｍ％、２．０００ａｔｍ％とし、比較例８～１１においてそれぞれ、０．０００ａｔｍ％、０．０５０ａｔｍ％、１．５００ａｔｍ％、２．０００ａｔｍ％とした。
また、具体的に、各サンプルにおける緩衝層２２７のホウ素添加濃度［ａｔｍ％］は、実施例１３～１５の全てにおいて、０．０００ａｔｍ％とし、比較例８～１１においてそれぞれ、０．０００ａｔｍ％、０．０５０ａｔｍ％、１．５００ａｔｍ％、２．０００ａｔｍ％とした。
（積層セラミックコンデンサ２０の高温加速寿命及び絶縁抵抗評価）
実施例１３～１５及び比較例８～１１に係る積層セラミックコンデンサ２０の各サンプルについて、高温加速寿命及び絶縁抵抗評価を行った。高温加速寿命及び絶縁抵抗評価は、上記の実施例１～１２及び比較例１～７と同様の条件及び評価方法を用いた。
表２に、積層セラミックコンデンサ２０の各実施例及び比較例のサンプルにおけるセラミック層のホウ素添加濃度［ａｔｍ％］を（Ｘ）、緩衝層２２７のホウ素添加濃度［ａｔｍ％］を（Ｙ）としてそれぞれ示す。また、サイドマージン部２７のホウ素濃度平均値［ａｔｍ％］を（Ｙ'）、セラミック層とサイドマージン部２７とのホウ素濃度比を、Ｂ濃度内外比Ｙ'／Ｘとしてそれぞれ示す。
Figure 0007109933000002
表２より、セラミック層及び緩衝層２２７のホウ素添加濃度［ａｔｍ％］が０．０００％である比較例８のサンプルでは、上記と同様の理由により、高温加速寿命は「Ｃ」と評価され、他の実施例及び比較例では「Ａ」と評価された。
次に、実施例１３～１５では、ＩＲ不良率が低く、「Ａ」又は「Ｂ」と評価された。これは、セラミック層のホウ素添加濃度がサイドマージン部２７のホウ素濃度平均値よりも高いことに起因している。このようにホウ素添加濃度を変えることで、上述のように、第１領域２８ａ及び第２領域２８ｂのセラミック層は高ホウ素濃度となることにより緻密化し、かつ、内部電極２２，２３のＹ軸方向端部付近においては拡散したホウ素により低ホウ素濃度となることにより、セラミック層の焼結の遅延を抑制しつつ過焼結が抑制される。これにより、内部電極２２，２３のＹ軸方向端部の球状化・分断化による短絡や絶縁性低下を防止できることが確認された。
さらに、実施例１３，１４ではＩＲ不良率が特に低く、「Ａ」と評価された。実施例１３，１４では、セラミック層のホウ素添加濃度が０．０５０ａｔｍ％以上１．５００ａｔｍ％以下であり、かつ、Ｂ濃度内外比Ｙ'／Ｘ＝０．０～０．５以下（即ち、サイドマージン部２７のホウ素濃度平均値が、セラミック層のホウ素添加濃度の５０％以下）となっている。これらの条件を満たすことで、セラミック層を緻密化し、かつ、ＩＲ不良率をより低減できることが確認された。
一方、比較例８～１１ではＩＲ不良率が高く、「Ｃ」と評価された。比較例８～１１では、セラミック層のホウ素添加濃度及びサイドマージン部２７のホウ素濃度平均値が等しく、Ｂ濃度内外比Ｙ'／Ｘ＝１．０となっている。このように、サイドマージン部２７のホウ素濃度平均値がセラミック層のホウ素添加濃度に近い、又は等しい場合、セラミック層の緻密化は達成されるが、内部電極２２，２３のＹ軸方向端部付近においても高ホウ素濃度となることから過焼結が発生する。これにより、内部電極２２，２３のＹ軸方向端部の球状化・分断化による短絡や絶縁性低下が生じてしまい、サンプルのＩＲ不良率が高くなる結果となった。
上記のように、第２実施形態に係る積層セラミックコンデンサ２０のサイドマージン部２７は、焼成においてセラミックシート２０１及び２０２のセラミック層に含まれるホウ素が緩衝層２２７に拡散することで、略均一なホウ素濃度平均値（Ｙ'）［ａｔｍ％］を有すると考えられる。即ち、サイドマージン部２７は、サイドマージン部１７と同等の構成を有する領域と考えることができる。
よって、上記実施例により、第２実施形態に係る積層セラミックコンデンサ２０によっても、第１実施形態に係る積層セラミックコンデンサ１０と同様の作用効果を得られることが確認された。
＜その他の実施形態＞
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
また、上記各実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサ１０及び２０について説明したが、本発明は一対の外部電極を有する積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。
１０，２０…積層セラミックコンデンサ
１１，２１，１１１，２１１…セラミック素体
１２，１３，１１２，１１３，２２，２３，２２２，２２３…内部電極
１４，１５，１１４，１１５…外部電極
１６，１１６…積層体
１７，１１７，２７…サイドマージン部
２２７…緩衝層
１８，１１８，２８…容量形成部
１８ａ，１１８ａ，２８ａ…第１領域
１８ｂ，１１８ｂ，２８ｂ…第２領域
１９，１１９，２９，２２９…カバー部
Ｓ…側面

Claims (6)

  1. 第１方向に積層され、ホウ素（Ｂ）を含む複数のセラミック層と、前記複数のセラミック層の間に配置された複数の内部電極と、を有する容量形成部と、前記容量形成部を前記第１方向から覆うカバー部と、前記第１方向と直交する第２方向を向いた側面と、を有する積層体と、
    前記側面を前記第２方向から覆い、前記複数のセラミック層よりもホウ素濃度が低いサイドマージン部と
    を具備し、
    前記容量形成部は、前記第２方向の中央部に配置された第１領域と、前記第１領域と前記サイドマージン部との間に配置され、前記複数のセラミック層のホウ素濃度が前記第１領域よりも低く前記サイドマージン部よりも高い第２領域と、を含む
    積層セラミック電子部品。
  2. 請求項１に記載の積層セラミック電子部品であって、
    前記第２領域に配置された前記複数のセラミック層は、前記第１領域側から前記サイドマージン側にかけてホウ素濃度が漸減している
    積層セラミック電子部品。
  3. 請求項１又は２に記載の積層セラミック電子部品であって、
    前記第２領域の前記第２方向の寸法が１μｍ以上である
    積層セラミック電子部品。
  4. 請求項１から３のいずれか１項に記載の積層セラミック電子部品であって、
    前記第２領域の前記第２方向の寸法が前記積層体及び前記サイドマージン部から構成されるセラミック素体の前記第２方向の寸法の２０％以下である
    積層セラミック電子部品。
  5. 第１方向に積層され、ホウ素（Ｂ）を含む複数のセラミック層と、前記複数のセラミック層の間に配置された複数の内部電極と、を有する容量形成部と、前記容量形成部を前記第１方向から覆うカバー部と、前記第１方向と直交する第２方向を向いた側面と、を有する積層体を作製し、
    前記複数のセラミック層よりもホウ素濃度が低いサイドマージン部で、前記側面を前記第２方向から被覆することにより、未焼成のセラミック素体を作製し、
    前記未焼成のセラミック素体を焼成する
    積層セラミック電子部品の製造方法。
  6. 請求項５に記載の積層セラミック電子部品の製造方法であって、
    前記複数のセラミック層及び前記サイドマージン部は、一般式ＡＢＯ３で表されるペロブスカイト構造を主相とするセラミック材料を主成分とし、
    前記セラミック材料のＢサイトの元素濃度を１００ａｔｍ％としたときに、前記複数のセラミック層のホウ素濃度が０．０５ａｔｍ％以上１．５０ａｔｍ％以下であり、前記サイドマージン部のホウ素濃度が前記複数のセラミック層のホウ素濃度の５０％以下である
    積層セラミック電子部品の製造方法。
JP2018021758A 2018-02-09 2018-02-09 積層セラミック電子部品及びその製造方法 Active JP7109933B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018021758A JP7109933B2 (ja) 2018-02-09 2018-02-09 積層セラミック電子部品及びその製造方法
US16/270,230 US10903008B2 (en) 2018-02-09 2019-02-07 Multi-layer ceramic electronic component and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018021758A JP7109933B2 (ja) 2018-02-09 2018-02-09 積層セラミック電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019140224A JP2019140224A (ja) 2019-08-22
JP7109933B2 true JP7109933B2 (ja) 2022-08-01

Family

ID=67540891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018021758A Active JP7109933B2 (ja) 2018-02-09 2018-02-09 積層セラミック電子部品及びその製造方法

Country Status (2)

Country Link
US (1) US10903008B2 (ja)
JP (1) JP7109933B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021052132A (ja) * 2019-09-26 2021-04-01 太陽誘電株式会社 積層セラミック電子部品及び積層セラミック電子部品の製造方法
JP7192741B2 (ja) 2019-10-30 2022-12-20 株式会社村田製作所 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
KR20220098620A (ko) * 2021-01-04 2022-07-12 삼성전기주식회사 적층형 전자 부품

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157769A (ja) 2005-11-30 2007-06-21 Tdk Corp 積層型電子部品
WO2011071145A1 (ja) 2009-12-11 2011-06-16 株式会社村田製作所 積層型セラミックコンデンサ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0440522U (ja) * 1990-02-24 1992-04-07
JP5037009B2 (ja) * 2005-12-20 2012-09-26 サムソン エレクトロ−メカニックス カンパニーリミテッド． 焼結体及びセラミックコンデンサ並びにこれらの製造方法
JP5315856B2 (ja) * 2008-08-21 2013-10-16 株式会社村田製作所 積層セラミック電子部品
JP2012174916A (ja) * 2011-02-22 2012-09-10 Taiyo Yuden Co Ltd チップ状電子部品
JP5780169B2 (ja) 2011-03-14 2015-09-16 株式会社村田製作所 積層セラミック電子部品の製造方法
JP5900449B2 (ja) 2012-12-28 2016-04-06 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
JP6370744B2 (ja) * 2015-06-24 2018-08-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157769A (ja) 2005-11-30 2007-06-21 Tdk Corp 積層型電子部品
WO2011071145A1 (ja) 2009-12-11 2011-06-16 株式会社村田製作所 積層型セラミックコンデンサ

Also Published As

Publication number Publication date
US10903008B2 (en) 2021-01-26
US20190252120A1 (en) 2019-08-15
JP2019140224A (ja) 2019-08-22

Similar Documents

Publication Publication Date Title
JP6370744B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP2023003087A (ja) セラミック電子部品
JP2019102578A (ja) 積層セラミック電子部品及びその製造方法
JP6933326B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP2018067566A (ja) 積層セラミックコンデンサ及びその製造方法
US11715593B2 (en) Multi-layer ceramic capacitor
JP6900157B2 (ja) 積層セラミックコンデンサ
JP2019204931A (ja) 積層セラミック電子部品
JP7109933B2 (ja) 積層セラミック電子部品及びその製造方法
CN110310825B (zh) 层叠陶瓷电子部件
JP2022157148A (ja) セラミック電子部品およびその製造方法
TWI722231B (zh) 積層陶瓷電子構件
JP6596547B2 (ja) 積層セラミックコンデンサ
JP2019024065A (ja) セラミック電子部品及びセラミック電子部品の製造方法
CN112563027A (zh) 层叠陶瓷电子部件和层叠陶瓷电子部件的制造方法
JP7209072B2 (ja) 積層セラミックコンデンサ
JP7274282B2 (ja) 積層セラミック電子部品及びその製造方法
JP6595670B2 (ja) 積層セラミックコンデンサ
JP2022154959A (ja) セラミック電子部品およびその製造方法
JP2021136375A (ja) セラミック電子部品およびその製造方法
JP2019176176A (ja) 積層セラミックコンデンサ
JP2019145834A (ja) 積層セラミックコンデンサの製造方法
JP2019204817A (ja) 積層セラミック電子部品の製造方法
WO2024070416A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
WO2024038727A1 (ja) 積層セラミック電子部品、および積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220214

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220720

R150 Certificate of patent or registration of utility model

Ref document number: 7109933

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150