JP5315856B2 - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP5315856B2
JP5315856B2 JP2008212844A JP2008212844A JP5315856B2 JP 5315856 B2 JP5315856 B2 JP 5315856B2 JP 2008212844 A JP2008212844 A JP 2008212844A JP 2008212844 A JP2008212844 A JP 2008212844A JP 5315856 B2 JP5315856 B2 JP 5315856B2
Authority
JP
Japan
Prior art keywords
protective layer
ceramic
main
composition
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008212844A
Other languages
English (en)
Other versions
JP2010050263A (ja
Inventor
武久 笹林
友幸 中村
悟 松野
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2008212844A priority Critical patent/JP5315856B2/ja
Publication of JP2010050263A publication Critical patent/JP2010050263A/ja
Application granted granted Critical
Publication of JP5315856B2 publication Critical patent/JP5315856B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、積層セラミック電子部品に関するもので、特に、低背化された積層セラミック電子部品のクラック抑制のための改良に関するものである。

積層セラミック電子部品の一例としての積層セラミックコンデンサは、誘電体セラミックからなる積層された複数のセラミック層をもって構成されるセラミック積層体を備えている。セラミック積層体は、通常、対向する第1および第2の主面と相対向する第1および第2の側面と相対向する第1および第2の端面とを有する直方体状をなしている。

セラミック積層体の内部には、セラミック層間の特定の界面に沿って形成される複数の内部電極が形成される。内部電極の積層方向に隣り合うものは、セラミック層を介して互いに対向し、それによって静電容量を形成する。

典型的には、セラミック積層体の相対向する第1および第2の端面上には、それぞれ、第1および第2の外部電極が形成される。前述した複数の内部電極は、第1の外部電極に電気的に接続される第1の内部電極と第2の外部電極に電気的に接続される第2の内部電極とに分類されるが、第1および第2の内部電極は、積層方向に関して交互に配置される。

このような積層セラミックコンデンサは、小型化、特に薄型化すなわち低背化を図ることが要望されている。しかしながら、積層セラミックコンデンサが低背化されると、機械的強度が低下し、たとえば実装時の衝撃などにより、クラックが発生することがある。したがって、積層セラミックコンデンサにとって、上記のような実装時の衝撃などを考慮すると、機械的強度の確保が必要である。

機械的強度の確保のための一般的な対策としては、セラミック積層体において、内部電極が配置されず、容量形成に寄与しない外層部分を積層方向における両端部に設け、これら外層部分によって、内部電極が配置された容量形成部分を衝撃から保護するようにしている。

ところで、積層セラミックコンデンサには、通常の配線基板上に実装されるタイプのもののほか、多層配線基板などの配線基板の内部に埋め込まれるタイプのものもある。後者のタイプにあっては、さらなる低背化が求められる。低背化を実現するにあたっては、積層セラミックコンデンサの総厚みを薄くする必要があるが、この場合、容量形成部を犠牲にすることは望ましくなく、それゆえ、外層部分をできる限り薄くするようにされる。その結果、外層部分による機械的強度の確保といった機能が低減される。

この問題を解決し得る技術として、たとえば特開平11‐354370号公報(特許文献1)に記載されたものがある。特許文献1では、外層部分を構成するセラミックの結晶粒子の粒径を小さくすることにより、機械的強度を向上させている。

しなしながら、特許文献1に記載の技術によっても、セラミック積層体の総厚みが薄くなると、特に以下の状況下において、クラックが発生しやすくなるといった問題は完全には解決されない。

すなわち、外部電極は、通常、導電性ペーストの焼き付けにより形成されるが、このような外部電極は、セラミック積層体の第1および第2の端面の各々上だけでなく、第1および第2の端面の各々に隣接する主面および側面の各一部をも覆うように形成される。このような場合、外部電極の形成のための焼き付け工程を実施したとき、セラミック積層体の主面および側面上に位置する外部電極の端縁部からクラックが進展することがある。これは、外部電極の端縁部近傍での応力集中によるものと推測される。

なお、以上のような問題は、積層セラミックコンデンサに限らず、他の積層セラミック電子部品においても遭遇し得る。
特開平11‐354370号公報

そこで、この発明の目的は、上述したような問題を解決し得る積層セラミック電子部品を提供しようとすることである。

この発明は、積層された複数のセラミック層をもって構成される、セラミック積層体と、セラミック積層体の内部であって、セラミック層間の特定の界面に沿って形成された、内部電極と、内部電極と電気的に接続されながら、セラミック積層体の外表面の一部を覆うように形成される、外部電極とを備える、積層セラミック電子部品に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。

すなわち、セラミック積層体の外表面を規定する表層部における、外部電極によって覆われている部分と覆われていない部分との境目を少なくとも含む領域が、保護層によって与えられる。

上記保護層およびセラミック積層体における保護層以外の本体部を構成するセラミックは、ABO(Aは、Ba、またはBaならびにCaおよびSrの少なくとも一方を含む。Bは、Ti、またはTiならびにZrおよびHfの少なくとも一方を含む。)で表されるペロブスカイト型化合物を主成分とし、かつSiを副成分として含む組成を共通して有している。

そして、この発明の第1の実施態様では、保護層の組成は、本体部の組成に比べて、A/B比が高くされることを特徴としている。

より特定的には、上記第1の実施態様において、保護層の厚みをx[μm]とし、ΔA/B=(保護層のA/B比)−(本体部のA/B比)としたとき、
0<x≦1であれば、ΔA/B≧0.020とされ、
1<x≦3であれば、ΔA/B≧0.015とされ、
3<x≦5であれば、ΔA/B≧0.010とされ、
5<x≦10であれば、ΔA/B≧0.005とされ、
10<xであれば、ΔA/B≧0.003とされる。

この発明の第2の実施態様では、保護層の組成は、本体部の組成に比べて、Mg含有量が多くされることを特徴としている。

より特定的には、上記第2の実施態様において、保護層の厚みをx[μm]とし、ΔMg=(保護層のMg量)−(本体部のMg量)[ABO100モル部に対するモル部]としたとき、
0<x≦1であれば、ΔMg≧2.0とされ、
1<x≦3であれば、ΔMg≧1.5とされ、
3<x≦5であれば、ΔMg≧1.0とされ、
5<x≦10であれば、ΔMg≧0.5とされ、
10<xであれば、ΔMg≧0.3とされる。

この発明の第3の実施態様では、保護層の組成は、本体部の組成に比べて、希土類元素(La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、LuおよびYから選ばれる少なくとも1種。)含有量が多くされることを特徴としている。

より特定的には、上記第3の実施態様において、保護層の厚みをx[μm]とし、ΔR=(保護層の希土類元素量)−(本体部の希土類元素量)[ABO100モル部に対するモル部]としたとき、
0<x≦1であれば、ΔR≧2.0とされ、
1<x≦3であれば、ΔR≧1.5とされ、
3<x≦5であれば、ΔR≧1.0とされ、
5<x≦10であれば、ΔR≧0.5とされ、
10<xであれば、ΔR≧0.3とされる。

上述のような第1ないし第3の実施態様による組成に選ばれたとき、通常、保護層では、本体部に比べて、Si濃度が高くなる。特に、保護層の表層およびその近傍にSiがより多く分布する。

この発明に係る積層セラミック電子部品の典型的な実施態様では、セラミック積層体は、相対向する第1および第2の主面と相対向する第1および第2の側面と相対向する第1および第2の端面とを有する直方体状をなし、外部電極は、第1および第2の端面の各々ならびに第1および第2の端面の各々に隣接する主面および側面の各一部を覆うように形成される。

上記の典型的な実施態様において、保護層は、セラミック積層体の第1および第2の主面ならびに第1および第2の側面に沿って形成されても、セラミック積層体の第1および第2の主面に沿って形成されても、セラミック積層体の第1および第2の側面に沿って形成されても、セラミック積層体の第1および第2の主面ならびに第1および第2の側面における、第1および第2の端面の各々の近傍にのみ沿って形成されてもよい。

この発明によれば、セラミック積層体の外表面を規定する表層部における、外部電極によって覆われている部分と覆われていない部分との境目を少なくとも含む領域を与える保護層において、焼成工程での焼結が本体部に比べて遅れるため、本体部からのSiが流入し、Si濃度が高められる。特に保護層の表層およびその近傍にSiがより多く分布する。したがって、このSiの作用により、外部電極を形成するための焼き付け工程において、外部電極から保護層へガラス成分が浸潤することが抑制される。その結果、外部電極に覆われている部分と覆われていない部分との境目近傍において応力集中が生じることが防止され、結果として、クラックを生じさせにくくすることができる。

以下に、この発明を、積層セラミック電子部品の一例としての積層セラミックコンデンサについて説明する。

図1ないし図3は、この発明の第1の実施形態による積層セラミックコンデンサ1を説明するためのものである。ここで、図1は、積層セラミックコンデンサ1の外観を示す斜視図であり、図2は、積層セラミックコンデンサ1の断面図である。

積層セラミックコンデンサ1は、誘電体セラミックからなる積層された複数のセラミック層2をもって構成されるセラミック積層体3を備えている。このセラミック積層体3の外観が図3に斜視図で示されている。セラミック積層体3は、相対向する第1および第2の主面4および5と相対向する第1および第2の側面6および7と相対向する第1および第2の端面8および9とを有する直方体状をなしている。

セラミック積層体3の内部において、セラミック層2間の特定の界面に沿って、複数の内部電極10および11が形成されている。内部電極10および11の積層方向に隣り合うものは、セラミック層2を介して互いに対向し、それによって、静電容量を形成している。

セラミック積層体3の第1および第2の端面8および9上には、それぞれ、第1および第2の外部電極12および13が形成される。内部電極10および11は、第1の外部電極12に接続される第1の内部電極10と第2の外部電極13に電気的に接続される第2の内部電極11とがあり、これら第1および第2の内部電極10および11は、積層方向に関して交互に配置されている。

積層セラミックコンデンサ1を製造するにあたり、セラミック積層体3は焼成工程を経て得られるものである。また、外部電極12および13は、導電性ペーストを塗布し、焼き付けることによって形成される。この導電性ペーストの塗布工程に起因して、通常、第1の外部電極12は、セラミック積層体3の第1の端面を覆うばかりでなく、第1の端面8に隣接する主面4および5ならびに側面6および7の各一部をも覆うように形成される。同様に、第2の外部電極13は、セラミック積層体3の第2の端面9を覆うばかりでなく、第2の端面9に隣接する主面4および5ならびに側面6および7の各一部をも覆うように形成される。

セラミック積層体3の外表面を規定する表層部における、外部電極12および13の各々によって覆われている部分と覆われていない部分との境目を少なくとも含む領域は、後述する機能を有する保護層14によって与えられる。この実施形態では、保護層14は、セラミック積層体3の第1および第2の主面4および5ならびに第1および第2の側面6および7に沿って形成されている。

上記保護層14およびセラミック積層体3における保護層14以外の本体部15を構成するセラミックは、ABO(Aは、Ba、またはBaならびにCaおよびSrの少なくとも一方を含む。Bは、Ti、またはTiならびにZrおよびHfの少なくとも一方を含む。)で表されるペロブスカイト型化合物を主成分とし、かつSiを副成分として含む組成を共通して有している。

しかしながら、保護層14の組成と本体部15の組成とは、後述するように異ならされ、それによって、保護層14が、本体部15に比べて、焼成工程での焼結が遅れるようにされる。そのため、Si成分が、本体部15から保護層14へ移行し、その結果、保護層14でのSi濃度が高められる。Si濃度は、保護層14の中でも、特に表層およびその近傍においてより高くなる。

上述のように、保護層14においてSi濃度が高められると、外部電極12および13の形成のための焼き付け工程において、外部電極12および13からのガラス成分が保護層14へ浸潤することが抑制される。そのため、セラミック積層体3の外表面における外部電極12および13に覆われている部分と覆われていない部分との境目近傍、すなわち外部電極12および13の各々の端縁近傍において応力集中が生じにくくなり、結果として、クラックが発生しにくくなる。

保護層14の焼結を、本体部15の焼結より遅らせるため、第1の実施態様では、保護層14の組成が、本体部15の組成に比べて、ABOにおけるA/B比が高くされる。なお、A/B比をどの程度高くするかについては、後述する実験例において明らかにする。

第2の実施態様では、保護層14の組成が、本体部15の組成に比べて、Mg含有量が多くされる。Mg含有量をどの程度多くするかについては、後述する実験例において明らかにする。

第3の実施態様では、保護層14の組成が、本体部15の組成に比べて、希土類元素含有量が多くされる。希土類元素含有量をどの程度多くするかについては、後述する実験例において明らかにする。

保護層14を形成するための方法としては、たとえば、保護層14となるべきセラミックスラリーを用意し、これを、セラミック積層体3の本体部15の生の状態のものの表面に塗布する方法がある。このとき、セラミックスラリーではなく、セラミック原料粉末によって、本体部15の生の状態のものの表面を被覆し、押圧して固着させてもよい。また、本体部15の生の状態のものに対して予め脱バインダ工程を実施した後で、セラミック原料粉末を付与してもよい。さらに、保護層14となるべきセラミックグリーンシートを予め作製しておき、本体部15の生の状態のものの表面を覆うように配置してもよい。

図4、図5および図6は、それぞれ、この発明の第2、第3および第4の実施形態を説明するための図3に対応する図である。図4、図5および図6において、図3に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図4に示した第2の実施形態では、保護層14は、セラミック積層体3aの第1および第2の主面4および5に沿って形成される。

図5に示した第3の実施形態では、保護層14は、セラミック積層体3bの第1および第2の側面6および7に沿って形成される。

図6に示した第4の実施形態では、保護層14は、セラミック積層体3cの第1および第2の主面4および5ならびに第1および第2の側面6および7における、第1および第2の端面8および9の各々の近傍にのみ沿って形成される。図6において、外部電極12および13の各々の端縁の位置を破線で示している。これら破線の位置からわかるように、外部電極12および13の各々の端縁は、保護層14上に位置している。

なお、この発明が適用される積層セラミックコンデンサは、図示したような構造を有するものに限らず、たとえば、複数の内部電極がコンデンサ本体内部において直列容量を形成する構造のもの、あるいは、アレイ状の積層セラミックコンデンサまたは低ESL化された積層セラミックコンデンサのような多端子構造のものであってもよく、さらには、この発明は、積層セラミックコンデンサに限らず、他の積層セラミック電子部品にも適用することができる。

以下に、この発明に基づいて実施した実験例について説明する。
[実験例1]
実験例1では、ABOにおけるA/B比の本体部と保護層とでの差がクラックや信頼性に与える影響を調べた。A/B比以外のパラメータは固定した。

(A)誘電体原料配合物の作製
まず、主成分ABOとして、BaTiO粉末を用意した。他方、副成分として、Dy、MgCO、MnCOおよびSiOの各粉末を用意した。そして、これらを、
組成式:100BaTiO+1.0DyO3/2+0.5MnO+1.0MgO+1.5SiO
で表される組成となるように秤量し、基本原料配合物を得た。

さらに、A/B比調整用粉末として、BaCOおよびTiOの各粉末を用意した。そして、A/B比を1より高くしたい場合には、上記基本原料配合物にBaCO粉末を添加し、1未満にしたい場合には、TiO粉末を添加しながら、本体部用の秤量と保護層用の秤量とを行なって得られた各配合物を、水を媒体としてボールミルにより24時間混合した。その後、蒸発乾燥により、表1の「本体部のA/B」および「保護層のA/B」に示すようなA/B比をそれぞれ有する本体部用の誘電体原料配合物および保護層用の誘電体原料配合物を得た。表1には、「保護層のA/B」−「本体部のA/B」である「ΔA/B」も示されている。

(B)積層セラミックコンデンサの作製
上記本体部用の誘電体原料配合物に、ポリビニルブチラール系バインダおよびエタノール等の有機溶剤を加えて、ボールミルにより湿式混合し、本体部用のセラミックスラリーを得た。このセラミックスラリーをドクターブレード法によりシート成形し、矩形のセラミックグリーンシートを得た。

次に、上記セラミックグリーンシート上に、Niを主成分とする導電ペーストをスクリーン印刷し、内部電極を構成するための導電ペースト膜を形成した。

次に、導電ペースト膜が形成されたセラミックグリーンシートを、導電ペースト膜の引き出されている側が互い違いになるように複数枚積層し、セラミック積層体における本体部の生の状態のものを得た。

他方、上記本体部の場合と同様の方法にて、保護膜用のセラミックスラリーを作製し、このセラミックスラリーを、上記生の本体部の両主面および両側面の各々上に塗布した。このようにして、セラミック積層体の生の状態のものを得た。

次に、この生のセラミック積層体を、N雰囲気中にて300℃の温度に加熱し、バインダを燃焼させた後、酸素分圧10-9〜10-10MPaのH−N−HOガスからなる還元性雰囲気中にて1200℃の温度で2時間焼成し、焼結したセラミック積層体を得た。

次に、上記セラミック積層体の両端面に、B−LiO−SiO−ZnO−BaOガラスフリットを含有するCuペーストを塗布し、N雰囲気中において800℃の温度で焼き付け、内部電極と電気的に接続された外部電極を形成した。さらに、外部電極に、NiめっきおよびSnめっきを施し、各試料に係る積層セラミックコンデンサを得た。

このようにして得られた積層セラミックコンデンサの外形寸法は、幅0.8mm、長さ1.6mm、厚さ1.0mmであり、内部電極間に介在する誘電体セラミック層の厚みは1.0μmであり、また、有効誘電体セラミック層の数は350であり、1層当たりの対向電極面積は0.8mmであった。また、保護層の厚みは5μmであった。

(C)特性評価
特性評価として、表1に示すように、クラック発生数、信頼性試験での平均故障時間(MTTF)および誘電率(ε)を評価した。

クラック発生数は、試料数50個につき、熱サイクル試験(測定温度:−55℃〜105℃、1サイクル当たり60分間を計5サイクル)を実施した後、セラミック積層体のクラックの有無を観察し、クラックが観察された試料を計数することによって求めた。

信頼性試験での平均故障時間は、試料数50個につき、125℃、12.6Vの条件で信頼性試験を実施し、故障に至る時間の平均値を求めたものである。

誘電率は、温度25℃、1kHz、0.5Vrmsの条件下で測定した静電容量から求めた。

表1において、試料番号に*を付したものは、この発明の範囲外の比較例である。

ΔA/Bが0を超える試料においては、0または0以下の試料に比べて、クラック発生数の大幅な低減が見られた。また、ΔA/Bをより大きくすることにより、発生数を0にすることができた。また、クラック発生数が0になった試料においては、MTTFも良好なことがわかった。

[実験例2]
実験例2では、実験例1を発展させて、保護層の厚みによる影響を調べた。

(A)誘電体原料配合物の作製
実験例1の場合と同様にして、本体部用の誘電体原料配合物および保護層用の誘電体原料配合物を得た。表2ないし表4には、本体部用の誘電体原料配合物のA/B比である「本体部のA/B」、保護層用の誘電体原料配合物のA/B比である「保護層のA/B」、および「ΔA/B」が示されている。

(B)積層セラミックコンデンサの作製
保護層の厚みを表2ないし表4に示すように変更したことを除いて、実験例1の場合と同様にして、各試料に係る積層セラミックコンデンサを得た。

(C)特性評価
実験例1の場合と同様に、特性評価を行なった。クラック発生数が表2に、平均故障時間(MTTF)が表3に、誘電率(ε)が表4にそれぞれ示されている。

まず、表2に示すように、実験例1の場合と同様、ΔA/Bが0を超える試料においては、0または0以下の試料に比べて、クラック発生数の大幅な低減が見られた。

また、保護層の厚みをx[μm]としたとき、
0<x≦1であれば、ΔA/B≧0.020とされ、
1<x≦3であれば、ΔA/B≧0.015とされ、
3<x≦5であれば、ΔA/B≧0.010とされ、
5<x≦10であれば、ΔA/B≧0.005とされ、
10<xであれば、ΔA/B≧0.003とされることにより、クラック発生数を0とすることができ、信頼性も改善されることがわかった。

[実験例3]
実験例3では、Mg含有量の本体部と保護層とでの差がクラックや信頼性に与える影響を調べた。

(A)誘電体原料配合物の作製
実験例1の場合と同様の操作を経て、BaTiO100モル部に対するMgOのモル部を表5に示すように変更したことを除いて、実験例1における基本原料配合物と同様の組成を有する本体部用の誘電体原料配合物および保護層用の誘電体原料配合物を得た。表5には、本体部用の誘電体原料配合物におけるMg含有量である「本体部のMg」、および保護層用の誘電体原料配合物におけるMg含有量である「保護層のMg」に加えて、「保護層のMg」−「本体部のMg」である「ΔMg」も示されている。

(B)積層セラミックコンデンサの作製
保護層の厚みを5μmに固定しながら、実験例1の場合と同様にして、各試料に係る積層セラミックコンデンサを得た。

(C)特性評価
実験例1の場合と同様に、特性評価を行なった。その結果が表5に示されている。

表5において、試料番号に*を付したものは、この発明の範囲外の比較例である。

ΔMgが0を超える試料においては、0または0以下の試料に比べて、クラック発生数の大幅な低減が見られた。また、ΔMgをより大きくすることにより、発生数を0にすることができた。また、クラック発生数が0になった試料においては、MTTFも良好なことがわかった。

[実験例4]
実験例4では、実験例3を発展させて、保護層の厚みによる影響を調べた。

(A)誘電体原料配合物の作製
実験例3の場合と同様にして、本体部用の誘電体原料配合物および保護層用の誘電体原料配合物を得た。表6ないし表8には、本体部用の誘電体原料配合物のMg含有量である「本体部のMg」、保護層用の誘電体原料配合物のMg含有量である「保護層のMg」、および「ΔMg」が示されている。

(B)積層セラミックコンデンサの作製
保護層の厚みを表6ないし表8に示すように変更したことを除いて、実験例3の場合と同様にして、各試料に係る積層セラミックコンデンサを得た。

(C)特性評価
実験例1の場合と同様に、特性評価を行なった。クラック発生数が表6に、平均故障時間(MTTF)が表7に、誘電率(ε)が表8にそれぞれ示されている。

まず、表6に示すように、実験例3の場合と同様、ΔMgが0を超える試料においては、0または0以下の試料に比べて、クラック発生数の大幅な低減が見られた。

また、保護層の厚みをx[μm]としたとき、
0<x≦1であれば、ΔMg≧2.0とされ、
1<x≦3であれば、ΔMg≧1.5とされ、
3<x≦5であれば、ΔMg≧1.0とされ、
5<x≦10であれば、ΔMg≧0.5とされ、
10<xであれば、ΔMg≧0.3とされることにより、クラック発生数を0とすることができ、信頼性も改善されることがわかった。

[実験例5]
実験例5では、希土類元素含有量の本体部と保護層とでの差がクラックや信頼性に与える影響を調べた。

(A)誘電体原料配合物の作製
実験例1の場合と同様の操作を経て、BaTiO100モル部に対するDyO3/2のモル部を表9に示すように変更したことを除いて、実験例1における基本原料配合物と同様の組成を有する本体部用の誘電体原料配合物および保護層用の誘電体原料配合物を得た。表9には、本体部用の誘電体原料配合物における希土類元素含有量である「本体部のR」、および保護層用の誘電体原料配合物における希土類元素含有量である「保護層のR」に加えて、「保護層のR」−「本体部のR」である「ΔR」も示されている。

(B)積層セラミックコンデンサの作製
保護層の厚みを5μmに固定しながら、実験例1の場合と同様にして、各試料に係る積層セラミックコンデンサを得た。

(C)特性評価
実験例1の場合と同様に、特性評価を行なった。その結果が表9に示されている。

表9において、試料番号に*を付したものは、この発明の範囲外の比較例である。

ΔRが0を超える試料においては、0または0以下の試料に比べて、クラック発生数の大幅な低減が見られた。また、ΔRをより大きくすることにより、発生数を0にすることができた。また、クラック発生数が0になった試料においては、MTTFも良好なことがわかった。

[実験例6]
実験例6では、実験例5を発展させて、保護層の厚みによる影響を調べた。

(A)誘電体原料配合物の作製
実験例5の場合と同様にして、本体部用の誘電体原料配合物および保護層用の誘電体原料配合物を得た。表10ないし表12には、本体部用の誘電体原料配合物における希土類元素含有量である「本体部のR」、保護層用の誘電体原料配合物における希土類元素含有量である「保護層のR」、および「ΔR」が示されている。

(B)積層セラミックコンデンサの作製
保護層の厚みを表10ないし表12に示すように変更したことを除いて、実験例5の場合と同様にして、各試料に係る積層セラミックコンデンサを得た。

(C)特性評価
実験例1の場合と同様に、特性評価を行なった。クラック発生数が表10に、平均故障時間(MTTF)が表11に、誘電率(ε)が表12にそれぞれ示されている。

まず、表10に示すように、実験例5の場合と同様、ΔRが0を超える試料においては、0または0以下の試料に比べて、クラック発生数の大幅な低減が見られた。

また、保護層の厚みをx[μm]としたとき、
0<x≦1であれば、ΔR≧2.0とされ、
1<x≦3であれば、ΔR≧1.5とされ、
3<x≦5であれば、ΔR≧1.0とされ、
5<x≦10であれば、ΔR≧0.5とされ、
10<xであれば、ΔR≧0.3とされることにより、クラック発生数を0とすることができ、信頼性も改善されることがわかった。

[実験例7]
実験例7は、実験例5から派生したもので、Dy以外の希土類元素を用いながら、希土類元素含有量の本体部と保護層とでの差がクラックや信頼性に与える影響を調べたものである。

(A)誘電体原料配合物の作製
実験例5の場合と同様にして、本体部用の誘電体原料配合物および保護層用の誘電体原料配合物を得た。表13には、用いられた希土類元素R(La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Ho、Er、Tm、Yb、LuおよびYから選ばれる少なくとも1種。)の種類および割合、本体部用の誘電体原料配合物における希土類元素含有量である「本体部のR」、保護層用の誘電体原料配合物における希土類元素含有量である「保護層のR」、および「ΔR」が示されている。

(B)積層セラミックコンデンサの作製
保護層の厚みを5μmに固定しながら、実験例1の場合と同様にして、各試料に係る積層セラミックコンデンサを得た。

(C)特性評価
実験例1の場合と同様に、特性評価を行なった。その結果が表13に示されている。

表13において、試料番号に*を付したものは、この発明の範囲外の比較例である。

表13に示した結果から、希土類元素の種類を変更しても、実験例5の場合と同様の結果が得られることがわかった。

[実験例8]
実験例8についても、実験例5から派生したもので、用いた希土類元素の種類を本体部と保護層とで異ならせた場合において、希土類元素含有量の本体部と保護層とでの差がクラックや信頼性に与える影響を調べたものである。

(A)誘電体原料配合物の作製
本体部用の誘電体原料配合物において、希土類元素RとしてDyを用い、保護層用の誘電体原料配合物において、希土類元素RとしてYを用いながら、実験例5の場合と同様にして、本体部用の誘電体原料配合物および保護層用の誘電体原料配合物を得た。表14には、本体部用の誘電体原料配合物におけるDy含有量である「本体部のDy」、保護層用の誘電体原料配合物におけるY含有量である「保護層のY」、および「保護層のY」−「本体部のDy」である「ΔR」が示されている。

(B)積層セラミックコンデンサの作製
保護層の厚みを5μmに固定しながら、実験例1の場合と同様にして、各試料に係る積層セラミックコンデンサを得た。

(C)特性評価
実験例1の場合と同様に、特性評価を行なった。その結果が表14に示されている。

表14において、試料番号に*を付したものは、この発明の範囲外の比較例である。

表14に示した結果から、本体部と保護層とで希土類元素の種類が異なる場合でも、実験例5または7の場合と同様の結果が得られることがわかった。

[実験例9]
実験例9は、主成分ABOとしてのBaTiOについて、Baの一部をCaまたはSrに置換し、あるいはTiの一部をZrまたはHfに置換した場合において、希土類元素含有量の本体部と保護層とでの差がクラックや信頼性に与える影響を調べたものである。

(A)誘電体原料配合物の作製
まず、BaCOおよびTiOの各粉末に加えて、CaCO、SrCO、ZrOおよびHfOの各粉末を用いて、主成分ABOとなる、表15の「主成分原料」の欄に示す組成の粉末を合成した。

次に、上記主成分100モル部に対して、DyO3/2のモル部を表15の「本体部のR」および「保護層のR」の各欄に示すように変更しながら、MnOを1.0モル部、MgOを1.0モル部、およびSiOを1.5モル部配合したことを除いて、実験例1の場合と同様の操作を経て、本体部用の誘電体原料配合物および保護層用の誘電体原料配合物を得た。表15には、「保護層のR」−「本体部のR」である「ΔR」も示されている。

(B)積層セラミックコンデンサの作製
保護層の厚みを5μmに固定しながら、実験例1の場合と同様にして、各試料に係る積層セラミックコンデンサを得た。

(C)特性評価
実験例1の場合と同様に、特性評価を行なった。その結果が表15に示されている。

表15において、試料番号に*を付したものは、この発明の範囲外の比較例である。

表15に示した結果から、主成分の組成が変更されても、実験例5の場合と同様の結果が得られることがわかった。

[実験例10]
実験例10は、実験例1〜9において副成分として添加されていたMn成分の少なくとも一部を他のM成分(V、Cr、Co、Fe、Cu、NiおよびMo)に置換した場合において、希土類元素含有量の本体部と保護層とでの差がクラックや信頼性に与える影響を調べたものである。

(A)誘電体原料配合物の作製
実験例1の場合と同様の操作を経て、BaTiO100モル部に対して、DyO3/2のモル部を表16の「本体部のR」および「保護層のR」の各欄に示すように変更し、かつM成分(Mn、V、Cr、Co、Fe、Cu、NiおよびMo)を表16の「M成分」の欄に示す種類および割合で用いたことを除いて、実験例1における基本原料配合物と同様の組成を有する本体部用の誘電体原料配合物および保護層用の誘電体原料配合物を得た。表16には、「保護層のR」−「本体部のR」である「ΔR」も示されている。

(B)積層セラミックコンデンサの作製
保護層の厚みを5μmに固定しながら、実験例1の場合と同様にして、各試料に係る積層セラミックコンデンサを得た。

(C)特性評価
実験例1の場合と同様に、特性評価を行なった。その結果が表16に示されている。

表16において、試料番号に*を付したものは、この発明の範囲外の比較例である。

表16に示した結果から、M成分が変更されても、実験例5の場合と同様の結果が得られることがわかった。

この発明の第1の実施形態による積層セラミックコンデンサ1の外観を示す斜視図である。 図1に示した積層セラミックコンデンサ1の断面図である。 図1に示した積層セラミックコンデンサ1に備えるセラミック積層体3の外観を示す斜視図である。 この発明の第2の実施形態を示す、図3に対応する図である。 この発明の第3の実施形態を示す、図3に対応する図である。 この発明の第4の実施形態を示す、図3に対応する図である。

符号の説明

1 積層セラミックコンデンサ
2 セラミック層
3,3a,3b,3c セラミック積層体
4,5 主面
6,7 側面
8,9 端面
10,11 内部電極
12,13 外部電極
14 保護層
15本体部

Claims (9)

  1. 積層された複数のセラミック層をもって構成される、セラミック積層体と、
    前記セラミック積層体の内部であって、前記セラミック層間の特定の界面に沿って形成された、内部電極と、
    前記内部電極と電気的に接続されながら、前記セラミック積層体の外表面の一部を覆うように形成される、外部電極と
    を備え、
    前記セラミック積層体の外表面を規定する表層部における、前記外部電極によって覆われている部分と覆われていない部分との境目を少なくとも含む領域が、保護層によって与えられ、
    前記保護層および前記セラミック積層体における前記保護層以外の本体部を構成するセラミックは、ABO(Aは、Ba、またはBaならびにCaおよびSrの少なくとも一方を含む。Bは、Ti、またはTiならびにZrおよびHfの少なくとも一方を含む。)で表されるペロブスカイト型化合物を主成分とし、かつSiを副成分として含む組成を共通して有するが、
    前記保護層の組成は、前記本体部の組成に比べて、A/B比が高く、
    前記保護層の厚みをx[μm]とし、ΔA/B=(保護層のA/B比)−(本体部のA/B比)としたとき、
    0<x≦1であれば、ΔA/B≧0.020とされ、
    1<x≦3であれば、ΔA/B≧0.015とされ、
    3<x≦5であれば、ΔA/B≧0.010とされ、
    5<x≦10であれば、ΔA/B≧0.005とされ、
    10<xであれば、ΔA/B≧0.003とされる、
    積層セラミック電子部品。
  2. 積層された複数のセラミック層をもって構成される、セラミック積層体と、
    前記セラミック積層体の内部であって、前記セラミック層間の特定の界面に沿って形成された、内部電極と、
    前記内部電極と電気的に接続されながら、前記セラミック積層体の外表面の一部を覆うように形成される、外部電極と
    を備え、
    前記セラミック積層体の外表面を規定する表層部における、前記外部電極によって覆われている部分と覆われていない部分との境目を少なくとも含む領域が、保護層によって与えられ、
    前記保護層および前記セラミック積層体における前記保護層以外の本体部を構成するセラミックは、ABO(Aは、Ba、またはBaならびにCaおよびSrの少なくとも一方を含む。Bは、Ti、またはTiならびにZrおよびHfの少なくとも一方を含む。)で表されるペロブスカイト型化合物を主成分とし、かつSiを副成分として含む組成を共通して有するが、
    前記保護層の組成は、前記本体部の組成に比べて、Mg含有量が多く、
    前記保護層の厚みをx[μm]とし、ΔMg=(保護層のMg量)−(本体部のMg量)[ABO 100モル部に対するモル部]としたとき、
    0<x≦1であれば、ΔMg≧2.0とされ、
    1<x≦3であれば、ΔMg≧1.5とされ、
    3<x≦5であれば、ΔMg≧1.0とされ、
    5<x≦10であれば、ΔMg≧0.5とされ、
    10<xであれば、ΔMg≧0.3とされる、
    積層セラミック電子部品。
  3. 積層された複数のセラミック層をもって構成される、セラミック積層体と、
    前記セラミック積層体の内部であって、前記セラミック層間の特定の界面に沿って形成された、内部電極と、
    前記内部電極と電気的に接続されながら、前記セラミック積層体の外表面の一部を覆うように形成される、外部電極と
    を備え、
    前記セラミック積層体の外表面を規定する表層部における、前記外部電極によって覆われている部分と覆われていない部分との境目を少なくとも含む領域が、保護層によって与えられ、
    前記保護層および前記セラミック積層体における前記保護層以外の本体部を構成するセラミックは、ABO(Aは、Ba、またはBaならびにCaおよびSrの少なくとも一方を含む。Bは、Ti、またはTiならびにZrおよびHfの少なくとも一方を含む。)で表されるペロブスカイト型化合物を主成分とし、かつSiを副成分として含む組成を共通して有するが、
    前記保護層の組成は、前記本体部の組成に比べて、希土類元素(La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、LuおよびYから選ばれる少なくとも1種。)含有量が多く、
    前記保護層の厚みをx[μm]とし、ΔR=(保護層の希土類元素量)−(本体部の希土類元素量)[ABO 100モル部に対するモル部]としたとき、
    0<x≦1であれば、ΔR≧2.0とされ、
    1<x≦3であれば、ΔR≧1.5とされ、
    3<x≦5であれば、ΔR≧1.0とされ、
    5<x≦10であれば、ΔR≧0.5とされ、
    10<xであれば、ΔR≧0.3とされる、
    積層セラミック電子部品。
  4. 前記保護層は、前記本体部に比べて、Si濃度が高い、請求項1ないしのいずれかに記載の積層セラミック電子部品。
  5. 前記セラミック積層体は、相対向する第1および第2の主面と相対向する第1および第2の側面と相対向する第1および第2の端面とを有する直方体状をなし、前記外部電極は、前記第1および第2の端面の各々ならびに前記第1および第2の端面の各々に隣接する前記主面および前記側面の各一部を覆うように形成される、請求項1ないしのいずれかに記載の積層セラミック電子部品。
  6. 前記保護層は、前記セラミック積層体の前記第1および第2の主面ならびに前記第1および第2の側面に沿って形成される、請求項に記載の積層セラミック電子部品。
  7. 前記保護層は、前記セラミック積層体の前記第1および第2の主面に沿って形成される、請求項に記載の積層セラミック電子部品。
  8. 前記保護層は、前記セラミック積層体の前記第1および第2の側面に沿って形成される、請求項に記載の積層セラミック電子部品。
  9. 前記保護層は、前記セラミック積層体の前記第1および第2の主面ならびに前記第1および第2の側面における、前記第1および第2の端面の各々の近傍にのみ沿って形成される、請求項に記載の積層セラミック電子部品。
JP2008212844A 2008-08-21 2008-08-21 積層セラミック電子部品 Active JP5315856B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008212844A JP5315856B2 (ja) 2008-08-21 2008-08-21 積層セラミック電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008212844A JP5315856B2 (ja) 2008-08-21 2008-08-21 積層セラミック電子部品

Publications (2)

Publication Number Publication Date
JP2010050263A JP2010050263A (ja) 2010-03-04
JP5315856B2 true JP5315856B2 (ja) 2013-10-16

Family

ID=42067117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008212844A Active JP5315856B2 (ja) 2008-08-21 2008-08-21 積層セラミック電子部品

Country Status (1)

Country Link
JP (1) JP5315856B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5077393B2 (ja) * 2010-06-15 2012-11-21 Tdk株式会社 セラミック電子部品およびその製造方法
KR101141457B1 (ko) 2010-12-08 2012-05-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조방법
CN106158367A (zh) * 2011-03-03 2016-11-23 株式会社村田制作所 陶瓷电容器组件的制造方法
KR101548773B1 (ko) 2011-08-22 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조
KR101422920B1 (ko) * 2012-09-06 2014-07-23 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101444534B1 (ko) * 2012-09-27 2014-09-24 삼성전기주식회사 적층 세라믹 전자 부품
JP5900449B2 (ja) * 2012-12-28 2016-04-06 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
JP5987812B2 (ja) 2013-01-25 2016-09-07 株式会社村田製作所 積層コンデンサ、テーピング積層コンデンサ連及び積層コンデンサの実装構造
JP5696821B2 (ja) 2013-03-19 2015-04-08 株式会社村田製作所 積層セラミックコンデンサ
JP6627916B2 (ja) * 2014-05-21 2020-01-08 株式会社村田製作所 積層セラミックコンデンサ
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 Multilayer ceramic capacitor
JP6370744B2 (ja) * 2015-06-24 2018-08-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
KR101701049B1 (ko) * 2015-08-07 2017-01-31 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법
JP6571590B2 (ja) * 2016-05-26 2019-09-04 太陽誘電株式会社 Multilayer ceramic capacitor
JP2018037492A (ja) 2016-08-30 2018-03-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
CN110415975A (zh) * 2019-09-12 2019-11-05 南安市兴天工业设计有限公司 一种层叠陶瓷电容器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226613A (en) * 1986-03-28 1987-10-05 Nec Corp Manufacture of trimmer type laminated ceramic capacitor
JP2004221268A (ja) * 2003-01-14 2004-08-05 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP4022162B2 (ja) * 2003-03-26 2007-12-12 京セラ株式会社 積層型電子部品およびその製法

Also Published As

Publication number Publication date
JP2010050263A (ja) 2010-03-04

Similar Documents

Publication Publication Date Title
KR100438517B1 (ko) 내환원성 유전체 세라믹 콤팩트 및 적층 세라믹 커패시터
US6939822B2 (en) Dielectric ceramic, methods for making and evaluating the same, and monolithic ceramic electronic component
JP4626892B2 (ja) 誘電体セラミック、及び積層セラミックコンデンサ
JP3567759B2 (ja) 誘電体セラミック組成物および積層セラミックコンデンサ
JP5151990B2 (ja) Dielectric ceramic and multilayer ceramic capacitor using the same
KR101729284B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
KR100313233B1 (ko) 유전체 세라믹 조성물 및 적층 세라믹 커패시터
JP4110978B2 (ja) 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
US7172985B2 (en) Dielectric ceramic capacitor comprising non-reducible dielectric
JP4295179B2 (ja) 電子部品およびその製造方法
KR101646913B1 (ko) 적층 세라믹 콘덴서
EP1767507B1 (en) Dielectric ceramic composition and laminated ceramic capacitor
JP4591448B2 (ja) 誘電体セラミック及びその製造方法、並びに積層セラミックコンデンサ
JP5455164B2 (ja) 誘電体磁器組成物、及び積層セラミックコンデンサ
JP5375994B2 (ja) 積層セラミックコンデンサ
KR100259321B1 (ko) 유전체 세라믹 조성물 및 이를 이용한 적층 세라믹 커패시터
KR101200129B1 (ko) 유전체 세라믹 조성물 및 적층 세라믹 콘덴서
US7439203B2 (en) Electronic device, dielectric ceramic composition and the production method
US6829137B2 (en) Dielectric ceramic and monolithic ceramic capacitor including same
JP4491794B2 (ja) 誘電体セラミック、及び積層セラミックコンデンサ
KR101200177B1 (ko) 적층 세라믹 콘덴서
JP4428187B2 (ja) 誘電体磁器組成物及び電子部品
US8179662B2 (en) Monolithic ceramic capacitor
US8582277B2 (en) Laminated type ceramic electronic parts
KR100814205B1 (ko) 전자 부품, 유전체 자기 조성물 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Ref document number: 5315856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150