JP7314983B2 - 積層セラミックコンデンサ - Google Patents

Description

この発明は、積層セラミックコンデンサに関する。

近年、大容量かつ小型の積層セラミックコンデンサが求められている。このような積層セラミックコンデンサは、例えば、内部電極が印刷される内層用誘電体層と内部電極とが交互に積層され、さらに、その上面と下面に外層用セラミック層が積層され、直方体状に形成された積層体を有する。そしてその積層体の両端面に形成された外部電極を有する。このような積層セラミックコンデンサには、積層体の側面において内部電極が外部電極に接続してしまうことを防止するため、側面上にサイドマージン部と言われる誘電体層が形成されたものがある。

特許文献１には、前述したようなサイドマージン部を有する積層セラミックコンデンサの製造方法が開示されている。特許文献１に記載の積層セラミックコンデンサの製造方法ではまず、内部電極となる導電膜を表面に形成されたセラミックグリーンシートが積層される。次にマザー積層体が形成され、そのマザー積層体を切断するにあたり、外部電極が形成されない側面において導電膜が露出するように切断される。その結果、積層体チップが得られる。そして、切断された積層体チップの両側に露出した内部電極に対してサイドマージン部となるセラミックスラリーが塗布される。これにより、積層体チップの全幅にわたって内部電極を形成することが可能となるため、静電容量の取得効率を高めるとともに静電容量のばらつきを少なくすることができる。

特開昭６１－２４８４１３号公報

しかしながら、特許文献１の積層セラミックコンデンサは、例えば、より小さい積層セラミックコンデンサのサイズで、より大きな静電容量を得ることを目的としてサイドマージン部の厚み、すなわち、積層体の幅方向に沿った寸法を小さくすると、サイドマージン部の十分な強度が得られない。これにより、特許文献１の積層セラミックコンデンサは、十分な抗折強度が得られないという問題があった。さらに、サイドマージン部に亀裂や欠けが生じ易くなり、その亀裂や欠けから水分が侵入してしまう。これにより、特許文献１の積層セラミックコンデンサの絶縁性が低下してしまうという問題があった。

この発明の主たる目的は、サイドマージン部の幅方向の寸法が小さくても、サイドマージン部の強度の向上を図れ、信頼性の向上した積層セラミックコンデンサを提供することである。

この発明に係る積層セラミックコンデンサは、積層された複数の誘電体層と複数の内部電極を含む積層体と、内部電極に電気的に接続された外部電極とを備えた積層セラミックコンデンサであって、積層体は、積層方向において相対する第１の主面および第２の主面、積層方向と直交する幅方向において相対する第１の側面および第２の側面、並びに積層方向および幅方向と直交する長さ方向において相対する第１の端面および第２の端面を含む直方体状に形成され、複数の内部電極は、第１の端面に露出する第１の内部電極と、第１の内部電極と誘電体層を介して対向するように第２の端面に露出する第２の内部電極とを含み、積層体は、誘電体層と、第１の内部電極および第２内部電極とを複数積層して構成される内層部と、複数の前記誘電体層を有し、内層部を積層方向から挟むように配置される外層部と、内層部と外層部とを前記幅方向から複数のセラミック層で挟むように形成されたサイドマージン部を有し、複数の外部電極は、第１の端面を覆うように形成され、且つ第１の内部電極に電気的に接続された第１の外部電極と、第２の端面を覆うように形成され、且つ第２の内部電極に接続された第２の外部電極とを含み、サイドマージン部は、積層体の長さ方向中央部において、積層方向と幅方向に平行な断面で見たとき、第１の側面および第２の側面を含むアウター層と、アウター層よりも幅方向内側に位置するインナー層とを有し、内部電極の端部にはＳｉが偏析しており、アウター層のＳｉのｍｏｌ数／Ｔｉのｍｏｌ数が３．０以上７．０以下であり、インナー層のＳｉのｍｏｌ数／Ｔｉのｍｏｌ数が１．０以上４．０以下であり、アウター層の幅方向に沿った寸法は、５μｍ以上２０μｍ以下であり、インナー層の幅方向に沿った寸法は、０．１μｍ以上２０μｍ以下であり、且つアウター層の幅方向に沿った寸法は、インナー層の幅方向に沿った寸法よりも大きい、積層セラミックコンデンサである。
また、この発明に係る積層セラミックコンデンサでは、積層体は、第１の側面および第２の側面における第１の内部電極および第２の内部電極の露出面は、第１の内部電極および第２の内部電極の中央部よりもＳｉを多く含むことが好ましい。
さらに、この発明に係る積層セラミックコンデンサでは、サイドマージン部のＳｉのｍｏｌ数／Ｔｉのｍｏｌ数は、１．０以上７．０以下であることが好ましい。
またさらに、この発明に係る積層セラミックコンデンサでは、サイドマージン部の幅方向に沿った寸法は５μｍ以上４０μｍ以下であることが好ましい。

この発明に係る積層セラミックコンデンサでは、積層体の内層部および外層部を幅方向から複数のセラミック層で挟むように形成されたサイドマージン部を有し、サイドマージン部は、積層体の長さ方向中央部において、積層方向と幅方向に平行な断面で見たとき、第１の側面および第２の側面を含むアウター層と、アウター層よりも幅方向内側に位置するインナー層とを有するサイドマージン部とを含み、アウター層におけるＳｉの含有量は、インナー層におけるＳｉの含有量よりも大きく、アウター層のＳｉのｍｏｌ数／Ｔｉのｍｏｌ数が３．０以上７．０以下であり、インナー層のＳｉのｍｏｌ数／Ｔｉのｍｏｌ数が１．０以上４．０以下であり、アウター層の幅方向に沿った寸法は、５μｍ以上２０μｍ以下であり、インナー層の幅方向に沿った寸法は、０．１μｍ以上２０μｍ以下であるので、サイドマージン部の強度を向上させることができるため、積層セラミックコンデンサの抗折強度が向上する。また、サイドマージン部の亀裂や欠けが生じ難くなり、水分の進入を防止することができることから、積層セラミックコンデンサの絶縁性を確保することができる。その結果、信頼性の向上した積層セラミックコンデンサを提供することができる。

この発明によれば、サイドマージン部の幅方向の寸法が小さくても、サイドマージン部の強度の向上を図れ、信頼性の向上した積層セラミックコンデンサを提供することができる。

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

実施の形態の積層セラミックコンデンサの外観斜視図である。 実施の形態の積層セラミックコンデンサを示す図１のＡ－Ａ断面図である。 実施の形態の積層セラミックコンデンサを示す図１のＢ－Ｂ断面図である。 実施の形態の積層セラミックコンデンサを示す図３のＣ部拡大図である。 実施の形態の積層セラミックコンデンサが備えるサイドマージン部のＳｉの偏析部分をＷＤＸにより撮像した図である。 実施の形態の積層セラミックコンデンサが備えるサイドマージン部表面近傍のＭｇの偏析部分をＷＤＳにより撮像した図である。 実施の形態の積層セラミックコンデンサが備えるサイドマージン部表面近傍のＮｉの偏析部分をＷＤＳにより撮像した図である。 実施の形態の積層セラミックコンデンサが備えるサイドマージン部表面近傍のＳｉの偏析部分をＷＤＳにより撮像した図である。 この発明に係る積層セラミックコンデンサの製造方法を説明するための図であり、（ａ）が導電膜の形成されたセラミックグリーンシートを示す概略図、（ｂ）が導電膜の形成されたセラミックグリーンシートを積層する様子を示した模式図である。 この発明に係る積層セラミックコンデンサの製造方法において得られる積層体チップの外観の一例を示す斜視図である。 サイドマージン部表面近傍のポア面積率とサイドマージン部表面のビッカース硬度との関係を示す図である。

１．積層セラミックコンデンサ
この発明に係る積層セラミックコンデンサの一実施例について、図１～４を参照して説明する。図１は、実施の形態の積層セラミックコンデンサを示す外観斜視図である。図２は、実施の形態の積層セラミックコンデンサを示す図１のＡ－Ａ断面図である。図３は、実施の形態の積層セラミックコンデンサを示す図１のＢ－Ｂ断面図である。図４は、実施の形態の積層セラミックコンデンサを示す図３のＣ部拡大図である。

図１に示されるように、この実施の形態の積層セラミックコンデンサ１０は、概略、積層体１２と、積層体１２の両端面にそれぞれ形成された第１および第２の外部電極４０、４２とから構成される。

本発明に係る積層セラミックコンデンサ１０の大きさは“長さ（Ｌ）方向の寸法×幅（Ｗ）方向の寸法×積層（Ｔ）方向の寸法”として記載すると例えば、“１．６ｍｍ×０．８ｍｍ×０．８ｍｍ”、“１．０ｍｍ×０．５ｍｍ×０．５ｍｍ”、“０．６ｍｍ×０．３ｍｍ×０．３ｍｍ”、“０．４ｍｍ×０．２ｍｍ×０．２ｍｍ”、“０．２ｍｍ×０．１ｍｍ×０．１ｍｍ”といった大きさとなることが通常想定される。

図１に示されるように積層体１２は、略直方体状に形成される。この積層体１２は幅（Ｗ）方向および積層（Ｔ）方向に沿って延びる第１の端面１３および第２の端面１４と、長さ（Ｌ）方向および積層（Ｔ）方向に沿って延びる第１の側面１５および第２の側面１６と、長さ（Ｌ）方向および幅（Ｗ）方向に沿って延びる第１の主面１７および第２の主面１８とを有する。第１の端面１３および第２の端面１４は互いに対向し、第１の側面１５および第２の側面１６は互いに対向し、そして第１の主面１７および第２の主面１８は互いに対向する。また、第１の側面１５および第２の側面１６は、第１の端面１３および第２の端面１４に直交し、第１の主面１７および第２の主面１８は、第１の端面１３および第１の側面１５に直交する。なお、積層体１２は、略直方体の形状を有していれば、角部および稜部には、丸み等が形成されていることが好ましい。

図２に示されるように、積層体１２は、内層用セラミック層２０同士の界面に、第１の内部電極２２が配設され、第１の内部電極２２と対向するように内層用セラミック層２０を挟んで第２の内部電極２４が配設されている。このような内層用セラミック層２０、第１の内部電極２２および第２の内部電極２４の組み合わせを複数積層することで内層部２６を構成する。この内層部２６を積層（Ｔ）方向から挟むように外層部２８及び外層部３０が設けられる。外層部２８は、複数の外層用セラミック層４６を有し、外層部３０は、複数の外層部セラミック層４８を有する。内層部２６および外層部２８、３０を幅（Ｗ）方向から挟むようにサイドマージン部３２及び３４が設けられる。これらサイドマージン部３２及び３４は、複数のサイドマージン用セラミック層により構成される。換言すると、内層部２６は、積層（Ｔ）方向に沿って、第１の主面１７に最も近い第１の内部電極２２ｂと、第２の主面１８に最も近い第２の内部電極２４ｂに挟まれた領域である。また、サイドマージン部３２、３４は、積層体１２を積層（Ｔ）方向からみた断面において、第１の内部電極２２および第２の内部電極２４が存在しない領域である。

複数の内層用セラミック層２０それぞれは、第１の内部電極２２と、第２の内部電極２４との間に挟まれるように形成される。内層用セラミック層２０は、例えば、Ｂａ、Ｔｉを含有するペロブスカイト型化合物を主成分とし、ペロブスカイト構造を備える誘電体セラミック粒子からなる。また、これらの主成分に、Ｓｉ、ＭｇおよびＢａのうちの少なくとも一種が添加剤として加えられてもよい。添加剤は、セラミック粒子間に存在する。焼成後の内層用セラミック層２０の厚みは、０．２μｍ以上１０μｍ以下となる。

積層体１２では、上下に配設された外層部２８、３０を構成する外層用セラミック層４６、４８は、内層用セラミック層２０と同じ誘電体セラミック材料から形成される。なお、外層用セラミック層４６、４８は、内層用セラミック層２０と異なる材料で形成されてもよい。また、外層用セラミック層４６、４８がそれぞれ複層構造である場合、最も第１および第２の内部電極２２ｂ、２４ｂの側に位置する外層用セラミック層４６、４８のＳｉの偏析部分よりも、その他の外層用セラミック層４６、４８の偏析部分のほうが多いことが好ましい。これにより、積層セラミックコンデンサ１０の積層（Ｔ）方向側からの抗折強度を向上させることができる。なお、焼成後の外層部２８、３０の厚みは、１５μｍ以上４０μｍ以下となる。なお、外層用セラミック層４６、４８それぞれは、複数ではなく単層構造であってもよい。

第１の内部電極２２と第２の内部電極２４とは、積層（Ｔ）方向において、内層用セラミック層２０を介して対向している。この第１の内部電極２２と第２の内部電極２４とが、内層用セラミック層２０を介して対向している部分により静電容量が発生する。

内層用セラミック層２０は、幅（Ｗ）方向および長さ（Ｌ）方向に沿って延びており、複数の第１の内部電極２２それぞれは、内層用セラミック層２０に沿って平板状に延びる。複数の第１の内部電極２２それぞれは、積層体１２の第１の端面１３に引き出され、第１の外部電極４０に電気的に接続される。また、複数の第２の内部電極２４それぞれは、第１の内部電極２２と内層用セラミック層２０を介して対向するように平板状に延びる。複数の第２の内部電極２４それぞれは、積層体１２の第２の端面１４に引き出され、第２の外部電極４２に電気的に接続される。

第１および第２の内部電極２２、２４それぞれの厚みは、例えば０．３μｍ以上２．０μｍ以下である。第１および第２の内部電極２２、２４は、Ｎｉを含むことが好ましい。なお、Ｎｉ以外に、例えば、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕなどの金属を含むことができる。なお、第１および第２の内部電極２２、２４は、内層用セラミック層２０と同じ誘電体粒子を含んでもよい。

図４に示されるように、第１および第２の内部電極２２、２４の最もサイドマージン部３２、３４側に露出している面を含む部位には、Ｓｉが偏析している。Ｓｉはサイドマージン部から幅（Ｗ）方向の中央部に向かって、少なくとも０．５μｍ以下の範囲内には内部電極に偏析領域を有しており、偏析部２２ａ、２４ａを形成している。換言すると、偏析部２２ａは、第１の内部電極２２のサイドマージン部３２、３４側に形成されており、偏析部２４ａは、第２の内部電極２４のサイドマージン部３２、３４側に形成されている。この偏析部２２ａ、２４ａにより、積層セラミックコンデンサ１０の抗折強度が向上する。

積層体１２を積層（Ｔ）方向からの断面としてみて、第１の内部電極２２と第２の内部電極２４が存在しない領域をサイドマージン部３２、３４とすると、サイドマージン部３２、３４が、複数のサイドマージン層を有し、最も内部電極２２、２４側のサイドマージン層より、それ以外のサイドマージン層のＳｉの含有量が多いので、サイドマージン部３２、３４の強度を上げることができる。これにより、積層セラミックコンデンサ１０の抗折強度を向上させることができる。さらに、サイドマージン部３２、３４に亀裂や欠けが生じ難くなり、水分の浸入を防止できる。これにより、積層セラミックコンデンサ１０の絶縁性を確保することができる。その結果、十分に信頼性のある積層セラミックコンデンサ１０を得ることができる。

また、積層体１２が、第１の内部電極２２および第２の内部電極２４はサイドマージン部３２、３４側に偏析部２２ａ、２４ａを含んでおり、偏析部２２ａ、２４ａは、Ｓｉを含む場合、積層セラミックコンデンサの抗折強度をさらに向上させることができる。サイドマージン部３２、３４それぞれは、積層体１２の第１および第２の側面１５、１６側に位置するアウター層３２ａ、３４ａと、第１および第２の内部電極２２、２４側に位置するインナー層３２ｂ、３４ｂとを含む複層構造である。なお、サイドマージン部３２、３４が複層構造であることは、アウター層３２ａ、３４ａとインナー層３２ｂ、３４ｂにおける焼結性の違いにより、光学顕微鏡を用いて観察することで容易に確認することができる。

焼成後のサイドマージン部３２、３４の幅（Ｗ）方向の寸法は、例えば５μｍ以上４０μｍ以下とする。より好ましくは、２０μｍ以下である。また、アウター層３２ａ、３４ａの幅（Ｗ）方向の寸法は、インナー層３２ｂ、３４ｂの幅（Ｗ）方向の寸法よりも大きい。具体的には、アウター層３２ａ、３４ａの幅（Ｗ）方向の寸法は、５μｍ以上２０μｍ以下である。インナー層３２ｂ、３４ｂの幅（Ｗ）方向の寸法は、０．１μｍ以上２０μｍ以下である。

なお、この発明におけるサイドマージン部３２、３４の幅（Ｗ）方向の寸法とは、積層（Ｔ）方向に沿って、サイドマージン部３２、３４の寸法を複数箇所で測定し、測定結果により算出された平均寸法を意味する。測定方法は次の通りである。まず、積層セラミックコンデンサ１０の幅（Ｗ）方向と積層（Ｔ）方向を含む面（以下、「ＷＴ断面」という）を露出させる。次に、ＷＴ断面の第１および第２の内部電極２２、２４の幅（Ｗ）方向の端部とサイドマージン部３２、３４のうちいずれか一方のサイドマージン部が同一視野に収まるように光学顕微鏡により撮像する。撮像箇所は積層（Ｔ）方向において、上部、中央部および下部の３箇所をそれぞれ撮像する。そして、上部、中央部および下部において、第１および第２の内部電極２２、２４の幅（Ｗ）方向の端部から第１および第２の側面１５、１６に向かって幅（Ｗ）方向に平行な複数の線分をそれぞれ引き、それぞれの線分の長さを測定する。このように測定した線分の長さについて、上部、中央部および下部それぞれの平均値を算出する。また、それぞれの平均値をさらに平均化することでサイドマージン部３２、３４の厚み寸法が得られる。

サイドマージン部３２、３４は、例えば、ＢａＴｉＯ₃などの主成分からなるペロブスカイト構造を備える誘電体セラミック材料からなる。これらの主成分にＳｉが添加剤として加えられ、セラミック粒子間にそれらの添加剤が偏析している部分が存在する。Ｓｉの偏析部分が存在することにより、サイドマージン部３２、３４の抗折強度が向上する。Ｓｉは、アウター層３２ａ、３４ａでは、Ｓｉのｍｏｌ数／Ｔｉのｍｏｌ数が３．０以上７．０以下添加され、インナー層３２ｂ、３４ｂでは、Ｓｉのｍｏｌ数／Ｔｉのｍｏｌ数が１．０以上４．０以下添加される。特に、アウター層３２ａ、３４ａのＳｉの偏析部分は、インナー層３２ｂ、３４ｂのＳｉの偏析部分よりも多く存在している。

図５は、積層セラミックコンデンサ１０が備えるサイドマージン部のＳｉの偏析部分を波長分散型Ｘ線分析装置（以後、ＷＤＸと呼ぶ）により撮像した図である。サイドマージン部３２、３４のＳｉの偏析部分は、積層体１２の長さ（Ｌ）方向の略中央において、ＷＴ断面を露出させた後、ＷＤＸを用いて観察することで確認することができる。さらに、第１および第２の内部電極２２、２４の最もサイドマージン部３２、３４側には、Ｓｉの偏析部２２ａ、２４ａが形成されていることを確認することができる。なお、ＳｉだけでなくＭｇの偏析も確認されている。図６～８は、積層セラミックコンデンサ１０の同じ箇所（サイドマージン部表面近傍）をＷＤＳにより撮像した図であり、図６がＭｇの偏析部分を撮像した図、図７がＮｉの偏析部分を撮像した図、図８がＳｉの偏析部分を撮像した図である。

内層用セラミック層２０、アウター層３２ａ、３４ａおよびインナー層３２ｂ、３４ｂそれぞれのセラミック粒子間における添加剤であるＢａの量は、
内層用セラミック層２０＜アウター層３２ａ、３４ａ＜インナー層３２ｂ、３４ｂ、
である。
このように、内層用セラミック層２０、アウター層３２ａ、３４ａおよびインナー層３２ｂ、３４ｂそれぞれのセラミック粒子間におけるＢａの含有量が異なる。なお、Ｂａの含有量の違いは、ＴＥＭ分析により見出すことができる。

また、内層部２６、サイドマージン部３２、３４のアウター層３２ａ、３４ａおよびインナー層３２ｂ、３４ｂにおけるＢａの含有量は、Ｔｉが１ｍｏｌに対するｍｏｌ比が、センター値で、
アウター層３２ａ、３４ａは、１．０１より大きく１．０２０以下、
インナー層３２ｂ、３４ｂは、１．０２０より大きく１．０４０未満、
内層部２６は、０．９９より大きく１．０１未満、
であるように調合される。

なお、上記したｍｏｌ比を確認する方法は、次の通りである。まず、サイドマージン部３２、３４側から積層体１２のサイドマージン部３２、３４におけるアウター層３２ａ、３４ａおよびインナー層３２ｂ、３４ｂを研磨する。次に、研磨することにより得られたアウター層３２ａ、３４ａおよびインナー層３２ｂ、３４ｂの粉それぞれを酸により溶解する。そして、ＩＣＰ発光分光分析を行うことにより、アウター層３２ａ、３４ａおよびインナー層３２ｂ、３４ｂそれぞれが上記ｍｏｌ比であるかの確認をすることができる。

アウター層３２ａ、３４ａのセラミック粒子間のＢａの含有量に対して、インナー層３２ｂ、３４ｂのセラミック粒子間のＢａの含有量が１００％を超えて１４０％未満の範囲で多く添加される。

また、サイドマージン部３２、３４は、内部電極側から側面側に向かって空隙部が減少するように形成される。すなわち、アウター層３２ａ、３４ａにおける空隙部は、インナー層３２ｂ、３４ｂにおける空隙部よりも少ない。これにより、サイドマージン部３２、３４から積層体１２の内側への水分の侵入が抑制されるため、積層セラミックコンデンサ１０の耐湿性を向上させることができる。さらに、積層セラミックコンデンサ１０の絶縁性を確保することができる。

（第１および第２の外部電極４０、４２）
第１の外部電極４０は、積層体１２の第１の端面１３を覆うように形成され、且つ積層体１２の第１の端面１３に引き出された第１の内部電極２２と電気的に接続される。また、第２の外部電極４２は、積層体１２の第２の端面１４を覆うように形成され、且つ積層体１２の第２の端面１４に引き出された第２の内部電極２４と電気的に接続される。

図１及び図２に示されるように、第１の外部電極４０は、ベース電極層４０ａ、そのベース電極層４０ａの表面に形成された下層めっき４０ｂ、及びその下層めっき４０ｂの表面に形成された上層めっき４０ｃとを含む３層構造である。ベース電極層４０ａは、積層体１２の第１の端面１３の全体を覆うように設けられるとともに、その端面１３を覆う部分から、第１の側面１５および第２の側面１６それぞれの一部並びに第１の主面１７および第２の主面１８それぞれの一部を覆うように設けられる。

図１及び図２に示されるように、第２の外部電極４２は、ベース電極層４２ａと、そのベース電極層４２ａの表面に形成された下層めっき４２ｂと、その下層めっき４２ｂの表面に形成された上層めっき４２ｃとを含む３層構造である。ベース電極層４２ａは、積層体１２の第２の端面１４の全体を覆うように設けられるとともに、その端面１４を覆う部分から、第１の側面１５および第２の側面１６それぞれの一部並びに第１の主面１７および第２の主面１８それぞれの一部を覆うように設けられる。

ベース電極層４０ａ、４２ａは、焼付けにより形成されたＣｕを含むことが好ましい。なお、Ｃｕ以外に、例えば、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、またはＡｕなどを含むことができる。また、ベース電極層４０ａ、４２ａは、複数層であってもよい。なお、ベース電極層４０ａ、４２ａは、第１の内部電極２２および第２の内部電極２４と同時焼成した、いわゆるコファイアにより形成されてもよいし、導電性ペーストを塗布して焼き付けた、いわゆるポストファイアにより形成されてもよい。また、ベース電極層４０ａ、４２ａは、直接めっきにより形成されていてもよいし、導電性粒子と熱硬化性樹脂を含む樹脂層を硬化させることにより形成されてもよい。

下層めっき４０ｂ、４２ｂは、はんだ喰われを防止するためにＮｉを含むことが好ましい。また、上層めっき４０ｃ、４２ｃは、実装性を高めるためにＳｎを含むことが好ましい。なお、下層めっき４０ｂ、４２ｂはＮｉ以外に、または上層めっき４０ｃ、４２ｃとして、Ｓｎ以外に、例えば、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、又はＡｕなどを含むことができる。なお、ベース電極層４０ａと下層めっき４０ｂとの間、およびベース電極層４２ａと下層めっき４２ｂとの間に、応力緩和用の導電性樹脂層が形成されてもよい。また、積層体１２に直接めっきすることで、めっきにより第１および第２の外部電極４０、４２が形成されてもよい。

なお、外部電極４０、４２として直接めっきする場合、第１および第２の内部電極２２、２４としてＮｉを用いる場合、下層めっき４０ｂ、４２ｂとしてＮｉと接合性のよいＣｕを用いることが好ましい。さらに、上層めっき４０ｃ、４２ｃは、下層めっき４０ｂ、４２ｂの表面に形成された上層めっき第１層と、上層めっき第１層の表面に形成された上層めっき第２層とを含む２層構造であることが好ましい。上層めっき第１層は、はんだ喰われを防止する機能を有するＮｉを含むことが好ましい。上層めっき第２層は、はんだ濡れ性のよいＳｎやＡｕを含むことが好ましい。

図３に示されるように、この実施の形態の積層セラミックコンデンサ１０は、そのサイドマージン部３２、３４が、複数の層からなる。サイドマージン部３２は、アウター層３２ａおよびインナー層３２ｂを有する。インナー層３２ｂは、第１および第２の内部電極２２、２４とアウター層３２ａの間に配置されている。最も第１および第２の内部電極２２、２４側に配置されているインナー層３２ｂより、インナー層３２ｂ以外のサイドマージン層であるアウター層３２ａのＳｉの含有量が多い。サイドマージン部３４は、アウター層３４ａおよびインナー層３４ｂを有する。インナー層３４ｂは、第１および第２の内部電極２２、２４とアウター層の間に配置されている。最も第１および第２の内部電極２２、２４側に配置されているインナー層３４ｂより、インナー層３４ｂ以外のサイドマージン層であるアウター層３４ａのＳｉの含有量が多い。これにより、サイドマージン部３２、３４の強度の向上を図ることができるため、積層セラミックコンデンサ１０の抗折強度が向上する。さらに、サイドマージン部３２、３４に亀裂や欠けが生じ難くなり、水分の浸入を防止することができるため、積層セラミックコンデンサ１０の絶縁性を確保することができる。その結果、信頼性の向上した積層セラミックコンデンサ１０を提供することができる。また、アウター層３２ａ、３４ａとインナー層３２ｂ、３４ｂとの間には界面が存在し、この界面により積層セラミックコンデンサ１０にかかる応力を緩和することができる。

また、この実施の形態の積層セラミックコンデンサ１０は、その第１および第２の内部電極２２、２４の中央部よりも最もサイドマージン部３２、３４側の表面にＳｉを多く含む。その結果、サイドマージン部３２、３４の強度をさらに向上させることができる。

さらに、この実施の形態の積層セラミックコンデンサ１０は、そのサイドマージン部３２、３４のＳｉの含有量をＳｉのｍｏｌ数／Ｔｉのｍｏｌ数で計算すると１．０以上７．０以下である。Ｓｉのｍｏｌ数／Ｔｉのｍｏｌ数が１．０未満の場合、サイドマージン部３２、３４の焼結が不十分になり、ポーラスが増え、十分な抗折強度の向上が望めない。一方、Ｓｉのｍｏｌ数／Ｔｉのｍｏｌ数が７．０を超える場合、Ｓｉが内部電極に過剰に拡散し、過焼結となり絶縁抵抗値などの信頼性が低下する。

またさらに、この実施の形態の積層セラミックコンデンサ１０は、積層体１０の幅方向において、そのサイドマージン部３２、３４の寸法が、５μｍ以上４０μｍ以下である。サイドマージン部３２、３４が４０μｍを超えると必要とする容量を確保できなくなる。５μｍ未満では、サイドマージン部３２、３４の焼結が十分に進まず、緻密なサイドマージン部３２、３４が得られない。サイドマージン部が緻密でないと外部からの水分侵入が容易になる。

２．積層セラミックコンデンサの製造方法
つづいて、積層セラミックコンデンサの製造方法について説明する。図９は、この実施の形態の積層セラミックコンデンサの製造方法を説明するための図であり、（ａ）が導電膜の形成されたセラミックグリーンシートを示す概略図、（ｂ）が導電膜の形成されたセラミックグリーンシートを積層する様子を示した模式図である。図１０は、この実施の形態の積層セラミックコンデンサの製造方法において得られる積層体チップの外観の一例を示す斜視図である。

（１）積層体チップの形成
まず、誘電体セラミック材料として、ＢａおよびＴｉを含むペロブスカイト型化合物が準備される。この誘電体セラミック材料から得られる誘電体粉末に、添加剤として、Ｓｉ、ＭｇおよびＢａのうちの少なくとも一種、並びに有機バインダ、有機溶剤、可塑剤および分散剤を所定の割合で混合することにより、セラミックスラリーが作製される。セラミックスラリーは、複数枚の樹脂フィルム（図示せず）の表面にセラミックグリーンシート５０ａと５０ｂが成形される。セラミックグリーンシート５０ｂは、セラミックグリーンシート５０ａと交互に積層されるものであり、セラミックグリーンシート５０ａ（５０ｂ）の成形は、例えば、ダイコータ、グラビアコータおよびマイクログラビアコータなどを用いて行われる。

次に、図９（ａ）に示すように、セラミックグリーンシート５０ａ（５０ｂ）の表面に、内部電極用導電性ペーストをＸ方向にストライプ状に印刷し、乾燥する。なお、以下内部電極用導電性ペーストがストライプ状に伸びる方向をＸ方向とする。また、導電膜５２ａ、５２ｂの幅方向をＹ方向とする。このようにして、第１の内部電極２２（第２の内部電極２４）となる導電膜５２ａ（５２ｂ）が形成される。印刷方法は、スクリーン印刷、インクジェット印刷、グラビア印刷など各種の方法を用いることができる。導電膜５２ａ、５２ｂの厚みは、例えば１．５μｍ以下とする。

はじめに外層部２８となる導電膜の形成されていないセラミックグリーンシートが所定枚数積み重ねられ、次に、図９（ｂ）に示すように、導電膜５２ａ、５２ｂの印刷された複数枚のセラミックグリーンシート５０ａ、５０ｂが、Ｙ方向にずらされ、積層され内層部２６となる。さらに、内層部２６上に外層部３０となる導電膜の形成されていないセラミックグリーンシートが所定枚数積み重ねられ、マザー積層体が得られる。

次に、得られたマザー積層体はプレスされる。マザー積層体をプレスする方法は、剛体プレス、静水圧プレスなどの方法を用いることができる。

次に、プレスされたマザー積層体がチップ形状にカットされ、図１０に示される積層体チップ６０が得られる。マザー積層体をカットする方法は、押切り、ダイシング、レーザなどの各種方法を用いることができる。

図１０に示されるように、以上の工程により得られた積層体チップ６０の一方の端面には、セラミックグリーンシート５０ａの導電膜５２ａのみが露出する。また、他方の端面には、セラミックグリーンシート５０ｂの導電膜５２ｂのみが露出する。
また、積層体チップ６０の両側面には、セラミックグリーンシート５０ａの導電膜５２ａ、およびセラミックグリーンシート５０ｂの導電膜５２ｂのそれぞれが露出する。

（２）サイドマージン部の形成
つづいて、サイドマージン部３２、３４となるサイドマージン用セラミックグリーンシートを作製する手順について説明する。

まず、誘電体セラミック材料として、ＢａおよびＴｉを含むペロブスカイト型化合物が準備される。この誘電体セラミック材料から得られる誘電体粉末に、添加剤として、Ｓｉ、ＭｇおよびＢａのうちの少なくとも一種、並びにバインダ樹脂、有機溶剤、可塑剤および分散剤を所定の割合で混合し、セラミックスラリーが作製される。

ここで、サイドマージン部３２のアウター層３２ａ（およびサイドマージン部３４のアウター層３４ａ）となるセラミックスラリーにはＳｉが添加される。具体的には、Ｓｉは、Ｓｉのｍｏｌ数／Ｔｉのｍｏｌ数が１．０以上７．０以下となるように添加される。また、サイドマージン部３２のインナー層３２ｂ（およびサイドマージン部３４のアウター層３４ｂ）となるセラミックスラリーにもＳｉが添加される。具体的には、Ｓｉは、Ｓｉのｍｏｌ数／Ｔｉのｍｏｌ数が１．０以上４．０以下となるように添加される。

また、サイドマージン部３２のアウター層３２ａ（およびサイドマージン部３４のアウター層３４ａ）となるセラミックスラリーにはＢａが添加される。具体的には、Ｂａは、Ｂａのｍｏｌ数／Ｔｉのｍｏｌ数が０．００以上０．０２未満となるように添加される。また、サイドマージン部３２のインナー層３２ｂ（およびサイドマージン部３４のアウター層３４ｂ）となるセラミックスラリーにもＢａが添加される。具体的には、Ｂａは、Ｂａのｍｏｌ数／Ｔｉのｍｏｌ数が０．０２以上０．０４未満となるように添加される。

さらに、サイドマージン部３２、３４のアウター層３２ａ、３４ａとなるセラミックスラリーに含まれるポリ塩化ビニルであるＰＶＣの量は、サイドマージン部３２、３４のインナー部３２ｂ、３４ｂとなるセラミックスラリーに含まれるポリ塩化ビニル（ＰＶＣ）の量よりも多く含まれる。

さらにまた、サイドマージン部３２、３４のインナー層３２ｂ、３４ｂとなるセラミックスラリーに含まれる溶剤は、アウター層用セラミックグリーンシートに対する溶解を防止するため、適宜最適な溶剤が選択される。また、このインナー層用セラミックグリーンシートは、積層体チップ６０と接着するための役割を有する。

そして、樹脂フィルムの表面に、作製されたアウター層３２ａ、３４ａとなるセラミックスラリーを塗布し、乾燥することにより、アウター層用セラミックグリーンシートが得られる。

次に、アウター層用セラミックグリーンシートの表面に、作製されたインナー層３２ｂ、３４ｂとなるセラミックスラリーを塗布し、乾燥して、インナー層用セラミックグリーンシートが形成される。以上のようにして、２層構造を有するサイドマージン用セラミックグリーンシートが得られる。

ここで、インナー層用セラミックグリーンシートの幅方向に沿った寸法は、アウター層用セラミックグリーンシートの幅方向に沿った寸法よりも小さいことが好ましい。具体的には、例えば、焼成後の厚みについて、アウター層用セラミックグリーンシートが５μｍ以上２０μｍ以下に形成され、インナー層用セラミックグリーンシートが０．１μｍ以上２０μｍ以下に形成される。

なお、上記では、２層構造のサイドマージン用セラミックグリーンシートは、アウター層用セラミックグリーンシートの表面にインナー層用セラミックグリーンシートを塗布し乾燥することにより得られる場合について説明した。しかしながら、この場合に限られず、アウター層用セラミックグリーンシートとインナー層用セラミックグリーンシートのそれぞれが予め形成され、その後、それぞれを貼り合せることにより２層構造のサイドマージン用セラミックグリーンシートが得られるようにしてもよい。なお、サイドマージン用セラミックグリーンシートは、２層に限らず、３層以上の複数層も良い。

次に、樹脂フィルムから、サイドマージン用セラミックグリーンシートが剥離される。

つづいて、剥離されたサイドマージン用セラミックグリーンシートにおけるインナー層用セラミックグリーンシートと積層体チップ６０の導電膜５２ａ、５２ｂが露出する側面を対向させ、押し付けて打ち抜くことにより、サイドマージン部３２となる層が形成される。さらに、積層体チップ６０のサイドマージン部３２となる層が形成されていない側面についても、積層体チップ６０の導電膜５２ａ、５２ｂが露出する側面とインナー層用セラミックグリーンシートを対向させ、押し付けて打ち抜くことにより、サイドマージン部３４となる層が形成される。このとき、積層体チップ６０の側面には、予め、接着剤となる有機溶剤を塗布しておくことが好ましい。

次に、サイドマージン部３２、３４となる層が形成された積層体チップ６０は、窒素雰囲気中、所定の条件で脱脂処理された後、窒素－水素－水蒸気混合雰囲気中で、所定の温度で焼成され、焼結した積層体１２が得られる。

次に、焼結した積層体１２の二つの端面それぞれに、Ｃｕを主成分とする外部電極ペーストを塗布して焼き付けし、第１の内部電極２２に接続されたベース電極４０ａと、第２の内部電極に接続されたベース電極４２ａを形成する。さらに、ベース電極層４０ａ、４２ａの表面に、Ｎｉめっきによる下層めっき４０ｂ、４２ｂが形成され、下層めっき４０ｂ、４２ｂの表面にＳｎめっきによる上層めっき４０ｃ、４２ｃが形成され、第１および第２の外部電極４０、４２が形成される。

以上のようにして、図１に示す積層セラミックコンデンサ１０が製造される。

なお、サイドマージン部３２、３４の形成は、積層体チップ６０の導電膜５２ａ、５２ｂが露出している両側面に、サイドマージン用のセラミックスラリーを塗布することによって形成してもよい。

すなわち、積層体チップ６０の導電膜５２ａ、５２ｂが露出している両側面に、インナー層３２ｂ、３４ｂとなるセラミックスラリーがそれぞれ塗布され、乾燥される。さらに、インナー層３２ｂ、３４ｂの表面に、アウター層３２ａ、３４ａとなるセラミックスラリーが塗布される。

この場合、アウター層３２ａ、３４ａおよびインナー層３２ｂ、３４ｂとなるセラミックスラリーそれぞれの厚みは、それぞれのセラミックスラリーに含まれる樹脂の量を変えることにより調整することができる。

また、サイドマージン部３２、３４の形成は、積層体チップ６０の両端面を樹脂などでマスクした上で、この積層体チップ６０を丸ごとインナー層３２ｂ、３４ｂとなるセラミックスラリー内にディッピングし、乾燥させ、さらに、アウター層３２ａ、３４ａとなるセラミックスラリー内にディッピングすることで形成してもよい。この場合、外層部２８、３０上にインナー層およびアウター層が形成され、３層構造に形成される。

３．実験例
以下、この発明の効果を確認するために発明者らが行った実験例について説明する。実験例では、以下に示す実施例および比較例の積層セラミックコンデンサの各試料が製造され、積層セラミックコンデンサのサイドマージン部表面の硬度がビッカース硬度計で計測されることにより評価した。

（実施例）
まず、実施例では、上述の方法で、図１に示された積層セラミックコンデンサの試料を製造した。この場合、積層セラミックコンデンサの外形寸法を長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍとした。実施例では、Ｔｉに対してＳｉをＳｉのｍｏｌ数／Ｔｉのｍｏｌ数が３．５となるに含有するインナー層と、Ｔｉに対してＳｉをＳｉのｍｏｌ数／Ｔｉのｍｏｌ数が５となるように含有するアウター層とからなる２層構造のサイドマージン部を備える積層セラミックコンデンサが準備された。また、サイドマージン部の厚みは、２０μｍとした。なお、実施例のサイドマージン部について、アウター層の厚みを１６μｍとし、インナー層の厚みを４μｍとした。

（比較例）
比較例では、インナー層およびアウター層の２層からなるサイドマージン部を設けずにＴｉに対してＳｉをＳｉのｍｏｌ数／Ｔｉのｍｏｌ数が３．５となるように含有する１層構造のサイドマージン部とした以外は、実施例と同じ条件で積層セラミックコンデンサを製造した。

（評価方法）
上記した実施例および比較例の積層セラミックコンデンサの各試料をそれぞれ５個ずつ準備し、積層セラミックコンデンサの両側面のサイドマージン部表面の硬度をビッカース硬度計で測定した。ビッカース硬度の測定条件は、測定加重：２００ｇｆ、下死点保持時間：１０ｓとした。また、実施例および比較例の積層セラミックコンデンサの各試料のサイドマージン部表面近傍のポア面積率が算出された。このポア面積率は、サイドマージン部を含む面を露出させ、ＳＥＭにより撮像する。撮像した画像に画像処理を施しポアの面積を測定する。このポアの面積を撮像した画像に写っている積層セラミックコンデンサの面積で割ったものをポア面積率として算出している。

図１１は、サイドマージン部表面近傍のポア面積率とサイドマージン部表面のビッカース硬度との関係を示す図である。
実験の結果、図１１に示すように、実施例の積層セラミックコンデンサでは、サイドマージン部表面付近のポア面積率０．３％であり、サイドマージン部表面のビッカース硬度は１４７０ＭＰａ以上１６８０ＭＰａ以下であった。
一方、図１１に示すように、比較例の積層セラミックコンデンサでは、サイドマージン部表面付近のポア面積率は１．９％であり、サイドマージン部表面のビッカース硬さは１１４０ＭＰａ以上１２７０ＭＰａ以下であった。
以上より、実施例の積層セラミックコンデンサの方が比較例の積層セラミックコンデンサよりも抗折強度が向上していることが明らかとなった。

なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。

１０ 積層セラミックコンデンサ
１２ 積層体
１３ 第１の端面
１４ 第２の端面
１５ 第１の側面
１６ 第２の側面
１７ 第１の主面
１８ 第２の主面
２０ 内層用セラミック層
２２ 第１の内部電極
２２ａ、２４ａ 偏析部
２２ｂ 第１の主面に最も近い第１の内部電極
２４ 第２の内部電極
２４ｂ 第２の主面に最も近い第２の内部電極
２６ 内層部
２８、３０ 外層部
３２、３４ サイドマージン部
３２ａ、３４ａ アウター層
３２ｂ、３４ｂ インナー層
４０ 第１の外部電極
４２ 第２の外部電極
４０ａ、４２ａ ベース電極層
４０ｂ、４２ｂ 下層めっき
４０ｃ、４２ｃ 上層めっき
４６、４８ 外層用セラミック層
５０ａ、５０ｂ セラミックグリーンシート
５２ａ、５２ｂ 導電膜
６０ 積層体チップ

Claims (4)

1. 積層された複数の誘電体層と複数の内部電極を含む積層体と、前記内部電極に電気的に接続された外部電極とを備えた積層セラミックコンデンサであって、
   前記積層体は、積層方向において相対する第１の主面および第２の主面、積層方向と直交する幅方向において相対する第１の側面および第２の側面、並びに積層方向および幅方向と直交する長さ方向において相対する第１の端面および第２の端面を含む直方体状に形成され、
   前記複数の内部電極は、前記第１の端面に露出する第１の内部電極と、前記第１の内部電極と誘電体層を介して対向するように前記第２の端面に露出する第２の内部電極とを含み、
   前記積層体は、前記誘電体層と、前記第１の内部電極および前記第２内部電極とを複数積層して構成される内層部と、複数の前記誘電体層を有し、前記内層部を積層方向から挟むように配置される外層部と、
   前記内層部と前記外層部とを前記幅方向から複数のセラミック層で挟むように形成されたサイドマージン部を有し、
   前記複数の外部電極は、前記第１の端面を覆うように形成され、且つ前記第１の内部電極に電気的に接続された第１の外部電極と、前記第２の端面を覆うように形成され、且つ前記第２の内部電極に接続された第２の外部電極とを含み、
   前記サイドマージン部は、前記積層体の前記長さ方向中央部において、前記積層方向と前記幅方向に平行な断面で見たとき、前記第１の側面および前記第２の側面を含むアウター層と、前記アウター層よりも前記幅方向内側に位置するインナー層とを有し、
   前記内部電極の端部にはＳｉが偏析しており、前記アウター層のＳｉのｍｏｌ数／Ｔｉのｍｏｌ数が３．０以上７．０以下であり、前記インナー層のＳｉのｍｏｌ数／Ｔｉのｍｏｌ数が１．０以上４．０以下であり、
   前記アウター層の前記幅方向に沿った寸法は、５μｍ以上２０μｍ以下であり、前記インナー層の前記幅方向に沿った寸法は、０．１μｍ以上２０μｍ以下であり、且つ前記アウター層の幅方向に沿った寸法は、前記インナー層の幅方向に沿った寸法よりも大きい、積層セラミックコンデンサ。
2. 前記積層体は、前記第１の側面および前記第２の側面における前記第１の内部電極および前記第２の内部電極の露出面は、前記第１の内部電極および第２の内部電極の中央部よりもＳｉを多く含むことを特徴とする、請求項１に記載の積層セラミックコンデンサ。
3. 前記サイドマージン部のＳｉのｍｏｌ数／Ｔｉのｍｏｌ数は、１．０以上７．０以下であることを特徴とする、請求項１または請求項２に記載の積層セラミックコンデンサ。
4. 前記サイドマージン部の前記幅方向に沿った寸法は５μｍ以上４０μｍ以下であることを特徴とする、請求項１ないし請求項３のいずれかに記載の積層セラミックコンデンサ。

Images