JP7192741B2 - 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品、及び、積層セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP7192741B2
JP7192741B2 JP2019197781A JP2019197781A JP7192741B2 JP 7192741 B2 JP7192741 B2 JP 7192741B2 JP 2019197781 A JP2019197781 A JP 2019197781A JP 2019197781 A JP2019197781 A JP 2019197781A JP 7192741 B2 JP7192741 B2 JP 7192741B2
Authority
JP
Japan
Prior art keywords
layer
pair
laminate
layers
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019197781A
Other languages
English (en)
Other versions
JP2021072356A (ja
Inventor
雄介 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2019197781A priority Critical patent/JP7192741B2/ja
Priority to CN202011087713.8A priority patent/CN112750621B/zh
Priority to KR1020200132355A priority patent/KR102415350B1/ko
Priority to US17/076,846 priority patent/US11538636B2/en
Publication of JP2021072356A publication Critical patent/JP2021072356A/ja
Priority to JP2022110479A priority patent/JP7359258B2/ja
Application granted granted Critical
Publication of JP7192741B2 publication Critical patent/JP7192741B2/ja
Priority to JP2023163643A priority patent/JP2023165867A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミック電子部品、及び、積層セラミック電子部品の製造方法に関する。
近年、積層セラミックコンデンサ等の積層セラミック電子部品は、小型化及び高容量化が図られている。積層セラミックコンデンサの小型化及び高容量化を実現するためには、複数の誘電体セラミック層と複数の内部電極層とが積層された積層体の各側面に対してサイドマージンを薄くすることにより、互いに対向する内部電極層の面積を大きくすることが有効である。
特許文献１には、積層された複数の誘電体層と複数の内部電極層とを含み、上記複数の内部電極層が側面に露出しているチップを準備する工程と、複数の被覆用誘電体シートを互いに貼り合わせて誘電体積層シートを形成する工程と、上記チップの側面に、上記誘電体積層シートを貼り付ける工程とを備える、電子部品の製造方法が開示されている。
特開２０１７－１４７３５８号公報
特許文献１に記載されているような積層セラミック電子部品の製造方法では、複数の誘電体セラミック層と複数の内部電極層とを積層圧着することによって積層体を作成した後、得られた積層体の側面に、サイドマージンを構成する側面層を形成している。しかしながら、積層体に含まれる誘電体セラミック層と内部電極層とでは収縮率が異なるため、側面層が形成された積層体を焼成する際、側面層が積層体から剥がれてしまうおそれがある。
なお、上記の問題は、積層セラミックコンデンサに限らず、積層セラミックインダクタ等の積層セラミック電子部品に共通する問題である。
本発明は上記の問題を解決するためになされたものであり、側面層が積層体から剥がれにくい積層セラミック電子部品を提供することを目的とする。本発明はまた、上記積層セラミック電子部品の製造方法を提供することを目的とする。
本発明の積層セラミック電子部品は、積層された複数の誘電体セラミック層と少なくとも一対の内部電極層とを含み、積層方向において相対する一対の主面と、上記積層方向に直交する幅方向において相対する一対の側面と、上記積層方向及び上記幅方向に直交する長さ方向において相対する一対の端面とを有する積層体と、上記積層体の上記一対の側面に設けられた一対の側面層と、上記積層体の上記一対の主面に、上記積層体と上記側面層との界面を覆うように設けられた一対の主面層と、上記積層体の上記一対の端面に設けられ、上記一対の内部電極層にそれぞれ接続された一対の外部電極と、を備える。
本発明の積層セラミック電子部品の製造方法は、積層された複数の誘電体セラミック層と少なくとも一対の内部電極層とを含み、積層方向において相対する一対の主面と、上記積層方向に直交する幅方向において相対する一対の側面と、上記積層方向及び上記幅方向に直交する長さ方向において相対する一対の端面とを有する積層体を準備する工程と、上記積層体の上記一対の側面に、一対の側面層を形成する工程と、上記積層体の上記一対の主面に、上記積層体と上記側面層との界面を覆うように一対の主面層を形成する工程と、上記積層体の上記一対の端面に、上記一対の内部電極層にそれぞれ接続された一対の外部電極を形成する工程と、を備える。
本発明によれば、側面層が積層体から剥がれにくい積層セラミック電子部品を提供することができる。
図１は、本発明の第１実施形態に係る積層セラミックコンデンサの一例を模式的に示す斜視図である。 図２は、図１に示す積層セラミックコンデンサのＩＩ－ＩＩ線に沿った断面図である。 図３は、図１に示す積層セラミックコンデンサのＩＩＩ－ＩＩＩ線に沿った断面図である。 図４は、図１に示す積層セラミックコンデンサを構成する部品本体の外観を模式的に示す斜視図である。 図５は、図４に示す部品本体に含まれる積層体及び側面層の構成を模式的に示す斜視図である。 図６は、図４に示す部品本体に含まれる積層体の構成を模式的に示す斜視図である。 図７は、本発明の第１実施形態に係る積層セラミックコンデンサの製造方法の一例を示すフロー図である。 図８は、内部電極パターンが設けられたマザーシートの構成を示す平面図である。 図９は、内部電極パターンが設けられたマザーシートを積層した状態を示す分解側面図である。 図１０は、誘電体ブロックが分断される分断ラインを示す断面図である。 図１１は、図１０の誘電体ブロックを矢印Ｘ方向から見て、分断ラインを示す平面図である。 図１２は、弾性体上に載置された側面層用誘電体積層シートの上方において、複数のチップを保持板にて保持している状態を示す断面図である。 図１３は、複数のチップが側面層用誘電体積層シートに押し付けられている状態を示す断面図である。 図１４は、側面層用誘電体積層シートに押し付けられた複数のチップが、引き上げられた状態を示す断面図である。 図１５は、弾性体上に載置された主面層用誘電体積層シートの上方において、複数の側面層付きチップを保持板にて保持している状態を示す断面図である。 図１６は、複数の側面層付きチップが主面層用誘電体積層シートに押し付けられている状態を示す断面図である。 図１７は、主面層用誘電体積層シートに押し付けられた複数の側面層付きチップが、引き上げられた状態を示す断面図である。 図１８は、内部電極パターン及びセラミックペースト層が設けられたマザーシートの構成を示す平面図である。 図１９は、内部電極パターン及びセラミックペースト層が設けられたマザーシートを積層した状態を示す分解側面図である。 図２０は、本発明の第３実施形態に係る積層セラミックコンデンサの一例を模式的に示す断面図である。 図２１は、本発明の第３実施形態に係る積層セラミックコンデンサの別の一例を模式的に示す断面図である。 図２２は、本発明の第４実施形態に係る積層セラミックコンデンサの一例を模式的に示す断面図である。
以下、本発明の積層セラミック電子部品について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
以下に示す各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２実施形態以降では、第１実施形態と共通の事項についての記述は省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については、実施形態毎には逐次言及しない。
本発明の積層セラミック電子部品の一実施形態として、積層セラミックコンデンサを例にとって説明する。なお、本発明は、積層セラミックコンデンサ以外の積層セラミック電子部品にも適用することができる。このような積層セラミック電子部品としては、例えば、インダクタ、圧電素子、サーミスタ等が挙げられる。
（第１実施形態）
図１は、本発明の第１実施形態に係る積層セラミックコンデンサの一例を模式的に示す斜視図である。図２は、図１に示す積層セラミックコンデンサのＩＩ－ＩＩ線に沿った断面図である。図３は、図１に示す積層セラミックコンデンサのＩＩＩ－ＩＩＩ線に沿った断面図である。図４は、図１に示す積層セラミックコンデンサを構成する部品本体の外観を模式的に示す斜視図である。図５は、図４に示す部品本体に含まれる積層体及び側面層の構成を模式的に示す斜視図である。図６は、図４に示す部品本体に含まれる積層体の構成を模式的に示す斜視図である。図１～図６においては、積層体の長さ方向をＬ、積層体の幅方向をＷ、積層体の積層方向をＴで示している。
図１に示す積層セラミックコンデンサ１００は、部品本体１１０と、第１外部電極１２１と、第２外部電極１２２とを備えている。
図４に示すように、部品本体１１０は、略直方体状の外形を有している。部品本体１１０は、積層方向Ｔにおいて相対する第１主面１１１及び第２主面１１２と、積層方向Ｔに直交する幅方向Ｗにおいて相対する第１側面１１３及び第２側面１１４と、積層方向Ｔ及び幅方向Ｗに直交する長さ方向Ｌにおいて相対する第１端面１１５及び第２端面１１６とを有する。
上記のように部品本体１１０は、略直方体状の外形を有しているが、角部及び稜線部に丸みが付けられていることが好ましい。角部は、部品本体１１０の３面が交わる部分であり、稜線部は、部品本体１１０の２面が交わる部分である。第１主面１１１、第２主面１１２、第１側面１１３、第２側面１１４、第１端面１１５及び第２端面１１６の少なくともいずれか１つの面に、凹凸が形成されていてもよい。
図４に示すように、部品本体１１０は、積層体１１０ａと、第１側面層１１０ｂと、第２側面層１１０ｃと、第１主面層１１０ｄと、第２主面層１１０ｅとから構成されている。
図２及び図３に示すように、積層体１１０ａは、積層された複数の誘電体セラミック層１３０と複数対の内部電極層１４０とを含む。また、積層体１１０ａは、積層方向Ｔにおいて相対する第１主面１１１ａ及び第２主面１１２ａと、積層方向Ｔに直交する幅方向Ｗにおいて相対する第１側面１１３ａ及び第２側面１１４ａと、積層方向Ｔ及び幅方向Ｗに直交する長さ方向Ｌにおいて相対する第１端面１１５及び第２端面１１６とを有する。
図５及び図６に示すように、第１側面層１１０ｂは、積層体１１０ａの第１側面１１３ａに設けられており、図４に示す部品本体１１０の第１側面１１３を規定している。第２側面層１１０ｃは、積層体１１０ａの第２側面１１４ａに設けられており、図４に示す部品本体１１０の第２側面１１４を規定している。
図４及び図５に示すように、第１主面層１１０ｄは、積層体１１０ａの第１主面１１１ａに設けられており、図４に示す部品本体１１０の第１主面１１１を規定している。第２主面層１１０ｅは、積層体１１０ａの第２主面１１２ａに設けられており、図４に示す部品本体１１０の第２主面１１２を規定している。
第１主面層１１０ｄは、積層体１１０ａと第１側面層１１０ｂとの界面Ａ１（図５参照）、及び、積層体１１０ａと第２側面層１１０ｃとの界面Ａ２（図５参照）を覆うように設けられている。同様に、第２主面層１１０ｅは、積層体１１０ａと第１側面層１１０ｂとの界面Ａ１、及び、積層体１１０ａと第２側面層１１０ｃとの界面Ａ２を覆うように設けられている。
上述したように、積層体１１０ａに含まれる誘電体セラミック層１３０と内部電極層１４０とでは収縮率が異なるため、部品本体１１０を焼成する際、積層体１１０ａと第１側面層１１０ｂとの界面Ａ１、及び、積層体１１０ａと第２側面層１１０ｃとの界面Ａ２において、第１側面層１１０ｂ及び第２側面層１１０ｃが積層体１１０ａから剥がれてしまうおそれがある。これに対し、上記界面Ａ１及びＡ２を覆うように第１主面層１１０ｄ及び第２主面層１１０ｅが設けられていると、第１側面層１１０ｂ及び第２側面層１１０ｃが積層体１１０ａから剥がれにくくなる。さらに、第１主面層１１０ｄ及び第２主面層１１０ｅを収縮しやすい材料組成にすれば、積層方向Ｔから部品本体１１０を焼き締める効果も期待できる。
以下の説明において、第１側面層及び第２側面層を特に区別しない場合、単に「側面層」と記載する。同様に、第１主面層及び第２主面層を特に区別しない場合、単に「主面層」と記載する。
側面層１１０ｂ、１１０ｃ及び主面層１１０ｄ、１１０ｅは、例えば、Ｂａ又はＴｉを含むペロブスカイト型化合物で構成されている。側面層１１０ｂ、１１０ｃ及び主面層１１０ｄ、１１０ｅを構成する材料としては、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３又はＣａＺｒＯ３などを主成分とする誘電体セラミックスを用いることができる。また、これらの主成分に、副成分として、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、Ａｌ化合物、Ｖ化合物又は希土類化合物などが添加された材料を用いてもよい。
側面層１１０ｂ、１１０ｃと主面層１１０ｄ、１１０ｅとは、材料組成が同じセラミック層を含むことが好ましい。この場合、側面層１１０ｂ、１１０ｃと主面層１１０ｄ、１１０ｅとが一体化しやすいため、構造欠陥が生じにくくなる。
なお、「材料組成が同じ」とは、各セラミック層を構成する誘電体セラミックスに含有される元素の種類が同じであることを意味する。各セラミック層を構成する誘電体セラミックスに含有される元素の種類が同じであれば、元素の含有量は異なっていてもよいが、構造欠陥を低減させる観点からは、元素の含有量も同じであることが好ましい。各セラミック層に含まれる元素の種類及びその含有量については、積層セラミックコンデンサの長さ方向Ｌの略中央において、幅方向Ｗ及び積層方向Ｔの各々に沿う断面を露出させた後、波長分散型Ｘ線分析（ＷＤＸ）による元素分析を行うことにより求めることができる。
第１側面層１１０ｂは、図２に示すように、積層体１１０ａに接する第１内側側面層１５０ｂと、第１内側側面層１５０ｂの外側に設けられた第１外側側面層１５１ｂとを含む２層構造であることが好ましい。
第２側面層１１０ｃは、図２に示すように、積層体１１０ａに接する第２内側側面層１５０ｃと、第２内側側面層１５０ｃの外側に設けられた第２外側側面層１５１ｃとを含む２層構造であることが好ましい。
なお、第１側面層１１０ｂ及び第２側面層１１０ｃは、２層構造に限定されず、１層構造であってもよいし、３層以上の構造であってもよい。３層以上の構造である場合、積層体１１０ａに接する側面層を内側側面層とし、部品本体１１０の最も外側に配置される側面層を外側側面層とする。また、第１側面層１１０ｂと第２側面層１１０ｃとで、側面層の層数が異なっていてもよい。
第１側面層１１０ｂ及び第２側面層１１０ｃが２層構造である場合、内側側面層及び外側側面層における焼結性の違いから、暗視野で光学顕微鏡を用いて観察することにより、２層構造であることを確認することができる。第１側面層１１０ｂ及び第２側面層１１０ｃが３層以上の構造である場合も同様である。
内側側面層は、積層体との密着性に主眼が置かれた側面層である。一方、外側側面層は、緻密性等の耐環境性に主眼が置かれた側面層である。上記の機能を得るために、内側側面層は、外側側面層と材料配合量が異なることが好ましい。具体的には、内側側面層と外側側面層を形成する際、内側側面層に含有されるバインダ樹脂が外側側面層に含有されるバインダ樹脂よりも多いことが好ましい。この場合、外側側面層は、内側側面層よりも緻密になる。内側側面層及び外側側面層における密度の違いは、研磨した断面を電子顕微鏡を用いて観察することにより確認することができる。
第１主面層１１０ｄは、図２及び図３に示すように、積層体１１０ａに接する第１内側主面層１５０ｄと、第１内側主面層１５０ｄの外側に設けられた第１外側主面層１５１ｄとを含む２層構造であることが好ましい。
第２主面層１１０ｅは、図２及び図３に示すように、積層体１１０ａに接する第２内側主面層１５０ｅと、第２内側主面層１５０ｅの外側に設けられた第２外側主面層１５１ｅとを含む２層構造であることが好ましい。
なお、第１主面層１１０ｄ及び第２主面層１１０ｅは、２層構造に限定されず、１層構造であってもよいし、３層以上の構造であってもよい。３層以上の構造である場合、積層体１１０ａに接する主面層を内側主面層とし、部品本体１１０の最も外側に配置される主面層を外側主面層とする。また、第１主面層１１０ｄと第２主面層１１０ｅとで、主面層の層数が異なっていてもよい。
第１主面層１１０ｄ及び第２主面層１１０ｅが２層構造である場合、内側主面層及び外側主面層における焼結性の違いから、暗視野で光学顕微鏡を用いて観察することにより、２層構造であることを確認することができる。第１主面層１１０ｄ及び第２主面層１１０ｅが３層以上の構造である場合も同様である。
内側主面層は、積層体との密着性に主眼が置かれた主面層である。一方、外側主面層は、緻密性等の耐環境性に主眼が置かれた主面層である。上記の機能を得るために、内側主面層は、外側主面層と材料配合量が異なることが好ましい。具体的には、内側主面層と外側主面層を形成する際、内側主面層に含有されるバインダ樹脂が外側主面層に含有されるバインダ樹脂よりも多いことが好ましい。この場合、外側主面層は、内側主面層よりも緻密になる。内側主面層及び外側主面層における密度の違いは、研磨した断面を電子顕微鏡を用いて観察することにより確認することができる。
図２及び図３に示すように、積層体１１０ａは、内部電極層１４０が誘電体セラミック層１３０を介して対向している内層部と、内層部を積層方向Ｔに挟むように配設される一対の外層部とを有する。すなわち、積層体１１０ａは、積層方向Ｔにおいて、内層部と一対の外層部とに区分けされる。
一対の外層部のうちの一方は、積層体１１０ａの第１主面１１１ａを含む部分であり、第１主面１１１ａと第１主面１１１ａに最も近い内部電極層１４０（図２及び図３では第２内部電極層１４２）との間に位置する誘電体セラミック層１３０で構成されている。
一対の外層部のうちの他方は、積層体１１０ａの第２主面１１２ａを含む部分であり、第２主面１１２ａと第２主面１１２ａに最も近い内部電極層１４０（図２及び図３では第１内部電極層１４１）との間に位置する誘電体セラミック層１３０で構成されている。
内層部は、一対の外層部に挟まれた領域である。すなわち、内層部は、外層部を構成しない複数の誘電体セラミック層１３０と、全ての内部電極層１４０とから構成されている。
外層部は、側面層及び主面層と材料配合量が異なっていてもよい。外層部は、積層体を形成する際の圧着性に主眼が置かれた層であるのに対し、側面層及び主面層は密着性や耐環境性に主眼が置かれた層であるためである。具体的には、外層部、側面層及び主面層を形成する際、外層部に含有されるバインダ樹脂が、側面層及び主面層に含有されるバインダ樹脂よりも多いことが好ましい。この場合、側面層及び主面層は、外層部よりも緻密になる。外層部、側面層及び主面層における密度の違いは、研磨した断面を電子顕微鏡を用いて観察することにより確認することができる。
誘電体セラミック層１３０の積層枚数は、１００枚以上５００枚以下であることが好ましい。内層部に含まれる誘電体セラミック層１３０の各々の厚さは、０．２μｍ以上１０μｍ以下であることが好ましい。
誘電体セラミック層１３０は、例えば、Ｂａ又はＴｉを含むペロブスカイト型化合物で構成されている。誘電体セラミック層１３０を構成する材料としては、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３又はＣａＺｒＯ３などを主成分とする誘電体セラミックスを用いることができる。また、これらの主成分に、副成分として、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、Ａｌ化合物、Ｖ化合物又は希土類化合物などが添加された材料を用いてもよい。
複数対の内部電極層１４０は、第１外部電極１２１に電気的に接続された複数の第１内部電極層１４１と、第２外部電極１２２に電気的に接続された複数の第２内部電極層１４２とを含む。
内部電極層１４０の積層枚数は、１００枚以上５００枚以下であることが好ましい。内部電極層１４０の各々の厚さは、０．３μｍ以上２．０μｍ以下であることが好ましい。内部電極層１４０の各々が誘電体セラミック層１３０を隙間なく覆っている被覆率は、７０％以上１００％以下であることが好ましい。
内部電極層１４０を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ及びＡｕからなる群より選ばれる１種の金属、又は、この金属を含む合金で構成されており、例えばＡｇとＰｄとの合金などを用いることができる。内部電極層１４０は、誘電体セラミック層１３０に含まれる誘電体セラミックスと同一組成系の誘電体の粒子を含んでいてもよい。
第１内部電極層１４１及び第２内部電極層１４２の各々は、平面視にて略矩形状である。第１内部電極層１４１と第２内部電極層１４２とは、積層体１１０ａの積層方向Ｔに等間隔に交互に配置されている。また、第１内部電極層１４１と第２内部電極層１４２とは、誘電体セラミック層１３０を間に挟んで互いに対向するように配置されている。第１内部電極層１４１及び第２内部電極層１４２の各々は、互いに対向している対向電極部と、対向電極部から積層体１１０ａの第１端面１１５側又は第２端面１１６側に引き出されている引出電極部とから構成されている。対向電極部同士の間に誘電体セラミック層１３０が位置することにより、静電容量が形成されている。これにより、コンデンサの機能が生じる。
部品本体１１０においては、積層方向Ｔから見て、対向電極部と第１側面１１３との間の位置が第１サイドマージン、対向電極部と第２側面１１４との間の位置が第２サイドマージン、対向電極部と第１端面１１５との間の位置が第１エンドマージン、対向電極部と第２端面１１６との間の位置が第２エンドマージンである。
第１サイドマージンは、第１側面層１１０ｂによって構成されている。第２サイドマージンは、第２側面層１１０ｃによって構成されている。第１エンドマージンは、複数の第１内部電極層１４１の各々の引出電極部、及び、これらの引出電極部の各々に隣接している複数の誘電体セラミック層１３０によって構成されている。第２エンドマージンは、複数の第２内部電極層１４２の各々の引出電極部、及び、これらの引出電極部の各々に隣接している複数の誘電体セラミック層１３０によって構成されている。
図２中、Ｗ１で示す長さは、１０μｍ以上２０μｍ以下であることが好ましい。また、Ｔ１で示す長さは、２０μｍ以上６０μｍ以下であることが好ましい。有効領域を最大化する観点から、Ｔ１で示す長さは、Ｗ１で示す長さの３倍以下であることが好ましく、２倍以下であることがより好ましい。
第１外部電極１２１は、積層体１１０ａの第１端面１１５に設けられている。図１に示す例では、第１外部電極１２１は、部品本体１１０の第１端面１１５から、第１主面１１１、第２主面１１２、第１側面１１３及び第２側面１１４の各々に亘って設けられている。言い換えると、第１外部電極１２１は、積層体１１０ａの第１端面１１５から、第１主面層１１０ｄ、第２主面層１１０ｅ、第１側面層１１０ｂ及び第２側面層１１０ｃの各々に亘って設けられている。
第２外部電極１２２は、積層体１１０ａの第２端面１１６に設けられている。図１に示す例では、第２外部電極１２２は、部品本体１１０の第２端面１１６から、第１主面１１１、第２主面１１２、第１側面１１３及び第２側面１１４の各々に亘って設けられている。言い換えると、第２外部電極１２２は、積層体１１０ａの第２端面１１６から、第１主面層１１０ｄ、第２主面層１１０ｅ、第１側面層１１０ｂ及び第２側面層１１０ｃの各々に亘って設けられている。
第１外部電極１２１及び第２外部電極１２２の各々は、例えば、下地電極層と、下地電極層上に配置されためっき層とを含む。下地電極層は、焼付け層、樹脂層及び薄膜層の少なくとも１つを含む。
焼付け層は、ガラスと金属とを含む。焼付け層に含まれる金属材料は、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ及びＡｕからなる群より選ばれる１種の金属、又は、この金属を含む合金で構成されており、例えばＡｇとＰｄとの合金などを用いることができる。焼付け層は、積層された複数の層で構成されていてもよい。焼付け層としては、部品本体１１０に導電性ペーストが塗布されて焼き付けられた層、又は、内部電極層１４０と同時に焼成された層であってもよい。焼付け層の厚さは、１０μｍ以上３０μｍ以下であることが好ましい。
樹脂層は、導電性粒子と熱硬化性樹脂とを含む。樹脂層が設けられる場合は、焼付け層が設けられずに、樹脂層が部品本体１１０上に直接設けられてもよい。樹脂層は、積層された複数の層で構成されていてもよい。樹脂層の厚さは、１０μｍ以上５０μｍ以下であることが好ましい。
薄膜層は、スパッタ法又は蒸着法などの薄膜形成法により形成される。薄膜層は、金属粒子が堆積した１μｍ以下の層である。
めっき層を構成する材料は、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕからなる群より選ばれる１種の金属、又は、この金属を含む合金で構成されており、例えばＡｇとＰｄとの合金などを用いることができる。
めっき層は、積層された複数の層で構成されていてもよい。この場合、めっき層としては、Ｎｉめっき層の上にＳｎめっき層が形成された２層構造であることが好ましい。Ｎｉめっき層は、下地電極層が積層セラミック電子部品を実装する際の半田によって浸食されることを防止する機能を有する。Ｓｎめっき層は、積層セラミック電子部品を実装する際の半田との濡れ性を向上させ、積層セラミック電子部品の実装を容易にする機能を有する。めっき層の１層当たりの厚さは、１μｍ以上１０μｍ以下であることが好ましい。
積層セラミックコンデンサ１００において、長さ方向Ｌの外形寸法、幅方向Ｗの外形寸法及び積層方向Ｔの外形寸法の各々は、例えば、１．６ｍｍ×０．８ｍｍ×０．８ｍｍ、１．０ｍｍ×０．５ｍｍ×０．５ｍｍ、０．６ｍｍ×０．３ｍｍ×０．３ｍｍ、０．４ｍｍ×０．２ｍｍ×０．２ｍｍ、又は、０．２ｍｍ×０．１ｍｍ×０．１ｍｍである。積層セラミックコンデンサ１００の外形寸法は、マイクロメータを用いることにより、又は、積層セラミックコンデンサ１００を顕微鏡によって観察することにより、測定することができる。
以下、本発明の第１実施形態に係る積層セラミックコンデンサの製造方法について説明する。
本発明の第１実施形態に係る積層セラミックコンデンサの製造方法は、積層体を準備する工程と、上記積層体の一対の側面に、一対の側面層を形成する工程と、上記積層体の一対の主面に、上記積層体と上記側面層との界面を覆うように一対の主面層を形成する工程と、上記積層体の一対の端面に、上記一対の内部電極層にそれぞれ接続された一対の外部電極を形成する工程と、を備える。
図７は、本発明の第１実施形態に係る積層セラミックコンデンサの製造方法の一例を示すフロー図である。
まず、セラミック誘電体スラリーが調製される（工程Ｓ１）。具体的には、セラミック誘電体粉末、添加粉末、バインダ樹脂及び溶解液などが分散混合され、これによりセラミック誘電体スラリーが調製される。セラミック誘電体スラリーは、溶剤系又は水系のいずれでもよい。セラミック誘電体スラリーを水系塗料とする場合、水溶性のバインダ及び分散剤などと、水に溶解させた誘電体原料とを、混合することによりセラミック誘電体スラリーを調製する。
次に、セラミック誘電体シートが形成される（工程Ｓ２）。具体的には、セラミック誘電体スラリーがキャリアフィルム上においてダイコータ、グラビアコータ又はマイクログラビアコータなどを用いてシート状に成形されて乾燥されることにより、セラミック誘電体シートが形成される。セラミック誘電体シートの厚さは、積層セラミックコンデンサの小型化及び高容量化の観点から、３μｍ以下であることが好ましい。
次に、マザーシートが形成される（工程Ｓ３）。具体的には、セラミック誘電体シートに導電性ペーストが所定のパターンを有するように塗布されることにより、セラミック誘電体シート上に所定の内部電極パターンが設けられたマザーシートが形成される。導電性ペーストの塗布方法としては、スクリーン印刷法、インクジェット法又はグラビア印刷法などを用いることができる。内部電極パターンの厚さは、積層セラミックコンデンサの小型化及び高容量化の観点から、１．５μｍ以下であることが好ましい。なお、マザーシートとしては、内部電極パターンを有するマザーシートの他に、上記工程Ｓ３を経ていないセラミック誘電体シートも準備される。
図８は、内部電極パターンが設けられたマザーシートの構成を示す平面図である。図８に示すマザーシートでは、セラミック誘電体シート１３０ｇ上に、帯状の内部電極パターン１４０ｇが互いに間隔をあけて等ピッチで設けられている。
続いて、複数のマザーシートが積層される（工程Ｓ４）。具体的には、内部電極パターンが形成されておらず、セラミック誘電体シート１３０ｇのみからなるマザーシートが、所定枚数積層される。その上に、内部電極パターン１４０ｇが設けられたマザーシートが、長さ方向Ｌにおいて半ピッチずらして、所定枚数積層される。
図９は、内部電極パターンが設けられたマザーシートを積層した状態を示す分解側面図である。図９に示すように、マザーシートが長さ方向Ｌにおいて半ピッチずらして積層されることにより、内部電極パターン１４０ｇが半ピッチずつずれた状態で積層される。具体的には、第１内部電極層１４１となる第１内部電極パターン１４１ｇと、第２内部電極層１４２となる第２内部電極パターン１４２ｇとが、長さ方向Ｌにおいて半ピッチずつずれた状態で積層される。
さらにその上に、内部電極パターンが形成されておらず、セラミック誘電体シート１３０ｇのみからなるマザーシートが、所定枚数積層される。これにより、マザーシート群が構成される。
セラミック誘電体シート上に内部電極パターンが設けられたマザーシートは、焼成されることにより積層体の内層部を構成する。一方、内部電極パターンが形成されておらず、セラミック誘電体シートのみからなるマザーシートは、焼成されることにより積層体の外層部を構成する。外層部を構成するセラミック誘電体シートは、後述する側面層用誘電体シート、及び、主面層用誘電体シートと材料配合量が異なることが好ましい。具体的には、外層部を構成するセラミック誘電体シートは、後述する側面層用誘電体シート、及び、主面層用誘電体シートより多くのバインダ樹脂を含むことが好ましい。
次に、マザーシート群が圧着されることで誘電体ブロックが形成される（工程Ｓ５）。具体的には、静水圧プレス又は剛体プレスによってマザーシート群が積層方向に加圧されて圧着されることにより、誘電体ブロックが形成される。
次に、誘電体ブロックが分断されてチップが形成される（工程Ｓ６）。具体的には、押し切り、ダイシング又はレーザカットによって誘電体ブロックがマトリックス状に分断され、複数のチップに個片化される。チップは、後述するように焼成されることにより積層体１１０ａとなる。
図１０は、誘電体ブロックが分断される分断ラインを示す断面図である。図１１は、図１０の誘電体ブロックを矢印Ｘ方向から見て、分断ラインを示す平面図である。図１０においては、長さ方向Ｌ及び積層方向Ｔの各々に沿う断面にて断面視して示している。
図１０及び図１１に示すように、長さ方向Ｌにおいて等間隔に分断ラインＬ１０と分断ラインＬ１１とが交互に設けられる。分断ラインＬ１０において、第１内部電極パターン１４１ｇが分断される。分断ラインＬ１１において、第２内部電極パターン１４２ｇが分断される。幅方向Ｗにおいて等間隔に分断ラインＬ２０が設けられる。分断ラインＬ１０と分断ラインＬ１１と互いに隣接する２本の分断ラインＬ２０とによって囲まれた部分が、１つのチップとなる。
チップの一方の端面に第１内部電極パターン１４１ｇの端部が露出し、チップの他方の端面に第２内部電極パターン１４２ｇの端部が露出し、チップの両方の側面に第１内部電極パターン１４１ｇ及び第２内部電極パターン１４２ｇの各々の側部が露出する。
次に、チップの側面に、側面層用誘電体シートを貼り付ける（工程Ｓ７）。側面層用誘電体シートは、後述するように、第１側面層１１０ｂ及び第２側面層１１０ｃを構成する。側面層用誘電体シートは、１枚のシートであってもよいし、２枚以上の誘電体シートが貼り合わされた積層シートであってもよい。
例えば、図１に示す積層セラミックコンデンサ１００を製造する場合には、内側側面層用誘電体シートと外側側面層用誘電体シートとを貼り合わせて、側面層用誘電体積層シートを形成する。
側面層用誘電体積層シートは、特開２０１７－１４７３５８号公報に記載された誘電体積層シートを形成する方法と同じ方法により形成することができる。
内側側面層用誘電体シートは、後述するように、第１内側側面層１５０ｂ及び第２内側側面層１５０ｃを構成する。外側側面層用誘電体シートは、後述するように、第１外側側面層１５１ｂ及び第２外側側面層１５１ｃを構成する。
内側側面層用誘電体シートは、セラミック誘電体スラリーが樹脂フィルム上においてダイコータ、グラビアコータ又はマイクログラビアコータなどを用いてシート状に成形されて乾燥されることにより形成される。内側側面層用誘電体シートの厚さは、１μｍ以上５μｍ以下であることが好ましい。
外側側面層用誘電体シートは、セラミック誘電体スラリーが樹脂フィルム上においてダイコータ、グラビアコータ又はマイクログラビアコータなどを用いてシート状に成形されて乾燥されることにより形成される。外側側面層用誘電体シートの厚さは、４μｍ以上２０μｍ以下であることが好ましい。
内側側面層用誘電体シート及び外側側面層用誘電体シートの各々の材料となるセラミック誘電体スラリーは、上記の工程Ｓ１と同様の方法により調製され、バインダとして、ポリビニルブチラール又はポリビニルアルコールを含む。
内側側面層用誘電体シートは、外側側面層用誘電体シートと材料配合量が異なることが好ましい。具体的には、内側側面層用誘電体シートは、外側側面層用誘電体シートより多くのバインダ樹脂を含むことが好ましい。これにより、内側側面層用誘電体シートの粘着性は、外側側面層用誘電体シートの粘着性より高くなる。
外側側面層用誘電体シートにおけるセラミック粒子の密度は、内側側面層用誘電体シートにおけるセラミック粒子の密度より高いことが好ましい。
外側側面層用誘電体シートは、バインダ樹脂を多く含む内側側面層用誘電体シートより厚い方が、耐湿性を確保できるため好ましい。また、内側側面層用誘電体シート及び外側側面層用誘電体シートの作製に用いられるセラミック誘電体スラリーは、積層体１１０ａの誘電体セラミック層１３０となるセラミック誘電体シートの作製に用いられるセラミック誘電体スラリーとは異なる成分を含んでいてもよい。
内側側面層用誘電体シートの幅は、外側側面層用誘電体シートの幅より狭いことが好ましい。
側面層用誘電体積層シート等の側面層用誘電体シートは、以下のように、転写によってチップの側面に貼り付けられることが好ましい。
図１２は、弾性体上に載置された側面層用誘電体積層シートの上方において、複数のチップを保持板にて保持している状態を示す断面図である。
図１２に示すように、内側側面層用誘電体シート１５０ｇと外側側面層用誘電体シート１５１ｇとから構成されている側面層用誘電体積層シートは、樹脂フィルムから剥離させられた後、弾性体９３上に載置される。弾性体９３は、テーブル９１上に載置されている。なお、側面層用誘電体積層シートが薄くて扱いにくい場合、側面層用誘電体積層シートを扱いやすくするために、樹脂フィルムが側面層用誘電体積層シートに付着した状態のまま弾性体９３上に載置してもよい。
複数のチップ１１０ａｇの各々は、保持板９０の下面に貼り付けられた発泡剥離シート９２に、互いに間隔をあけて貼り付けられている。複数のチップ１１０ａｇの各々の他方の側面が、発泡剥離シート９２と接している。複数のチップ１１０ａｇの各々の一方の側面が、側面層用誘電体積層シートと対向している。複数のチップ１１０ａｇの各々の一方の側面には、接着剤１８０が塗布されている。ただし、複数のチップ１１０ａｇの各々の一方の側面に、必ずしも接着剤１８０が塗布されていなくてもよい。
次に、保持板９０が矢印４で示すように下降させられることにより、複数のチップ１１０ａｇの各々が、側面層用誘電体積層シートに押し付けられる。図１３は、複数のチップが側面層用誘電体積層シートに押し付けられている状態を示す断面図である。図１３に示すように、複数のチップ１１０ａｇの各々は、当該複数のチップ１１０ａｇに側面層用誘電体積層シートを間に挟んで間接的に接触する部分の弾性体９３がそれぞれその近傍において弾性変形する程度の押し付け力をもって、側面層用誘電体積層シートに押し付けられる。
これにより、側面層用誘電体積層シートにおいて複数のチップ１１０ａｇと弾性体９３とによって挟み込まれた部分が、複数のチップ１１０ａｇの一方の側面にそれぞれ圧着される。さらに、複数のチップ１１０ａｇの一方の側面を囲む稜線部において剪断力が側面層用誘電体積層シートに作用することで側面層用誘電体積層シートが打ち抜かれる。
図１４は、側面層用誘電体積層シートに押し付けられた複数のチップが、引き上げられた状態を示す断面図である。図１４に示すように、保持板９０が矢印５で示すように上昇させられることにより、複数のチップ１１０ａｇの各々が、側面層用誘電体積層シートから引き上げられる。
この状態において、側面層用誘電体積層シートの打ち抜かれた部分が、チップ１１０ａｇの一方の側面に貼り付けられている。上記と同様の方法にて、チップ１１０ａｇの他方の側面に、側面層用誘電体積層シートを貼り付けることができる。側面層用誘電体積層シートのうちの内側側面層用誘電体シート１５０ｇが、チップ１１０ａｇの両方の側面に接触している。
次に、側面層用誘電体積層シートがチップに圧着される（工程Ｓ８）。具体的には、内側側面層用誘電体シート１５０ｇ及び外側側面層用誘電体シート１５１ｇを、加熱されたテーブル９１で保持した状態で、チップ１１０ａｇ側に押圧することにより、内側側面層用誘電体シート１５０ｇ及び外側側面層用誘電体シート１５１ｇがチップ１１０ａｇに熱圧着されて、図５に示す構造を有する側面層付きチップが形成される。
次に、側面層付きチップの主面に、チップと側面層との界面を覆うように主面層用誘電体シートを貼り付ける（工程Ｓ９）。主面層用誘電体シートは、後述するように、第１主面層１１０ｄ及び第２主面層１１０ｅを構成する。主面層用誘電体シートは、１枚のシートであってもよいし、２枚以上の誘電体シートが貼り合わされた積層シートであってもよい。主面層用誘電体シートは、誘電体セラミックスの材料組成が側面層用誘電体シートと同じ誘電体シートを含むことが好ましい。
例えば、図１に示す積層セラミックコンデンサ１００を製造する場合には、内側主面層用誘電体シートと外側主面層用誘電体シートとを貼り合わせて、主面層用誘電体積層シートを形成する。
主面層用誘電体積層シートは、側面層用誘電体積層シートを形成する方法と同じ方法により形成することができる。
内側主面層用誘電体シートは、後述するように、第１内側主面層１５０ｄ及び第２内側主面層１５０ｅを構成する。外側主面層用誘電体シートは、後述するように、第１外側主面層１５１ｄ及び第２外側主面層１５１ｅを構成する。
内側主面層用誘電体シートは、セラミック誘電体スラリーが樹脂フィルム上においてダイコータ、グラビアコータ又はマイクログラビアコータなどを用いてシート状に成形されて乾燥されることにより形成される。内側主面層用誘電体シートの厚さは、１μｍ以上５μｍ以下であることが好ましい。
外側主面層用誘電体シートは、セラミック誘電体スラリーが樹脂フィルム上においてダイコータ、グラビアコータ又はマイクログラビアコータなどを用いてシート状に成形されて乾燥されることにより形成される。外側主面層用誘電体シートの厚さは、４μｍ以上２０μｍ以下であることが好ましい。
内側主面層用誘電体シート及び外側主面層用誘電体シートの各々の材料となるセラミック誘電体スラリーは、上記の工程Ｓ１と同様の方法により調製され、バインダとして、ポリビニルブチラール又はポリビニルアルコールを含む。
内側主面層用誘電体シートは、外側主面層用誘電体シートと材料配合量が異なることが好ましい。具体的には、内側主面層用誘電体シートは、外側主面層用誘電体シートより多くのバインダ樹脂を含むことが好ましい。これにより、内側主面層用誘電体シートの粘着性は、外側主面層用誘電体シートの粘着性より高くなる。
外側主面層用誘電体シートにおけるセラミック粒子の密度は、内側主面層用誘電体シートにおけるセラミック粒子の密度より高いことが好ましい。
外側主面層用誘電体シートは、バインダ樹脂を多く含む内側主面層用誘電体シートより厚い方が、耐湿性を確保できるため好ましい。また、内側主面層用誘電体シート及び外側主面層用誘電体シートの作製に用いられるセラミック誘電体スラリーは、積層体１１０ａの誘電体セラミック層１３０となるセラミック誘電体シートの作製に用いられるセラミック誘電体スラリーとは異なる成分を含んでいてもよい。
内側主面層用誘電体シートの幅は、外側主面層用誘電体シートの幅より狭いことが好ましい。
主面層用誘電体積層シート等の主面層用誘電体シートは、以下のように、転写によって側面層付きチップの主面に貼り付けられることが好ましい。
図１５は、弾性体上に載置された主面層用誘電体積層シートの上方において、複数の側面層付きチップを保持板にて保持している状態を示す断面図である。
図１５に示すように、内側主面層用誘電体シート１５０ｆと外側主面層用誘電体シート１５１ｆとから構成されている主面層用誘電体積層シートは、樹脂フィルムから剥離させられた後、弾性体９３上に載置される。弾性体９３は、テーブル９１上に載置されている。なお、主面層用誘電体積層シートが薄くて扱いにくい場合、主面層用誘電体積層シートを扱いやすくするために、樹脂フィルムが主面層用誘電体積層シートに付着した状態のまま弾性体９３上に載置してもよい。
チップ１１０ａｇの両方の側面に側面層用誘電体シートが貼り付けられた複数の側面層付きチップの各々は、保持板９０の下面に貼り付けられた発泡剥離シート９２に、互いに間隔をあけて貼り付けられている。複数の側面層付きチップの各々の他方の主面が、発泡剥離シート９２と接している。複数の側面層付きチップの各々の一方の主面が、主面層用誘電体積層シートと対向している。複数の側面層付きチップの各々の一方の主面には、接着剤１８０が塗布されている。ただし、複数の側面層付きチップの各々の一方の主面に、必ずしも接着剤１８０が塗布されていなくてもよい。
次に、保持板９０が矢印６で示すように下降させられることにより、複数の側面層付きチップの各々が、主面層用誘電体積層シートに押し付けられる。図１６は、複数の側面層付きチップが主面層用誘電体積層シートに押し付けられている状態を示す断面図である。図１６に示すように、複数の側面層付きチップの各々は、当該複数の側面層付きチップに主面層用誘電体積層シートを間に挟んで間接的に接触する部分の弾性体９３がそれぞれその近傍において弾性変形する程度の押し付け力をもって、主面層用誘電体積層シートに押し付けられる。
これにより、主面層用誘電体積層シートにおいて複数の側面層付きチップと弾性体９３とによって挟み込まれた部分が、複数の側面層付きチップの一方の主面にそれぞれ圧着される。さらに、複数の側面層付きチップの一方の主面を囲む稜線部において剪断力が主面層用誘電体積層シートに作用することで主面層用誘電体積層シートが打ち抜かれる。
図１７は、主面層用誘電体積層シートに押し付けられた複数の側面層付きチップが、引き上げられた状態を示す断面図である。図１７に示すように、保持板９０が矢印７で示すように上昇させられることにより、複数の側面層付きチップの各々が、主面層用誘電体積層シートから引き上げられる。
この状態において、主面層用誘電体積層シートの打ち抜かれた部分が、側面層付きチップの一方の主面に貼り付けられている。上記と同様の方法にて、側面層付きチップの他方の主面に、主面層用誘電体積層シートを貼り付けることができる。主面層用誘電体積層シートのうちの内側主面層用誘電体シート１５０ｆが、側面層付きチップの両方の主面に接触している。
次に、主面層用誘電体積層シートが側面層付きチップに圧着される（工程Ｓ１０）。具体的には、内側主面層用誘電体シート１５０ｆ及び外側主面層用誘電体シート１５１ｆを、加熱されたテーブル９１で保持した状態で、側面層付きチップ側に押圧することにより、内側主面層用誘電体シート１５０ｆ及び外側主面層用誘電体シート１５１ｆが側面層付きチップに熱圧着されて、図４に示す部品本体１１０となる被覆チップが形成される。
次に、被覆チップのバレル研磨が行われる（工程Ｓ１１）。具体的には、被覆チップが、バレルと呼ばれる小箱内に誘電体材料より硬度の高いメディアボールとともに封入され、当該バレルを回転させることにより、被覆チップの研磨が行われる。これにより、被覆チップの角部及び稜線部に丸みが付けられる。
次に、被覆チップの焼成が行われる（工程Ｓ１２）。具体的には、被覆チップが加熱され、これにより被覆チップに含まれる誘電体材料及び導電性材料が焼成され、部品本体１１０が形成される。焼成されることにより、内側側面層用誘電体シート１５０ｇは、第１内側側面層１５０ｂ及び第２内側側面層１５０ｃとなる。焼成されることにより、外側側面層用誘電体シート１５１ｇは、第１外側側面層１５１ｂ及び第２外側側面層１５１ｃとなる。焼成されることにより、内側主面層用誘電体シート１５０ｆは、第１内側主面層１５０ｄ及び第２内側主面層１５０ｅとなる。焼成されることにより、外側主面層用誘電体シート１５１ｆは、第１外側主面層１５１ｄ及び第２外側主面層１５１ｅとなる。焼成温度は、誘電体材料及び導電性材料に対応して適宜設定される。
次に、第１外部電極１２１及び第２外部電極１２２が形成される（工程Ｓ１３）。例えば、部品本体１１０における第１端面１１５を含む端部及び第２端面１１６を含む端部の両方に塗布された導電性ペーストが焼成されることで下地電極層が形成され、下地電極層にＮｉめっき及びＳｎめっきがこの順に施されてめっき層が形成されることにより、部品本体１１０の外表面上に、第１外部電極１２１及び第２外部電極１２２が形成される。
上述した一連の工程を経ることにより、積層セラミックコンデンサ１００を製造することができる。
なお、側面層及び主面層を形成する方法は、誘電体シートの貼り付けに限定されず、誘電体ペーストの印刷などであってもよい。また、側面層を形成する方法と主面層を形成する方法とは、同じであってもよいし、異なっていてもよい。
（第２実施形態）
本発明の第２実施形態に係る積層セラミックコンデンサは、本発明の第１実施形態に係る積層セラミックコンデンサと同様の構成を有するものの、積層セラミックコンデンサの製造方法が第１実施形態とは異なる。
本発明の第２実施形態に係る積層セラミックコンデンサの製造方法において、積層体を準備する工程は、セラミック誘電体シートに導電性ペーストを塗布することにより、上記セラミック誘電体シート上に内部電極パターンを形成する工程と、上記セラミック誘電体シート上の上記内部電極パターンが形成されていない領域に、段差解消用のセラミックペースト層を形成する工程と、を含む。
具体的には、第１実施形態で説明した工程Ｓ３において、セラミック誘電体シートに導電性ペーストが所定のパターンを有するように塗布されることにより、セラミック誘電体シート上に所定の内部電極パターンが設けられるとともに、セラミック誘電体シート上の内部電極パターンが形成されていない領域に段差解消用のセラミックペースト層が設けられたマザーシートが形成される。その他の工程は、第１実施形態と同じである。
図１８は、内部電極パターン及びセラミックペースト層が設けられたマザーシートの構成を示す平面図である。図１９は、内部電極パターン及びセラミックペースト層が設けられたマザーシートを積層した状態を示す分解側面図である。
図１８及び図１９に示すマザーシートでは、セラミック誘電体シート１３０ｇ上に、帯状の内部電極パターン１４０ｇが互いに間隔をあけて等ピッチで設けられているとともに、セラミック誘電体シート１３０ｇ上の内部電極パターン１４０ｇが形成されていない領域に段差解消用のセラミックペースト層１４３ｇが設けられている。
段差解消用のセラミックペースト層１４３ｇは、セラミック誘電体を含有するセラミックペーストをセラミック誘電体シート１３０ｇに塗布することにより形成される。セラミックペーストの塗布方法としては、スクリーン印刷法などを用いることができる。セラミックペーストに含有されるセラミック誘電体は、セラミック誘電体シート１３０ｇに含有されるセラミック誘電体と同じであることが好ましい。
図１９に示すように、マザーシートが長さ方向Ｌにおいて半ピッチずらして積層されることにより、内部電極パターン１４０ｇが半ピッチずつずれた状態で積層される。具体的には、第１内部電極層１４１となる第１内部電極パターン１４１ｇと、第２内部電極層１４２となる第２内部電極パターン１４２ｇとが、長さ方向Ｌにおいて半ピッチずつずれた状態で積層される。
さらにその上に、内部電極パターンが形成されておらず、セラミック誘電体シート１３０ｇのみからなるマザーシートが、所定枚数積層される。これにより、マザーシート群が構成される。
上述した方法では、セラミックペースト層１４３ｇによりマザーシートの段差が解消されるため、積層体１１０ａとなるチップの主面の平坦性を確保することができる。その結果、工程Ｓ９において主面層用誘電体シートを貼り付ける際、側面層付きチップの主面における稜線部が鋭利であるため、主面層用誘電体シートの打ち抜き性及び転写性が良好となる。
本発明の第２実施形態に係る積層セラミックコンデンサにおいて、それぞれの側面層は、２層構造に限定されず、１層構造であってもよいし、３層以上の構造であってもよい。同様に、それぞれの主面層は、２層構造に限定されず、１層構造であってもよいし、３層以上の構造であってもよい。
（第３実施形態）
本発明の第３実施形態に係る積層セラミックコンデンサでは、一対の外部電極のうち、少なくとも一方の外部電極は、積層体の端面から、一対の主面層の一方又は両方に亘って設けられ、長さ方向において、上記主面層に設けられた上記外部電極の端部から上記外部電極が設けられた上記積層体の端面までの距離は、上記外部電極に接続されていない内部電極層の端部から上記外部電極が設けられた上記積層体の端面までの距離よりも長い。
図２０は、本発明の第３実施形態に係る積層セラミックコンデンサの一例を模式的に示す断面図である。
図２０に示す積層セラミックコンデンサ１００Ａでは、第１外部電極１２１は、積層体１１０ａの第１端面１１５から、第１主面層１１０ｄ及び第２主面層１１０ｅの各々に亘って設けられている。図示されていないが、第１外部電極１２１は、さらに、第１側面層１１０ｂ及び第２側面層１１０ｃの各々に亘って設けられていてもよい。第２外部電極１２２は、積層体１１０ａの第２端面１１６から、第１主面層１１０ｄ及び第２主面層１１０ｅの各々に亘って設けられている。図示されていないが、第２外部電極１２２は、さらに、第１側面層１１０ｂ及び第２側面層１１０ｃの各々に亘って設けられていてもよい。
図２０では、長さ方向において、第１主面層１１０ｄ又は第２主面層１１０ｅに設けられた第１外部電極１２１の端部から第１外部電極１２１が設けられた積層体１１０ａの第１端面１１５までの距離（図２０中、Ｅ１で示す長さ）は、第１外部電極１２１に接続されていない第２内部電極層１４２の端部から第１外部電極１２１が設けられた積層体１１０ａの第１端面１１５までの距離（図２０中、Ｌ１で示す長さ）よりも長い。同様に、長さ方向において、第１主面層１１０ｄ又は第２主面層１１０ｅに設けられた第２外部電極１２２の端部から第２外部電極１２２が設けられた積層体１１０ａの第２端面１１６までの距離（図２０中、Ｅ２で示す長さ）は、第２外部電極１２２に接続されていない第１内部電極層１４１の端部から第２外部電極１２２が設けられた積層体１１０ａの第２端面１１６までの距離（図２０中、Ｌ２で示す長さ）よりも長い。
内部電極層１４０の厚み等によっては、図２０に示すように、積層体１１０ａの第１主面１１１ａ及び第２主面１１２ａの平坦性が十分ではなく、第１エンドマージン及び第２エンドマージンにおける積層体１１０ａの積層方向Ｔの寸法が、対向電極部における積層体１１０ａの積層方向Ｔの寸法よりも小さくなることがある。すると、第２実施形態と異なり、主面層用誘電体シートの打ち抜き性及び転写性が不十分になる結果、図２０に示すように、第１主面層１１０ｄ及び第２主面層１１０ｅの端部が、積層体１１０ａの第１端面１１５又は第２端面１１６まで到達しないことがある。そのような場合であっても、Ｅ１及びＥ２で示す距離をＬ１及びＬ２で示す距離よりも長くすることにより、積層体１１０ａと第１側面層１１０ｂ又は第２側面層１１０ｃとの界面Ａ１及びＡ２（図５参照）は第１外部電極１２１及び第２外部電極１２２で覆われる。そのため、上記界面Ａ１及びＡ２は外部から見えなくなる。
図２１は、本発明の第３実施形態に係る積層セラミックコンデンサの別の一例を模式的に示す断面図である。
図２１に示す積層セラミックコンデンサ１００Ｂでは、第１主面層１１０ｄ及び第２主面層１１０ｅの一部が、積層体１１０ａの第１端面１１５及び第２端面１１６に設けられている。そのような場合であっても、第１主面層１１０ｄ及び第２主面層１１０ｅが、積層体１１０ａの第１端面１１５に露出する第１内部電極層１４１、及び、積層体１１０ａの第２端面１１６に露出する第２内部電極層１４２を覆わなければよい。第１主面層１１０ｄ及び第２主面層１１０ｅの一部が積層体１１０ａの第１端面１１５及び第２端面１１６に設けられている場合には、積層体１１０ａの第１端面１１５及び第２端面１１６に設けられていない場合に比べて、第１主面層１１０ｄ及び第２主面層１１０ｅが第１外部電極１２１又は第２外部電極１２２と接触する面積が増加するため、第１外部電極１２１又は第２外部電極１２２との密着性が向上する。
本発明の第３実施形態に係る積層セラミックコンデンサにおいて、それぞれの側面層は、２層構造に限定されず、１層構造であってもよいし、３層以上の構造であってもよい。同様に、それぞれの主面層は、２層構造に限定されず、１層構造であってもよいし、３層以上の構造であってもよい。
（第４実施形態）
本発明の第４実施形態に係る積層セラミックコンデンサは、一対の側面層の外側に、側面層と主面層との界面を覆うように設けられた一対の別の側面層をさらに備える。
図２２は、本発明の第４実施形態に係る積層セラミックコンデンサの一例を模式的に示す断面図である。
図２２に示す積層セラミックコンデンサ１００Ｃは、積層体１１０ａと、第１側面層１１０ｂと、第２側面層１１０ｃと、第１主面層１１０ｄと、第２主面層１１０ｅと、第３側面層１１０ｆと、第４側面層１１０ｇとを備える。
第１側面層１１０ｂ、第２側面層１１０ｃ、第１主面層１１０ｄ及び第２主面層１１０ｅは、第１実施形態と同様である。
第３側面層１１０ｆは、第１側面層１１０ｂの外側に、第１側面層１１０ｂと第１主面層１１０ｄとの界面、及び、第１側面層１１０ｂと第２主面層１１０ｅとの界面を覆うように設けられている。同様に、第４側面層１１０ｇは、第２側面層１１０ｃの外側に、第２側面層１１０ｃと第１主面層１１０ｄとの界面、及び、第２側面層１１０ｃと第２主面層１１０ｅとの界面を覆うように設けられている。
図示されていないが、積層セラミックコンデンサ１００Ｃは、第１主面層１１０ｄの外側に、第１主面層１１０ｄと第３側面層１１０ｆとの界面、及び、第１主面層１１０ｄと第４側面層１１０ｇとの界面を覆うように設けられた第３主面層をさらに備えてもよい。同様に、積層セラミックコンデンサ１００Ｃは、第２主面層１１０ｅの外側に、第２主面層１１０ｅと第３側面層１１０ｆとの界面、及び、第２主面層１１０ｅと第４側面層１１０ｇとの界面を覆うように設けられた第４主面層をさらに備えてもよい。
上記のように、本発明の第４実施形態に係る積層セラミックコンデンサは、一対の主面層の外側に、主面層と別の側面層との界面を覆うように設けられた一対の別の主面層をさらに備えてもよい。
本発明の第４実施形態に係る積層セラミックコンデンサにおいて、それぞれの側面層は、２層構造に限定されず、１層構造であってもよいし、３層以上の構造であってもよい。同様に、それぞれの主面層は、２層構造に限定されず、１層構造であってもよいし、３層以上の構造であってもよい。
本発明の第４実施形態に係る積層セラミックコンデンサは、第１実施形態で説明した方法によって製造されてもよいし、第２実施形態で説明した方法によって製造されてもよい。
（その他の実施形態）
本発明の積層セラミック電子部品は、上記実施形態に限定されるものではなく、積層セラミックコンデンサなどの積層セラミック電子部品の構成、製造条件等に関し、本発明の範囲内において、種々の応用、変形を加えることが可能である。
本発明の積層セラミック電子部品の製造方法において、側面層は、未焼成の積層体の側面に未焼成の状態で形成されることが好ましい。一方、主面層は、未焼成の積層体の主面に未焼成の状態で形成されてもよいし、焼成後の積層体の主面に形成されてもよい。焼成後の積層体の主面に主面層を形成する場合、未焼成の状態で主面層を形成した後に再度焼成を行ってもよい。あるいは、焼成後の積層体の主面に、樹脂層を主面層として形成してもよい。樹脂層を主面層として形成する場合、導電性樹脂から構成される外部電極を形成することが好ましい。
第１実施形態で説明した製造方法では、誘電体ブロックを分断ラインＬ１０、Ｌ１１及びＬ２０に沿って分断して複数のチップを作製し、チップの側面に側面層を形成した後、チップの主面に主面層を形成していたが、以下のように変更することも可能である。
すなわち、まず、誘電体ブロックを分断ラインＬ２０に沿って分断することによって、分断面である両方の側面に第１内部電極パターン１４１ｇ及び第２内部電極パターン１４２ｇの各々の側部が露出した、複数の棒状のグリーンブロックを作製する。そして、グリーンブロックの両側面上に側面層を形成し、両主面上に主面層を形成した後、分断ラインＬ１０及びＬ１１に沿って分断する。あるいは、グリーンブロックの両側面上に側面層を形成し、分断ラインＬ１０及びＬ１１に沿って分断した後、両主面上に主面層を形成する。その後は、上述した方法と同様にすればよい。
９０ 保持板
９１ テーブル
９２ 発泡剥離シート
９３ 弾性体
１００、１００Ａ、１００Ｂ、１００Ｃ 積層セラミックコンデンサ
１１０ 部品本体
１１０ａ 積層体
１１０ａｇ チップ
１１０ｂ 第１側面層
１１０ｃ 第２側面層
１１０ｄ 第１主面層
１１０ｅ 第２主面層
１１０ｆ 第３側面層
１１０ｇ 第４側面層
１１１、１１１ａ 第１主面
１１２、１１２ａ 第２主面
１１３、１１３ａ 第１側面
１１４、１１４ａ 第２側面
１１５ 第１端面
１１６ 第２端面
１２１ 第１外部電極
１２２ 第２外部電極
１３０ 誘電体セラミック層
１３０ｇ セラミック誘電体シート
１４０ 内部電極層
１４０ｇ 内部電極パターン
１４１ 第１内部電極層
１４１ｇ 第１内部電極パターン
１４２ 第２内部電極層
１４２ｇ 第２内部電極パターン
１４３ｇ セラミックペースト層
１５０ｂ 第１内側側面層
１５０ｃ 第２内側側面層
１５０ｄ 第１内側主面層
１５０ｅ 第２内側主面層
１５０ｇ 内側側面層用誘電体シート
１５０ｆ 内側主面層用誘電体シート
１５１ｂ 第１外側側面層
１５１ｃ 第２外側側面層
１５１ｄ 第１外側主面層
１５１ｅ 第２外側主面層
１５１ｆ 外側主面層用誘電体シート
１５１ｇ 外側側面層用誘電体シート
１８０ 接着剤
Ａ１ 積層体と第１側面層との界面
Ａ２ 積層体と第２側面層との界面
Ｅ１、Ｅ２ 主面層に設けられた外部電極の端部から積層体の端面までの距離
Ｌ１、Ｌ２ 外部電極に接続されていない内部電極層の端部から積層体の端面までの距離

Claims (8)

  1. 積層された複数の誘電体セラミック層と少なくとも一対の内部電極層とを含み、積層方向において相対する一対の主面と、前記積層方向に直交する幅方向において相対する一対の側面と、前記積層方向及び前記幅方向に直交する長さ方向において相対する一対の端面とを有する積層体と、
    前記積層体の前記一対の側面に設けられた一対の側面層と、
    前記積層体の前記一対の主面に、前記積層体と前記側面層との界面を覆うように設けられた一対の主面層と、
    前記一対の側面層の外側に、前記側面層と前記主面層との界面を覆うように設けられた一対の別の側面層と、
    前記積層体の前記一対の端面に設けられ、前記一対の内部電極層にそれぞれ接続された一対の外部電極と、
    を備える、積層セラミック電子部品。
  2. 前記側面層と前記主面層とは、材料組成が同じセラミック層を含む、請求項１に記載の積層セラミック電子部品。
  3. 前記積層体は、前記内部電極層が前記誘電体セラミック層を介して対向している内層部と、前記内層部を前記積層方向から挟むように配設される一対の外層部とを有し、
    前記外層部は、前記側面層及び前記主面層と材料配合量が異なる、請求項１又は２に記載の積層セラミック電子部品。
  4. 前記主面層は、前記積層体に接する内側主面層と、前記内側主面層の外側に設けられた外側主面層とを含み、
    前記内側主面層は、前記外側主面層と材料配合量が異なる、請求項１～３のいずれか１項に記載の積層セラミック電子部品。
  5. 前記側面層は、前記積層体に接する内側側面層と、前記内側側面層の外側に設けられた外側側面層とを含み、
    前記内側側面層は、前記外側側面層と材料配合量が異なる、請求項１～４のいずれか１項に記載の積層セラミック電子部品。
  6. 前記一対の外部電極のうち、少なくとも一方の外部電極は、前記積層体の端面から、前記一対の主面層の一方又は両方に亘って設けられ、
    前記長さ方向において、前記主面層に設けられた前記外部電極の端部から前記外部電極が設けられた前記積層体の端面までの距離は、前記外部電極に接続されていない前記内部電極層の端部から前記外部電極が設けられた前記積層体の端面までの距離よりも長い、請求項１～５のいずれか１項に記載の積層セラミック電子部品。
  7. 積層された複数の誘電体セラミック層と少なくとも一対の内部電極層とを含み、積層方向において相対する一対の主面と、前記積層方向に直交する幅方向において相対する一対の側面と、前記積層方向及び前記幅方向に直交する長さ方向において相対する一対の端面とを有する積層体を準備する工程と、
    前記積層体の前記一対の側面に、一対の側面層を形成する工程と、
    前記積層体の前記一対の主面に、前記積層体と前記側面層との界面を覆うように一対の主面層を形成する工程と、
    前記一対の側面層の外側に、前記側面層と前記主面層との界面を覆うように一対の別の側面層を形成する工程と、
    前記積層体の前記一対の端面に、前記一対の内部電極層にそれぞれ接続された一対の外部電極を形成する工程と、を備える、積層セラミック電子部品の製造方法。
  8. 前記積層体を準備する工程は、
    セラミック誘電体シートに導電性ペーストを塗布することにより、前記セラミック誘電体シート上に内部電極パターンを形成する工程と、
    前記セラミック誘電体シート上の前記内部電極パターンが形成されていない領域に、段差解消用のセラミックペースト層を形成する工程と、を含む、請求項７に記載の積層セラミック電子部品の製造方法。
JP2019197781A 2019-10-30 2019-10-30 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法 Active JP7192741B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019197781A JP7192741B2 (ja) 2019-10-30 2019-10-30 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
CN202011087713.8A CN112750621B (zh) 2019-10-30 2020-10-12 层叠陶瓷电子部件以及层叠陶瓷电子部件的制造方法
KR1020200132355A KR102415350B1 (ko) 2019-10-30 2020-10-14 적층 세라믹 전자부품, 및 적층 세라믹 전자부품의 제조 방법
US17/076,846 US11538636B2 (en) 2019-10-30 2020-10-22 Multilayer ceramic electronic component and method of producing multilayer ceramic electronic component
JP2022110479A JP7359258B2 (ja) 2019-10-30 2022-07-08 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
JP2023163643A JP2023165867A (ja) 2019-10-30 2023-09-26 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019197781A JP7192741B2 (ja) 2019-10-30 2019-10-30 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022110479A Division JP7359258B2 (ja) 2019-10-30 2022-07-08 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2021072356A JP2021072356A (ja) 2021-05-06
JP7192741B2 true JP7192741B2 (ja) 2022-12-20

Family

ID=75645810

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2019197781A Active JP7192741B2 (ja) 2019-10-30 2019-10-30 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
JP2022110479A Active JP7359258B2 (ja) 2019-10-30 2022-07-08 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
JP2023163643A Pending JP2023165867A (ja) 2019-10-30 2023-09-26 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022110479A Active JP7359258B2 (ja) 2019-10-30 2022-07-08 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
JP2023163643A Pending JP2023165867A (ja) 2019-10-30 2023-09-26 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法

Country Status (4)

Country Link
US (1) US11538636B2 (ja)
JP (3) JP7192741B2 (ja)
KR (1) KR102415350B1 (ja)
CN (1) CN112750621B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7192741B2 (ja) * 2019-10-30 2022-12-20 株式会社村田製作所 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
KR20220031344A (ko) * 2020-09-04 2022-03-11 삼성전기주식회사 적층형 전자 부품
JP7416021B2 (ja) * 2021-06-16 2024-01-17 株式会社村田製作所 積層セラミック電子部品
TWI760275B (zh) 2021-08-26 2022-04-01 奇力新電子股份有限公司 電感元件及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017011172A (ja) 2015-06-24 2017-01-12 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2018067562A (ja) 2016-10-17 2018-04-26 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造体
JP2019140224A (ja) 2018-02-09 2019-08-22 太陽誘電株式会社 積層セラミック電子部品及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09320887A (ja) * 1996-06-03 1997-12-12 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ及びその製造方法
JP5605053B2 (ja) * 2010-07-26 2014-10-15 株式会社村田製作所 積層セラミック電子部品の製造方法
KR101681358B1 (ko) * 2013-04-08 2016-11-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101670137B1 (ko) * 2014-11-05 2016-10-27 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법
KR102145315B1 (ko) * 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6429027B2 (ja) * 2015-09-15 2018-11-28 Tdk株式会社 積層電子部品
KR101762032B1 (ko) * 2015-11-27 2017-07-26 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
JP6500801B2 (ja) 2016-02-18 2019-04-17 株式会社村田製作所 電子部品の製造方法
JP2018063969A (ja) * 2016-10-11 2018-04-19 株式会社村田製作所 積層セラミックコンデンサ
JP6841716B2 (ja) * 2017-04-27 2021-03-10 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7227690B2 (ja) * 2017-07-26 2023-02-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7231340B2 (ja) * 2018-06-05 2023-03-01 太陽誘電株式会社 セラミック電子部品およびその製造方法
US10971302B2 (en) * 2018-06-19 2021-04-06 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of the same
KR102141217B1 (ko) * 2018-07-26 2020-08-04 삼성전기주식회사 적층 세라믹 커패시터
US11145463B2 (en) * 2018-09-05 2021-10-12 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
JP2020053577A (ja) * 2018-09-27 2020-04-02 株式会社村田製作所 電子部品
JP2020057738A (ja) * 2018-10-04 2020-04-09 株式会社村田製作所 電子部品、回路基板、および電子部品の回路基板への実装方法
JP2020068227A (ja) * 2018-10-22 2020-04-30 株式会社村田製作所 積層セラミック電子部品
US11094462B2 (en) * 2018-10-22 2021-08-17 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
US10923279B2 (en) * 2018-10-22 2021-02-16 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
JP7338961B2 (ja) * 2018-11-08 2023-09-05 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7274372B2 (ja) * 2019-07-11 2023-05-16 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2021034648A (ja) * 2019-08-28 2021-03-01 株式会社村田製作所 積層セラミックコンデンサ
JP7192741B2 (ja) * 2019-10-30 2022-12-20 株式会社村田製作所 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
JP7484046B2 (ja) * 2019-12-03 2024-05-16 太陽誘電株式会社 セラミック電子部品およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017011172A (ja) 2015-06-24 2017-01-12 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2018067562A (ja) 2016-10-17 2018-04-26 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造体
JP2019140224A (ja) 2018-02-09 2019-08-22 太陽誘電株式会社 積層セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
KR102415350B1 (ko) 2022-07-01
US20210134530A1 (en) 2021-05-06
JP2023165867A (ja) 2023-11-17
JP2021072356A (ja) 2021-05-06
KR20210052242A (ko) 2021-05-10
CN112750621A (zh) 2021-05-04
JP7359258B2 (ja) 2023-10-11
JP2022133459A (ja) 2022-09-13
CN112750621B (zh) 2022-06-07
US11538636B2 (en) 2022-12-27

Similar Documents

Publication Publication Date Title
JP7192741B2 (ja) 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
KR101971870B1 (ko) 전자부품의 제조 방법
JP5532027B2 (ja) 積層セラミック電子部品およびその製造方法
JP5751080B2 (ja) 積層セラミック電子部品
US20240312712A1 (en) Electronic component
JP6834091B2 (ja) 積層セラミック電子部品及びその製造方法
KR102077617B1 (ko) 적층 세라믹 콘덴서
JP7234951B2 (ja) 積層セラミックコンデンサ
US10453615B2 (en) Method for manufacturing multilayer ceramic electronic component
JP2020068227A (ja) 積層セラミック電子部品
JP2017195329A (ja) 積層セラミック電子部品
JP2012009679A (ja) セラミック電子部品及びその製造方法
JP2021166219A (ja) 積層セラミックコンデンサおよび半導体装置
US10405435B2 (en) Electronic component
JP2012009556A (ja) セラミック電子部品及びその製造方法
JP2017118003A (ja) 積層セラミック電子部品
KR102303314B1 (ko) 적층 세라믹 전자부품
JP2020167202A (ja) 積層セラミックコンデンサ
CN216773068U (zh) 层叠陶瓷电容器
JP2023046622A (ja) 積層セラミックコンデンサ
TW202322161A (zh) 積層陶瓷電子零件及其製造方法
JP2023048453A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221121

R150 Certificate of patent or registration of utility model

Ref document number: 7192741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150