JP2020068227A - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP2020068227A
JP2020068227A JP2018198423A JP2018198423A JP2020068227A JP 2020068227 A JP2020068227 A JP 2020068227A JP 2018198423 A JP2018198423 A JP 2018198423A JP 2018198423 A JP2018198423 A JP 2018198423A JP 2020068227 A JP2020068227 A JP 2020068227A
Authority
JP
Japan
Prior art keywords
layer
internal electrode
ceramic
electrode layer
outer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018198423A
Other languages
English (en)
Inventor
勇也 高木
Yuya Takagi
勇也 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2018198423A priority Critical patent/JP2020068227A/ja
Priority to US16/654,054 priority patent/US11011308B2/en
Publication of JP2020068227A publication Critical patent/JP2020068227A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Abstract

【課題】耐湿信頼性が高い積層セラミック電子部品を提供する。【解決手段】積層セラミックコンデンサは、積層体10と、端面に設けられた第1の外部電極と、第2の外部電極とを備える。積層体は、内部電極層21、22が誘電体セラミック層20を介して対向している内層部と、内層部を積層方向に挟むように配設される外層部と、内層部及び外層部を幅方向に挟むように配設されるサイドマージン部41とを備える。サイドマージン部は、幅方向に積層された複数のセラミック層から構成され、積層体の最も内側に配置されるインナー層41aと、積層体の最も外側に配置されるアウター層41bとを含む。積層体のWT断面を見たとき、少なくとも一方の側面側において、第1の内部電極層及び第2の内部電極層の端面が誘電体セラミック層の端面に対して内側に位置し、積層方向に隣接する第1の内部電極層及び第2の内部電極層の間にインナー層が入り込んでいる。【選択図】図5

Description

本発明は、積層セラミック電子部品に関する。
積層セラミック電子部品の一例として、積層セラミックコンデンサが挙げられる。積層セラミックコンデンサは、例えば、誘電体セラミック層と内部電極層とが交互に積層され、さらに、その上面と下面に誘電体セラミック層が積層された積層体と、該積層体の両端面に形成された外部電極とを備えている。このような積層セラミックコンデンサには、積層体の側面において内部電極層が外部電極に接続してしまうことを防止するため、側面上にサイドマージン部と呼ばれるセラミック層が形成されたものがある。
例えば、特許文献1には、第1平均粒径を有する第1セラミックスを主成分とし、第1の方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された内部電極と、を有する未焼成の積層チップを用意し、上記第1の方向に直交する第2の方向を向いた上記積層チップの側面に、第2平均粒径を有する第2セラミックスを主成分とするサイドマージン部を、上記第1及び第2平均粒径よりも小さい第3平均粒径を有する第3セラミックスを主成分とする接合部を介して設けることにより素体を作製し、上記素体を焼成する積層セラミックコンデンサの製造方法が開示されている。
特開2017−147429号公報
特許文献1に記載された積層セラミックコンデンサの製造方法では、両側面に内部電極が露出した積層チップを用意し、この積層チップの両側面に接合部及びサイドマージン部を設けることにより、未焼成の素体を作製している。特許文献1には、接合部及びサイドマージン部を形成する方法として、シート状のサイドマージン部及び接合部を積層チップの側面に貼り付ける方法、塗布やディッピングによりサイドマージン部及び接合部で積層チップの側面をコーティングする方法、これらを組み合わせた方法が記載されている。
このようにして作製した素体を焼成する際、内部電極を構成する金属粉の液状化によって、内部電極の玉化と呼ばれる現象が生じる。玉化が生じた部分では、積層チップの側面側における内部電極の端面がセラミック層の端面に対して内側に入り込み、内部電極の端面と接合部との間に空隙が生じるおそれがある。この空隙から水分やめっき液が内部電極側に浸入することで、積層セラミックコンデンサの耐湿信頼性が低下することが懸念される。
なお、上記の問題は、積層セラミックコンデンサに限らず、積層セラミックコンデンサ以外の積層セラミック電子部品に共通する問題である。
本発明は上記の問題を解決するためになされたものであり、耐湿信頼性が高い積層セラミック電子部品を提供することを目的とする。
本発明の積層セラミック電子部品は、積層方向に積層された複数の誘電体セラミック層と複数対の第1の内部電極層及び第2の内部電極層とを含み、上記積層方向において相対する第1の主面及び第2の主面と、上記積層方向に直交する幅方向において相対する第1の側面及び第2の側面と、上記積層方向及び上記幅方向に直交する長さ方向において相対する第1の端面及び第2の端面とを有する積層体と、上記積層体の上記第1の端面に設けられ、上記第1の端面において上記第1の内部電極層に接続されている第1の外部電極と、上記積層体の上記第2の端面に設けられ、上記第2の端面において上記第2の内部電極層に接続されている第2の外部電極とを備える。上記積層体は、上記第1の内部電極層及び上記第2の内部電極層が上記誘電体セラミック層を介して対向している内層部と、上記内層部を上記積層方向に挟むように配設される外層部と、上記内層部及び上記外層部を上記幅方向に挟むように配設されるサイドマージン部とを備える。上記サイドマージン部は、上記幅方向に積層された複数のセラミック層から構成され、該セラミック層として、上記積層体の最も内側に配置されるインナー層と、上記積層体の最も外側に配置されるアウター層とを含む。上記積層体の上記幅方向及び上記積層方向の断面であるWT断面を見たとき、少なくとも一方の側面側において、上記第1の内部電極層及び上記第2の内部電極層の端面が上記誘電体セラミック層の端面に対して内側に位置し、上記積層方向に隣接する上記第1の内部電極層及び上記第2の内部電極層の間に上記インナー層が入り込んでいる。
本発明によれば、耐湿信頼性が高い積層セラミック電子部品を提供することができる。
図1は、本発明の積層セラミックコンデンサの一例を模式的に示す斜視図である。 図2は、図1に示す積層セラミックコンデンサを構成する積層体の一例を模式的に示す斜視図である。 図3は、図1に示す積層セラミックコンデンサのA−A線断面図である。 図4は、図1に示す積層セラミックコンデンサのB−B線断面図である。 図5は、図4に示す積層セラミックコンデンサのC部拡大図である。 図6A、図6B及び図6Cは、セラミックグリーンシートの一例を模式的に示す平面図である。 図7は、マザーブロックの一例を模式的に示す分解斜視図である。 図8は、グリーンチップの一例を模式的に示す斜視図である。 図9は、未焼成のサイドマージン部が形成されたグリーンチップの一例を模式的に示す拡大断面図である。 図10は、未焼成のサイドマージン部が形成されたグリーンチップの別の一例を模式的に示す拡大断面図である。
以下、本発明の積層セラミック電子部品について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する個々の望ましい構成を2つ以上組み合わせたものもまた本発明である。
本発明の積層セラミック電子部品の一実施形態として、積層セラミックコンデンサを例にとって説明する。なお、本発明は、積層セラミックコンデンサ以外の積層セラミック電子部品にも適用することができる。このような積層セラミック電子部品としては、例えば、インダクタ、圧電素子、サーミスタ等が挙げられる。
[積層セラミックコンデンサ]
図1は、本発明の積層セラミックコンデンサの一例を模式的に示す斜視図である。図2は、図1に示す積層セラミックコンデンサを構成する積層体の一例を模式的に示す斜視図である。図3は、図1に示す積層セラミックコンデンサのA−A線断面図である。図4は、図1に示す積層セラミックコンデンサのB−B線断面図である。図5は、図4に示す積層セラミックコンデンサのC部拡大図である。
本明細書においては、積層セラミックコンデンサ及び積層体の積層方向、幅方向、長さ方向を、図1に示す積層セラミックコンデンサ1及び図2に示す積層体10において、それぞれ矢印T、W、Lで定める方向とする。ここで、積層(T)方向と幅(W)方向と長さ(L)方向とは互いに直交する。積層(T)方向は、複数の誘電体セラミック層20と複数対の第1の内部電極層21及び第2の内部電極層22とが積み上げられていく方向である。
図1に示す積層セラミックコンデンサ1は、積層体10と、積層体10の両端面にそれぞれ設けられた第1の外部電極51及び第2の外部電極52とを備えている。
積層セラミックコンデンサ1の大きさは、長さ(L)方向の寸法×幅(W)方向の寸法×積層(T)方向の寸法で表したとき、例えば、1.6mm×0.8mm×0.8mm、1.0mm×0.5mm×0.5mm、0.6mm×0.3mm×0.3mm、0.4mm×0.2mm×0.2mm、0.2mm×0.1mm×0.1mm等の大きさが挙げられる。
図2に示すように、積層体10は、直方体状又は略直方体状をなしており、積層(T)方向において相対する第1の主面11及び第2の主面12と、積層(T)方向に直交する幅(W)方向において相対する第1の側面13及び第2の側面14と、積層(T)方向及び幅(W)方向に直交する長さ(L)方向において相対する第1の端面15及び第2の端面16とを有している。
本明細書においては、第1の端面15及び第2の端面16に直交し、かつ、積層(T)方向と平行な積層セラミックコンデンサ1又は積層体10の断面を、長さ(L)方向及び積層(T)方向の断面であるLT断面という。また、第1の側面13及び第2の側面14に直交し、かつ、積層(T)方向と平行な積層セラミックコンデンサ1又は積層体10の断面を、幅(W)方向及び積層(T)方向の断面であるWT断面という。また、第1の側面13、第2の側面14、第1の端面15及び第2の端面16に直交し、かつ、積層(T)方向に直交する積層セラミックコンデンサ1又は積層体10の断面を、長さ(L)方向及び幅(W)方向の断面であるLW断面という。したがって、図3は、積層セラミックコンデンサ1のLT断面であり、図4は、積層セラミックコンデンサ1のWT断面である。
積層体10は、角部及び稜線部に丸みが付けられていることが好ましい。角部は、積層体の3面が交わる部分であり、稜線部は、積層体の2面が交わる部分である。
図2、図3及び図4に示すように、積層体10は、積層(T)方向に積層された複数の誘電体セラミック層20と、誘電体セラミック層20間の界面に沿って形成された複数対の第1の内部電極層21及び第2の内部電極層22とを含む積層構造を有している。誘電体セラミック層20は、幅(W)方向及び長さ(L)方向に沿って延びており、第1の内部電極層21及び第2の内部電極層22のそれぞれは、誘電体セラミック層20に沿って平板状に延びている。
第1の内部電極層21は、積層体10の第1の端面15に引き出されている。一方、第2の内部電極層22は、積層体10の第2の端面16に引き出されている。
第1の内部電極層21と第2の内部電極層22とは、積層(T)方向において、誘電体セラミック層20を介して対向している。第1の内部電極層21と第2の内部電極層22とが誘電体セラミック層20を介して対向している部分により、静電容量が発生する。
第1の内部電極層21及び第2の内部電極層22のそれぞれは、Ni、Cu、Ag、Pd、Ag−Pd合金、Au等の金属を含むことが好ましい。第1の内部電極層21及び第2の内部電極層22のそれぞれは、上記金属に加えて、誘電体セラミック層20と同じ誘電体セラミック材料を含んでもよい。
第1の内部電極層21及び第2の内部電極層22のそれぞれの厚みは、0.3μm以上、2.0μm以下であることが好ましい。
第1の外部電極51は、積層体10の第1の端面15に設けられており、図1では、第1の主面11、第2の主面12、第1の側面13及び第2の側面14の各一部にまで回り込んだ部分を有している。第1の外部電極51は、第1の端面15において、第1の内部電極層21に接続されている。
第2の外部電極52は、積層体10の第2の端面16に設けられており、図1では、第1の主面11、第2の主面12、第1の側面13及び第2の側面14の各一部にまで回り込んだ部分を有している。第2の外部電極52は、第2の端面16において、第2の内部電極層22に接続されている。
第1の外部電極51及び第2の外部電極52のそれぞれは、例えば、積層体10の端面側から、焼付けにより形成されるCuを含むベース電極層と、該ベース電極層の表面に形成される第1のめっき層と、該第1のめっき層の表面に形成される第2のめっき層とを含む3層構造である。
図3及び図4に示すように、積層体10は、第1の内部電極層21及び第2の内部電極層22が誘電体セラミック層20を介して対向している内層部30と、内層部30を積層(T)方向に挟むように配設される外層部31及び32と、内層部30、外層部31及び外層部32を幅(W)方向に挟むように配設されるサイドマージン部41及び42とを備えている。図3及び図4では、内層部30は、積層(T)方向に沿って、第1の主面11に最も近い第1の内部電極層21と、第2の主面12に最も近い第1の内部電極層21に挟まれた領域である。図示されていないが、外層部31及び外層部32のそれぞれは、積層(T)方向に積層された複数の誘電体セラミック層20から構成されることが好ましい。
内層部30を構成する誘電体セラミック層20は、例えば、BaTiO、CaTiO、SrTiO、CaZrO等を主成分とする誘電体セラミック材料から構成される。内層部30を構成する誘電体セラミック層20には、後述する焼結助剤元素がさらに含有されていてもよい。
内層部30を構成する誘電体セラミック層20の厚みは、0.2μm以上、10μm以下であることが好ましい。
外層部31及び外層部32を構成する誘電体セラミック層20は、例えば、BaTiO、CaTiO、SrTiO、CaZrO等を主成分とする誘電体セラミック材料から構成される。外層部31及び外層部32を構成する誘電体セラミック層20には、後述する焼結助剤元素がさらに含有されていてもよい。
外層部31及び外層部32を構成する誘電体セラミック層20は、内層部30を構成する誘電体セラミック層20と同じ誘電体セラミック材料から構成されることが好ましいが、内層部30を構成する誘電体セラミック層20と異なる誘電体セラミック材料から構成されてもよい。
外層部31及び32のそれぞれの厚みは、15μm以上、40μm以下であることが好ましい。なお、外層部31及び32のそれぞれは、複層構造ではなく単層構造であってもよい。
サイドマージン部41及びサイドマージン部42のそれぞれは、幅(W)方向に積層された複数のセラミック層から構成される。図4では、サイドマージン部41は、該セラミック層として、積層体10の最も内側に配置されるインナー層41aと、積層体10の最も外側に配置されるアウター層41bとを含む2層構造である。同様に、サイドマージン部42は、該セラミック層として、積層体10の最も内側に配置されるインナー層42aと、積層体10の最も外側に配置されるアウター層42bとを含む2層構造である。なお、サイドマージン部は、セラミック層としてインナー層及びアウター層を含む2層構造に限定されず、インナー層及びアウター層の間に他のセラミック層を含む3層以上の構造であってもよい。また、積層体の第1の側面側のサイドマージン部と第2の側面側のサイドマージン部とで、セラミック層の層数が異なっていてもよい。
サイドマージン部がインナー層及びアウター層を含む2層構造である場合、インナー層及びアウター層における焼結性の違いから、光学顕微鏡又は電子顕微鏡等を用いて観察することにより、2層構造であることを確認することができる。サイドマージン部が3層以上の構造である場合も同様である。
図5に示すように、積層体10の第1の側面13側において、第1の内部電極層21及び第2の内部電極層22の端面が誘電体セラミック層20の端面に対して内側に位置し、積層(T)方向に隣接する第1の内部電極層21及び第2の内部電極層22の間にインナー層41aが入り込んでいる。
これにより、第1の内部電極層21及び第2の内部電極層22の端面とインナー層41aとの間から水分やめっき液が浸入することを防止することができる。その結果、積層セラミックコンデンサの耐湿信頼性が高くなる。
図5では、全ての第1の内部電極層21及び第2の内部電極層22の端面が誘電体セラミック層20の端面に対して内側に位置しているが、誘電体セラミック層20の端面に対して内側に位置していない端面を有する第1の内部電極層21及び第2の内部電極層22が存在してもよい。
図示はしていないが、積層体10の第2の側面14側においても、第1の内部電極層21及び第2の内部電極層22の端面が誘電体セラミック層20の端面に対して内側に位置し、積層(T)方向に隣接する第1の内部電極層21及び第2の内部電極層22の間にインナー層42aが入り込んでいることが好ましい。
この場合、誘電体セラミック層20の端面に対して内側に位置していない端面を有する第1の内部電極層21及び第2の内部電極層22が存在してもよい。
以下においては、両方の側面側において、第1の内部電極層及び第2の内部電極層の端面が誘電体セラミック層の端面に対して内側に位置し、積層方向に隣接する第1の内部電極層及び第2の内部電極層の間にインナー層が入り込んでいる場合について説明する。
しかし、いずれか一方の側面側において、第1の内部電極層及び第2の内部電極層の端面が誘電体セラミック層の端面に対して内側に位置し、積層方向に隣接する第1の内部電極層及び第2の内部電極層の間にインナー層が入り込んでいれば、他方の側面側においては、第1の内部電極層及び第2の内部電極層の端面が誘電体セラミック層の端面に対して内側に位置していなくてもよい。
幅(W)方向において、第1の内部電極層21及び第2の内部電極層22の端面からアウター層41b又は42bまでの距離(図5中、Dで示す長さ)は、15μm以下であることが好ましく、10μm以下であることがより好ましい。また、第1の内部電極層21及び第2の内部電極層22の端面からアウター層41b又は42bまでの距離は、1μm以上であることが好ましい。
図5では、全ての第1の内部電極層21及び第2の内部電極層22の端面からアウター層41bまでの距離が同じであるが、それぞれ異なっていてもよい。
幅(W)方向において、第1の内部電極層21及び第2の内部電極層22の端面から誘電体セラミック層20の端面までの距離(図5中、Dで示す長さ)は、5μm以下であることが好ましく、2μm以下であることがより好ましく、1μm以下であることがさらに好ましい。
図5では、全ての第1の内部電極層21及び第2の内部電極層22の端面から誘電体セラミック層20の端面までの距離が同じであるが、それぞれ異なっていてもよい。
積層セラミックコンデンサ1の形状及び性能を維持する観点から、第1の内部電極層21及び第2の内部電極層22の間に入り込んだ部分を除いたインナー層41aは、アウター層41bよりも薄いことが好ましい。同様に、第1の内部電極層21及び第2の内部電極層22の間に入り込んだ部分を除いたインナー層42aは、アウター層42bよりも薄いことが好ましい。
第1の内部電極層21及び第2の内部電極層22の間に入り込んだ部分を除いたインナー層41a及び42aのそれぞれの厚み(図5中、Tで示す長さ)は、0.1μm以上、20μm以下であることが好ましい。第1の内部電極層21及び第2の内部電極層22の間に入り込んだ部分を除いたインナー層41a及び42aの厚みは、互いに同じであることが好ましい。
アウター層41b及び42bのそれぞれの厚み(図5中、Tで示す長さ)は、5μm以上、20μm以下であることが好ましい。アウター層41b及び42bの厚みは、互いに同じであることが好ましい。
インナー層41a又は42aが第1の内部電極層21及び第2の内部電極層22の間に入り込んだ部分を除いたサイドマージン部41及び42のそれぞれの厚みは、5μm以上、40μm以下であることが好ましく、5μm以上、20μm以下であることがより好ましい。インナー層41a又は42aが第1の内部電極層21及び第2の内部電極層22の間に入り込んだ部分を除いたサイドマージン部41及び42の厚みは、互いに同じであることが好ましい。
サイドマージン部の各セラミック層の厚みとは、積層(T)方向に沿ってサイドマージン部の各セラミック層の厚みを複数箇所で測定したときの平均値を意味する。
具体的には、積層セラミックコンデンサの長さ(L)方向の略中央においてWT断面を露出させ、WT断面の第1及び第2の内部電極層の幅(W)方向の端部といずれか一方のサイドマージン部が同一視野に収まるように光学顕微鏡又は電子顕微鏡を用いて撮像する。撮像箇所として、積層(T)方向において、上部、中央部及び下部の3箇所をそれぞれ撮像する。上部、中央部及び下部において、第1及び第2の内部電極層の幅(W)方向の端部から積層体の側面に向かって幅(W)方向に平行な複数の線分を引き、それぞれの線分の長さを測定する。測定した線分の長さについて、上部、中央部及び下部それぞれの平均値を算出する。それぞれの平均値をさらに平均化することで、各セラミック層の厚みが得られる。
インナー層41a及びインナー層42aは、例えば、BaTiO、CaTiO、SrTiO、CaZrO等を主成分とする誘電体セラミック材料から構成される。インナー層41a及びインナー層42aには、後述する焼結助剤元素がさらに含有されていてもよい。
インナー層41a及びインナー層42aは、内層部30、外層部31及び外層部32を構成する誘電体セラミック層20と同じ誘電体セラミック材料から構成されることが好ましいが、内層部30、外層部31及び外層部32を構成する誘電体セラミック層20と異なる誘電体セラミック材料から構成されてもよい。
アウター層41b及びアウター層42bは、例えば、BaTiO、CaTiO、SrTiO、CaZrO等を主成分とする誘電体セラミック材料から構成される。アウター層41b及びアウター層42bには、後述する焼結助剤元素がさらに含有されていることが好ましい。
アウター層41b及びアウター層42bは、インナー層41a及びインナー層42aと同じ誘電体セラミック材料から構成されることが好ましいが、インナー層41a及びインナー層42aと異なる誘電体セラミック材料から構成されてもよい。アウター層41b及びアウター層42bは、内層部30、外層部31及び外層部32を構成する誘電体セラミック層20と同じ誘電体セラミック材料から構成されることが好ましいが、内層部30、外層部31及び外層部32を構成する誘電体セラミック層20と異なる誘電体セラミック材料から構成されてもよい。
積層セラミックコンデンサ1において、アウター層41bは、焼結助剤元素の含有量がインナー層41aよりも多いことが好ましい。また、アウター層42bは、焼結助剤元素の含有量がインナー層42aよりも多いことが好ましい。
この場合、インナー層に比べてアウター層の焼結性を上げることができる。また、インナー層に比べてアウター層の硬度を高くすることができる。その結果、アウター層を緻密にすることができる。
焼結助剤元素としては、例えば、Si、B、Li、K、Na、Mn、Mg、Ho、Ca、V等が挙げられる。焼結助剤元素は1種でもよいし、2種以上であってもよい。焼結助剤元素が2種以上である場合、アウター層は、これらの元素のうち少なくとも一種の元素の含有量がインナー層より多いことが好ましい。
なお、いずれか一方の側面側のアウター層における焼結助剤元素の含有量がインナー層における焼結助剤元素の含有量よりも多い場合、他方の側面側のアウター層における焼結助剤元素の含有量は、インナー層における焼結助剤元素の含有量と同じであってもよいし、インナー層における焼結助剤元素の含有量より少なくてもよい。
各セラミック層に含まれる焼結助剤元素の種類及びその含有量については、積層セラミックコンデンサの長さ(L)方向の略中央において、WT断面を露出させた後、波長分散型X線分析(WDX)による元素分析を行うことにより求めることができる。
サイドマージン部41の各セラミック層を構成するセラミックの組成は、誘電体セラミック層20を構成するセラミックの組成と異なっていてもよい。この場合、インナー層41a及びアウター層41bの少なくとも一方を構成するセラミックの組成が、誘電体セラミック層20を構成するセラミックの組成と異なっていればよい。
同様に、サイドマージン部42の各セラミック層を構成するセラミックの組成は、誘電体セラミック層20を構成するセラミックの組成と異なっていてもよい。この場合、インナー層42a及びアウター層42bの少なくとも一方を構成するセラミックの組成が、誘電体セラミック層20を構成するセラミックの組成と異なっていればよい。
サイドマージン部41がインナー層41a及びアウター層41bの2層から構成される場合、インナー層41aを構成するセラミック粒子の平均粒径は、アウター層41bを構成するセラミック粒子の平均粒径、及び、誘電体セラミック層20を構成するセラミック粒子の平均粒径よりも大きいことが好ましい。アウター層41bを構成するセラミック粒子の平均粒径は、誘電体セラミック層20を構成するセラミック粒子の平均粒径と同程度であってもよいし、異なっていてもよい。
同様に、サイドマージン部42がインナー層42a及びアウター層42bの2層から構成される場合、インナー層42aを構成するセラミック粒子の平均粒径は、アウター層42bを構成するセラミック粒子の平均粒径、及び、誘電体セラミック層20を構成するセラミック粒子の平均粒径よりも大きいことが好ましい。アウター層42bを構成するセラミック粒子の平均粒径は、誘電体セラミック層20を構成するセラミック粒子の平均粒径と同程度であってもよいし、異なっていてもよい。
インナー層を構成するセラミック粒子の平均粒径が、アウター層を構成するセラミック粒子の平均粒径、及び、誘電体セラミック層を構成するセラミック粒子の平均粒径よりも大きい場合、インナー層の両界面において、アウター層及び誘電体セラミック層に接するセラミック粒子の数が減少する。つまり、インナー層の両界面には、クラックや、アウター層及び誘電体セラミック層の剥離が発生する際の起点になりやすいセラミック粒子の粒界が減少する。したがって、インナー層を介してアウター層と誘電体セラミック層との良好な接合状態が維持される。
なお、各セラミック層を構成するセラミック粒子の平均粒径は、積層セラミックコンデンサのWT断面を走査型電子顕微鏡(SEM)によって所定の倍率で撮像することにより得られた画像から、任意の大きさのセラミック粒子を数個選択して粒径を測定し、その平均値を算出したものである。
具体的には、積層セラミックコンデンサの長さ(L)方向の略中央においてWT断面を露出させ、積層(T)方向の略中央における誘電体セラミック層、インナー層及びアウター層を10000倍の倍率でそれぞれ3箇所撮像することにより得られた画像から、セラミック粒子を15個以上選択する。選択したセラミック粒子の粒径を画像解析により計測し、平均値を算出することによって平均粒径が得られる。
[積層セラミックコンデンサの製造方法]
本発明の積層セラミックコンデンサの製造方法は、好ましくは、
未焼成の状態にある複数の誘電体セラミック層と複数対の第1の内部電極層及び第2の内部電極層とをもって構成された積層構造を有し、積層方向に直交する幅方向において相対する第1の側面及び第2の側面に前記第1の内部電極層及び前記第2の内部電極層が露出した、グリーンチップを準備する工程と、
前記グリーンチップの前記第1の側面及び前記第2の側面に、未焼成のサイドマージン部を形成することにより、未焼成の積層体を作製する工程と、
前記未焼成の積層体を焼成する工程と、を備え、
前記未焼成の積層体を作製する工程では、前記第1の側面及び前記第2の側面に、インナー層用セラミックスラリーを塗布し、乾燥させて未焼成のインナー層を形成した後、最も外側に未焼成のアウター層を形成することにより、前記未焼成のサイドマージン部が形成される。前記未焼成のアウター層は、アウター層用セラミックグリーンシートを貼り付けて形成されることが好ましい。
以下、図1に示す積層セラミックコンデンサ1の製造方法の一例について説明する。
まず、誘電体セラミック層20となるべきセラミックグリーンシートを準備する。セラミックグリーンシートには、上述した誘電体セラミック材料を含むセラミック原料の他、バインダ及び溶剤等が含まれる。セラミックグリーンシートは、例えば、キャリアフィルム上で、ダイコータ、グラビアコータ、マイクログラビアコータ等を用いて成形される。
図6A、図6B及び図6Cは、セラミックグリーンシートの一例を模式的に示す平面図である。
図6A、図6B及び図6Cには、それぞれ、内層部30を形成するための第1のセラミックグリーンシート101、内層部30を形成するための第2のセラミックグリーンシート102、及び、外層部31又は32を形成するための第3のセラミックグリーンシート103を示している。
図6A、図6B及び図6Cでは、第1のセラミックグリーンシート101、第2のセラミックグリーンシート102及び第3のセラミックグリーンシート103は積層セラミックコンデンサ1ごとに切り分けられていない。図6A、図6B及び図6Cには、積層セラミックコンデンサ1ごとに切り分ける際の切断線X及びYが示されている。切断線Xは長さ(L)方向に平行であり、切断線Yは幅(W)方向に平行である。
図6Aに示すように、第1のセラミックグリーンシート101には、第1の内部電極層21に対応する未焼成の第1の内部電極層121が形成されている。図6Bに示すように、第2のセラミックグリーンシート102には、第2の内部電極層22に対応する未焼成の第2の内部電極層122が形成されている。図6Cに示すように、外層部31又は32に対応する第3のセラミックグリーンシート103には、未焼成の内部電極層121又は122は形成されていない。
第1の内部電極層121及び第2の内部電極層122は、任意の導電性ペーストを用いて形成することができる。導電性ペーストによる第1の内部電極層121及び第2の内部電極層122の形成には、例えば、スクリーン印刷法、グラビア印刷法等の方法を用いることができる。
第1の内部電極層121及び第2の内部電極層122は、切断線Yによって仕切られた長さ(L)方向に隣接する2つの領域にわたって配置され、幅(W)方向に帯状に延びている。第1の内部電極層121と第2の内部電極層122とでは、切断線Yによって仕切られた領域1列ずつ長さ(L)方向にずらされている。つまり、第1の内部電極層121の中央を通る切断線Yが第2の内部電極層122の間の領域を通り、第2の内部電極層122の中央を通る切断線Yが第1の内部電極層121の間の領域を通っている。
その後、第1のセラミックグリーンシート101、第2のセラミックグリーンシート102及び第3のセラミックグリーンシート103を積層することにより、マザーブロックを作製する。
図7は、マザーブロックの一例を模式的に示す分解斜視図である。
図7では、説明の便宜上、第1のセラミックグリーンシート101、第2のセラミックグリーンシート102及び第3のセラミックグリーンシート103を分解して示している。実際のマザーブロック104では、第1のセラミックグリーンシート101、第2のセラミックグリーンシート102及び第3のセラミックグリーンシート103が静水圧プレス等の手段により圧着されて一体化されている。
図7に示すマザーブロック104では、内層部30に対応する第1のセラミックグリーンシート101及び第2のセラミックグリーンシート102が積層(T)方向に交互に積層されている。さらに、交互に積層された第1のセラミックグリーンシート101及び第2のセラミックグリーンシート102の積層(T)方向の上下面に、外層部31及び32に対応する第3のセラミックグリーンシート103が積層されている。なお、図7では、第3のセラミックグリーンシート103がそれぞれ3枚ずつ積層されているが、第3のセラミックグリーンシート103の枚数は適宜変更可能である。
得られたマザーブロック104を切断線X及びY(図6A、図6B及び図6C参照)に沿って切断することにより、複数のグリーンチップを作製する。この切断には、例えば、ダイシング、押切り、レーザカット等の方法が適用される。
図8は、グリーンチップの一例を模式的に示す斜視図である。
図8に示すグリーンチップ110は、未焼成の状態にある複数の誘電体セラミック層120と複数対の第1の内部電極層121及び第2の内部電極層122とをもって構成された積層構造を有している。グリーンチップ110の第1の側面113及び第2の側面114は切断線Xに沿う切断によって現れた面であり、第1の端面115及び第2の端面116は切断線Yに沿う切断によって現れた面である。第1の側面113及び第2の側面114には、第1の内部電極層121及び第2の内部電極層122が露出している。また、第1の端面115には、第1の内部電極層121のみが露出し、第2の端面116には、第2の内部電極層122のみが露出している。
得られたグリーンチップ110の第1の側面113及び第2の側面114に、未焼成のサイドマージン部を形成することにより、未焼成の積層体を作製する。例えば、サイドマージン部がインナー層及びアウター層の2層から構成される場合、未焼成のサイドマージン部は、グリーンチップの第1の側面及び第2の側面に、インナー層用セラミックスラリーを塗布し、乾燥させて未焼成のインナー層を形成した後、該インナー層の表面に、アウター層用セラミックグリーンシートを貼り付けて未焼成のアウター層を形成することにより形成される。
例えば、サイドマージン部がインナー層及びアウター層の2層から構成される場合、まず、BaTiO等を主成分とする誘電体セラミック材料を含むセラミック原料の他、バインダ及び溶剤等を含むセラミックスラリーを作製する。インナー層用セラミックスラリーには、焼結助剤が添加されてもよい。インナー層は、グリーンチップ110と接着するための役割を有する。
焼成時、積層方向に隣接する第1の内部電極層及び第2の内部電極層の間にインナー層が入り込みやすくするため、インナー層用セラミックスラリーには、ガラスが添加されることが好ましい。また、スラリーの状態で第1の内部電極層及び第2の内部電極層の間に入りやすくするため、インナー層用セラミックスラリーには、界面活性剤が添加されることが好ましい。
次に、アウター層用セラミックグリーンシートを作製するため、BaTiO等を主成分とする誘電体セラミック材料を含むセラミック原料の他、バインダ及び溶剤等を含むセラミックスラリーを作製する。アウター層用セラミックスラリーには、焼結助剤が添加されることが好ましい。
樹脂フィルムの表面に、アウター層用セラミックスラリーを塗布し、乾燥することにより、アウター層用セラミックグリーンシートが形成される。
その後、樹脂フィルムから、アウター層用セラミックグリーンシートを剥離する。
続いて、グリーンチップ110の第1の端面115及び第2の端面116を樹脂等でマスクした上で、このグリーンチップを丸ごとインナー層用セラミックスラリー内にディッピングし、乾燥させる。これにより、グリーンチップ110の第1の側面113及び第2の側面にインナー層が形成される。この場合、外層部上にもインナー層が形成される。その後、アウター層用セラミックグリーンシートとグリーンチップ110の第1の側面113側のインナー層を対向させ、押し付けて打ち抜くことにより、インナー層の表面にアウター層が形成された未焼成のサイドマージン部41が形成される。さらに、グリーンチップ110の第2の側面114側のインナー層についても、アウター層用セラミックグリーンシートを対向させ、押し付けて打ち抜くことにより、インナー層の表面にアウター層が形成された未焼成のサイドマージン部42が形成される。このとき、乾燥後のインナー層の表面には、予め、接着剤となる有機溶剤を塗布しておくことが好ましい。
なお、グリーンチップ110の第1の側面113及び第2の側面114に、インナー層用セラミックスラリーをそれぞれ塗布し、乾燥させた後、インナー層の表面にアウター層用セラミックグリーンシートを貼り付けてもよい。
図9は、未焼成のサイドマージン部が形成されたグリーンチップの一例を模式的に示す拡大断面図である。
図9では、グリーンチップ110の第1の側面113に未焼成のインナー層141aが形成され、未焼成のインナー層141aの表面に未焼成のアウター層141bが形成されることにより、サイドマージン部41となる未焼成のサイドマージン部141が形成されている。図9では、グリーンチップ110の第1の側面113側において、第1の内部電極層121及び第2の内部電極層122の端面の位置は、誘電体セラミック層120の端面の位置と同じである。
この場合、グリーンチップ110の第2の側面114にも未焼成のインナー層が形成され、未焼成のインナー層の表面に未焼成のアウター層が形成されることにより、サイドマージン部42となる未焼成のサイドマージン部142が形成されている。グリーンチップ110の第2の側面114側において、第1の内部電極層121及び第2の内部電極層122の端面の位置は、誘電体セラミック層120の端面の位置と同じである。
図10は、未焼成のサイドマージン部が形成されたグリーンチップの別の一例を模式的に示す拡大断面図である。
図10では、図9と同様、グリーンチップ110aの第1の側面113に未焼成のインナー層141aが形成され、未焼成のインナー層141aの表面に未焼成のアウター層141bが形成されることにより、サイドマージン部41となる未焼成のサイドマージン部141が形成されている。図10では、グリーンチップ110aの第1の側面113側において、第1の内部電極層121及び第2の内部電極層122の端面は、誘電体セラミック層120の端面に対して内側に位置している。
この場合、グリーンチップ110aの第2の側面114にも未焼成のインナー層が形成され、未焼成のインナー層の表面に未焼成のアウター層が形成されることにより、サイドマージン部42となる未焼成のサイドマージン部142が形成されている。グリーンチップ110aの第2の側面114側において、第1の内部電極層121及び第2の内部電極層122の端面は、誘電体セラミック層120の端面に対して内側に位置している。
図10に示すように、未焼成の状態で第1の内部電極層及び第2の内部電極層の端面が誘電体セラミック層の端面に対して内側に位置している場合であっても、グリーンチップの側面にインナー層用セラミックスラリーを塗布することにより、積層方向に隣接する第1の内部電極層及び第2の内部電極層の間にインナー層用セラミックスラリーを入り込ませることができる。その結果、焼成後の第1の内部電極層又は第2の内部電極層とインナー層との間に空隙が生じにくくなり、耐湿信頼性をさらに高くすることができる。
未焼成のサイドマージン部41及び42が形成されたグリーンチップ110は、例えば、窒素雰囲気中、所定の条件で脱脂処理された後、窒素−水素−水蒸気混合雰囲気中で、所定の温度で焼成される。これにより、焼結した積層体10(図2参照)が得られる。
上述したように、焼成時、第1の内部電極層及び第2の内部電極層の玉化が生じると、焼成後の第1の内部電極層21及び第2の内部電極層22の端面が誘電体セラミック層20の端面に対して内側に位置する。しかし、インナー層用セラミックペーストが追従して、積層方向に隣接する第1の内部電極層21及び第2の内部電極層22の間にインナー層41a及び42aが入り込む。その結果、図5に示す構造が得られる。
得られた積層体10の第1の端面15及び第2の端面16のそれぞれに、Cuを主成分とする外部電極ペーストを塗布して焼き付けし、第1の内部電極層21に接続されたベース電極層と、第2の内部電極層22に接続されたベース電極層を形成する。さらに、それぞれのベース電極層の表面に、Niめっきによる第1のめっき層を形成し、第1のめっき層の表面にSnめっきによる第2のめっき層を形成する。これにより、第1の外部電極51及び第2の外部電極52が形成される。
以上のようにして、図1に示す積層セラミックコンデンサ1が製造される。
なお、未焼成のアウター層は、未焼成のインナー層の表面に、アウター層用セラミックグリーンシートを貼り付けることによって形成してもよいし、アウター層用セラミックスラリーを塗布することによって形成してもよい。
アウター層用セラミックスラリーを塗布することにより未焼成のアウター層を形成する場合、未焼成のインナー層の表面に、アウター層用セラミックスラリーが塗布され、乾燥される。
また、未焼成のアウター層は、グリーンチップの両端面を樹脂等でマスクした上で、このグリーンチップを丸ごとアウター層用セラミックスラリー内にディッピングし、乾燥させることで形成してもよい。この場合、外層部上にもアウター層が形成される。
また、サイドマージン部が3層以上の構造を有する場合、インナー層とアウター層との間のセラミック層は、セラミック層用セラミックグリーンシートを貼り付けることによって形成してもよいし、セラミック層用セラミックスラリーを塗布することによって形成してもよい。
本発明は、上記実施形態に限定されるものではなく、積層セラミックコンデンサをはじめとする積層セラミック電子部品の構成、製造条件等に関し、本発明の範囲内において、種々の応用、変形を加えることが可能である。
上述した実施形態では、マザーブロック104を切断線X及びYに切断して複数のグリーンチップを得てから、グリーンチップの両側面に未焼成のサイドマージン部を形成していたが、以下のように変更することも可能である。
すなわち、マザーブロックを切断線Xのみに沿って切断することによって、切断線Xに沿う切断によって現れた側面に第1の内部電極層及び第2の内部電極層が露出した、複数の棒状のグリーンブロック体を得てから、グリーンブロック体の両側面に未焼成のサイドマージン部を形成した後、切断線Yに切断して複数の未焼成の積層体を得て、その後、未焼成の積層体を焼成してもよい。焼成後は、前述の実施形態と同様の工程を行うことによって、積層セラミックコンデンサ等の積層セラミック電子部品を製造することができる。
1 積層セラミックコンデンサ
10 積層体
11 積層体の第1の主面
12 積層体の第2の主面
13 積層体の第1の側面
14 積層体の第2の側面
15 積層体の第1の端面
16 積層体の第2の端面
20 誘電体セラミック層
21 第1の内部電極層
22 第2の内部電極層
30 内層部
31,32 外層部
41,42 サイドマージン部
41a,42a インナー層
41b,42b アウター層
51 第1の外部電極
52 第2の外部電極
101 第1のセラミックグリーンシート
102 第2のセラミックグリーンシート
103 第3のセラミックグリーンシート
104 マザーブロック
110,110a グリーンチップ
113 グリーンチップの第1の側面
114 グリーンチップの第2の側面
115 グリーンチップの第1の端面
116 グリーンチップの第2の端面
120 未焼成の誘電体セラミック層
121 未焼成の第1の内部電極層
122 未焼成の第2の内部電極層
141 未焼成のサイドマージン部
141a 未焼成のインナー層
141b 未焼成のアウター層
第1の内部電極層及び第2の内部電極層の端面からアウター層までの距離
第1の内部電極層及び第2の内部電極層の端面から誘電体セラミック層の端面までの距離
第1の内部電極層及び第2の内部電極層の間に入り込んだ部分を除いたインナー層の厚み
アウター層の厚み
X,Y 切断線

Claims (7)

  1. 積層方向に積層された複数の誘電体セラミック層と複数対の第1の内部電極層及び第2の内部電極層とを含み、前記積層方向において相対する第1の主面及び第2の主面と、前記積層方向に直交する幅方向において相対する第1の側面及び第2の側面と、前記積層方向及び前記幅方向に直交する長さ方向において相対する第1の端面及び第2の端面とを有する積層体と、
    前記積層体の前記第1の端面に設けられ、前記第1の端面において前記第1の内部電極層に接続されている第1の外部電極と、
    前記積層体の前記第2の端面に設けられ、前記第2の端面において前記第2の内部電極層に接続されている第2の外部電極とを備える積層セラミック電子部品であって、
    前記積層体は、前記第1の内部電極層及び前記第2の内部電極層が前記誘電体セラミック層を介して対向している内層部と、前記内層部を前記積層方向に挟むように配設される外層部と、前記内層部及び前記外層部を前記幅方向に挟むように配設されるサイドマージン部とを備え、
    前記サイドマージン部は、前記幅方向に積層された複数のセラミック層から構成され、該セラミック層として、前記積層体の最も内側に配置されるインナー層と、前記積層体の最も外側に配置されるアウター層とを含み、
    前記積層体の前記幅方向及び前記積層方向の断面であるWT断面を見たとき、少なくとも一方の側面側において、前記第1の内部電極層及び前記第2の内部電極層の端面が前記誘電体セラミック層の端面に対して内側に位置し、前記積層方向に隣接する前記第1の内部電極層及び前記第2の内部電極層の間に前記インナー層が入り込んでいる、積層セラミック電子部品。
  2. 前記幅方向において、前記第1の内部電極層及び前記第2の内部電極層の端面から前記アウター層までの距離は、15μm以下である、請求項1に記載の積層セラミック電子部品。
  3. 前記幅方向において、前記第1の内部電極層及び前記第2の内部電極層の端面から前記誘電体セラミック層の端面までの距離は、5μm以下である、請求項2に記載の積層セラミック電子部品。
  4. 前記第1の内部電極層及び前記第2の内部電極層の間に入り込んだ部分を除いた前記インナー層は、前記アウター層よりも薄い、請求項1〜3のいずれか1項に記載の積層セラミック電子部品。
  5. 前記アウター層は、焼結助剤元素の含有量が前記インナー層よりも多い、請求項1〜4のいずれか1項に記載の積層セラミック電子部品。
  6. 前記サイドマージン部の各セラミック層を構成するセラミックの組成は、前記誘電体セラミック層を構成するセラミックの組成と異なる、請求項1〜5のいずれか1項に記載の積層セラミック電子部品。
  7. 前記サイドマージン部は、前記インナー層及び前記アウター層の2層から構成され、
    前記インナー層を構成するセラミック粒子の平均粒径は、前記アウター層を構成するセラミック粒子の平均粒径、及び、前記誘電体セラミック層を構成するセラミック粒子の平均粒径よりも大きい、請求項1〜6のいずれか1項に記載の積層セラミック電子部品。
JP2018198423A 2018-10-22 2018-10-22 積層セラミック電子部品 Pending JP2020068227A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018198423A JP2020068227A (ja) 2018-10-22 2018-10-22 積層セラミック電子部品
US16/654,054 US11011308B2 (en) 2018-10-22 2019-10-16 Multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018198423A JP2020068227A (ja) 2018-10-22 2018-10-22 積層セラミック電子部品

Publications (1)

Publication Number Publication Date
JP2020068227A true JP2020068227A (ja) 2020-04-30

Family

ID=70279234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018198423A Pending JP2020068227A (ja) 2018-10-22 2018-10-22 積層セラミック電子部品

Country Status (2)

Country Link
US (1) US11011308B2 (ja)
JP (1) JP2020068227A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862403B2 (en) 2021-12-15 2024-01-02 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7192741B2 (ja) * 2019-10-30 2022-12-20 株式会社村田製作所 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
JP7234951B2 (ja) * 2020-01-17 2023-03-08 株式会社村田製作所 積層セラミックコンデンサ
JP2021118302A (ja) * 2020-01-28 2021-08-10 太陽誘電株式会社 積層セラミック電子部品の製造方法及び積層セラミック電子部品

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102061502B1 (ko) * 2013-03-19 2020-01-02 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101514512B1 (ko) * 2013-04-08 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
JP2016001723A (ja) * 2014-05-22 2016-01-07 株式会社村田製作所 積層セラミックコンデンサ
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6345208B2 (ja) 2016-02-18 2018-06-20 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862403B2 (en) 2021-12-15 2024-01-02 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor

Also Published As

Publication number Publication date
US20200126724A1 (en) 2020-04-23
US11011308B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
KR102435634B1 (ko) 적층 세라믹 콘덴서
JP6439551B2 (ja) 積層セラミックコンデンサ
US11094462B2 (en) Multilayer ceramic electronic component
US11239030B2 (en) Electronic component
JP2020068227A (ja) 積層セラミック電子部品
JP6265114B2 (ja) 積層コンデンサおよびその製造方法
JP7234951B2 (ja) 積層セラミックコンデンサ
JP7338665B2 (ja) 積層セラミックコンデンサ
JP7359258B2 (ja) 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
US20200312568A1 (en) Multilayer ceramic capacitor
JP2020167198A (ja) 積層セラミックコンデンサ
JP7237806B2 (ja) 積層セラミックコンデンサ
JP2020167199A (ja) 積層セラミックコンデンサ
JP2021086972A (ja) 積層セラミックコンデンサ
KR102303314B1 (ko) 적층 세라믹 전자부품
JP2020167202A (ja) 積層セラミックコンデンサ
JP2020167200A (ja) 積層セラミックコンデンサ
JP7136053B2 (ja) 積層セラミック電子部品
JP7314983B2 (ja) 積層セラミックコンデンサ