JP2016001723A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2016001723A
JP2016001723A JP2015078942A JP2015078942A JP2016001723A JP 2016001723 A JP2016001723 A JP 2016001723A JP 2015078942 A JP2015078942 A JP 2015078942A JP 2015078942 A JP2015078942 A JP 2015078942A JP 2016001723 A JP2016001723 A JP 2016001723A
Authority
JP
Japan
Prior art keywords
ceramic
layer
internal electrode
mol part
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015078942A
Other languages
English (en)
Inventor
晃生 増成
Akio Masunari
晃生 増成
泰介 神崎
Taisuke Kanzaki
泰介 神崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2015078942A priority Critical patent/JP2016001723A/ja
Priority to US14/712,008 priority patent/US9552925B2/en
Priority to CN201510249737.1A priority patent/CN105097283B/zh
Priority to KR1020150067842A priority patent/KR101687575B1/ko
Publication of JP2016001723A publication Critical patent/JP2016001723A/ja
Priority to JP2018113147A priority patent/JP6669198B2/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】積層セラミックコンデンサにおける内層用セラミック層の更なる薄層化に対して、絶縁抵抗の劣化に耐えうる積層セラミックコンデンサを提供する。
【解決手段】本発明に係る積層セラミックコンデンサ１０は、セラミック素体１２とセラミック素体１２の両端面に形成された外部電極４０，４２とを含む。セラミック素体１２は、複数の内層用セラミック層２０及び該複数の内層用セラミック層２０同士の界面に配設された第１及び第２の内部電極２２，２４により構成される内層部２６と、内層部２６の上下面に配設された外層部２８，３０とを含む。内層用セラミック層２０はＢａ，Ｔｉを含有するペロブスカイト型化合物を主成分とし、Ｍｇの含有量はＴｉ：１００ｍｏｌ部に対して０〜０．４ｍｏｌ部であり、内層用セラミック層２０の厚みは０．５５μｍ以下であることを特徴とする。
【選択図】図２

Description

この発明は、積層セラミックコンデンサに関する。
近年、電子部品の小型化、高機能化に伴い、積層セラミックコンデンサは小型化、高容量化が求められている。このような積層セラミックコンデンサは、たとえば、内層用セラミック層と内部電極とが交互に積み重ねられ、その上面と下面とに外層用セラミック層が配設されて、直方体状に形成されたセラミック素体を有し、そのセラミック素体の両端面に外部電極が形成されている。
上述したように、積層セラミックコンデンサの小型化、高容量化を実現するためには、内層用セラミック層（誘電体セラミック層）および内部電極をできるだけ薄層化と多積層化を行う必要がある。
しかしながら、誘電体セラミック層および内部電極を薄層、高積層化した積層セラミックコンデンサにおいて、誘電体セラミック層が薄層化されると、内部電極間の間における絶縁抵抗が劣化し信頼性が低下するため、薄層、高積層化との両立が困難という課題があった。
そこで、特許文献１に記載されるような内部電極の薄層化と薄層化した誘電体セラミック層との間における絶縁抵抗を考慮した積層セラミックコンデンサについて、そのような誘電体セラミック層を構成するための誘電体磁器組成物が開示されている。この誘電体磁器組成物は、チタン酸バリウムを主成分とする誘電体セラミック層および内部電極が交互に積層されたセラミック素体において、以下の組成を有する誘電体セラミック層で構成されている。すなわち、この誘電体磁器組成物は、
｛ＢａＯ｝ｍＴｉＯ2＋αＲ2Ｏ3＋βＢａＺｒＯ3＋γＭｇＯ＋ｇＭｎＯ（ただし、Ｒ2Ｏ3はＥｕ2Ｏ3，Ｇｄ2Ｏ3，Ｔｂ2Ｏ3，Ｄｙ2Ｏ3，Ｈｏ2Ｏ3，Ｅｒ2Ｏ3，Ｔｍ2Ｏ3，およびＹｂ2Ｏ3の中から選ばれる少なくとも１種類であり、α、β、γおよびｇはｍｏｌ比を表し、
０．００１≦α≦０．０６
０．００５≦β≦０．０６
０．００１＜γ≦０．１２
０．００１＜ｇ≦０．１２
γ＋ｇ≦０．１３
１．０００＜ｍ≦１．０３５
の範囲内にある。）
である。
特許第３３３４６０７号
しかしながら、特許文献１に記載される積層セラミックコンデンサにおける誘電体セラミック層を構成する誘電体磁器組成では、誘電体セラミック層のより薄層な領域（０．５５μｍ以下）の積層セラミックコンデンサでは信頼性の大幅な低下を起こしてしまう問題があった。
それ故に、この発明の主たる目的は、積層セラミックコンデンサにおける誘電体セラミック層のさらなる薄層化にも、絶縁抵抗の劣化に耐えうる信頼性を備えた積層セラミックコンデンサを提供することである。
この発明にかかる積層セラミックコンデンサは、第１の端面と第１の端面に対向する第２の端面と、第１の端面および第２の端面に直交する第１の側面と第２の側面と、第１の端面および第１の側面に直交する第１の主面と第２の主面とで直方体状に構成され、複数の誘電体セラミック層と、第１の主面から第２の主面とをつなぐ方向に、誘電体セラミック層を介して層状に重なって形成された内部電極と、からなるセラミック素体と、セラミック素体の第１の端面および第２の端面に設けられた外部電極と、を含む、積層セラミックコンデンサであって、内部電極は、第１の内部電極と第２の内部電極とを備え、第１の内部電極と第２の内部電極は、それぞれ交互に第１の端面と第２の端面に引き出されて外部電極に接続し、セラミック素体において、最も主面側に配置された内部電極間に挟まれた領域を内層部、内層部の主面側に配置された誘電体セラミック層を外層部とし、内層部の誘電体セラミック層は、Ｂａ，Ｔｉを含有するペロブスカイト型化合物を主成分とし、Ｍｇの含有量がＴｉ：１００ｍｏｌ部に対して０ｍｏｌ部以上０．４ｍｏｌ部以下であり、内層部の誘電体セラミック層の厚みは、０．５５μｍ以下であることを特徴とする積層セラミックコンデンサである。
また、この発明にかかる積層セラミックコンデンサでは、セラミック素体を積層方向からみて第１の内部電極と第２の内部電極が存在しない領域をサイドマージン部とすると、サイドマージ部におけるＭｇの含有量が、Ｔｉ：１００ｍｏｌ部に対して、０．５ｍｏｌ部以上５．０ｍｏｌ部以下であることが好ましい。
この発明にかかる積層セラミックコンデンサによれば、誘電体セラミック層に含有されるＭｇの量がＴｉ：１００ｍｏｌ部に対して０ｍｏｌ以上０．４ｍｏｌ以下であり、内層部の誘電体セラミック層の厚みが０．５５μｍ以下において、絶縁抵抗の劣化に耐えうる積層セラミックコンデンサであり、誘電体セラミック層のさらなる薄層化にも対応した信頼性の高い積層セラミックコンデンサを提供することができる。
また、極端にＭｇの含有量が低い場合、特に０．５５μｍ以下の薄層領域では内部電極端部間の距離が近くなるため、短絡が生じショート不良を引き起こしやすくなるが、サイドマージン部におけるＭｇの含有量が、Ｔｉ：１００ｍｏｌ部に対して、０．５ｍｏｌ部以上５．０ｍｏｌ部以下であると、内部電極の端部に異層を形成することができるので、内部電極端部において生ずる短絡が引き起こすショート不良を効果的に抑制することができる。
この発明によれば、積層セラミックコンデンサにおける誘電体セラミック層のさらなる薄層化にも、絶縁抵抗の劣化に耐えうる信頼性を備えた積層セラミックコンデンサを提供することができる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明にかかる積層セラミックコンデンサの外観の一例を示す概略斜視図である。 図１のＡ−Ａ線における断面を示す断面図解図である。 図１のＢ−Ｂ線における断面を示す断面図解図である。 サイドマージン部と内部電極との接続部分の拡大図である。 内層用セラミック層の厚みを測定するための領域を示す説明図である。なお、外部電極は省略されている。 内層用セラミック層の誘電体セラミック粒子のグレインサイズを測定するための観察箇所を示す説明図である。 積層セラミックコンデンサの製造方法を説明するための説明図であって、（ａ）は、セラミックグリーンシートに導電膜を形成した状態を模式的に示した斜視図であり、（ｂ）は、導電膜が形成されたセラミックグリーンシートを積み重ねる状態を模式的に示した斜視図である。 図７に示した積層セラミックコンデンサの製造方法において製造される積層体チップの外観の一例を示す概略斜視図である。 （ａ）は積層セラミックコンデンサのＷＴ断面を薄片加工（ＦＩＢ加工）し、その断面のＳＩＭ画像であり、ＳＴＥＭ−ＥＤＸによるマッピング分析によってＮｉの分布を示したマッピング画像であり、（ｂ）は（ａ）において観察された断面に対するＳＴＥＭ−ＥＤＸによるマッピング分析によってＭｇの分布を示したマッピング画像である。
本発明にかかる積層セラミックコンデンサの一例について説明する。図１は、セラミック素体と外部電極とにより構成された積層セラミックコンデンサの外観の一例である積層セラミックコンデンサの概略斜視図を示し、図２は、図１のＡ−Ａ線における断面を示す断面図解図を示す。また、図３は、図１のＢ−Ｂ線における断面を示す断面図解図を示す。図４は、サイドマージン部と内部電極との接続部分の拡大図である。
この実施の形態にかかる積層セラミックコンデンサ１０は、概略、セラミック素体１２と、セラミック素体１２の両端面にそれぞれ形成された外部電極４０，４２とから構成される。
セラミック素体１２は、直方体状に形成され、幅（Ｗ）方向および積層（Ｔ）方向に沿って延びる第１の端面１３および第２の端面１４と、長さ（Ｌ）方向および積層（Ｔ）方向に沿って延びる第１の側面１５および第２の側面１６と、長さ（Ｌ）方向および幅（Ｗ）方向に沿って延びる第１の主面１７および第２の主面１８とを有する。また、セラミック素体１２において、第１の端面１３および第２の端面１４は、互いに対向し、第１の側面１５および第２の側面１６は互いに対向し、第１の主面１７および第２の主面１８は互いに対向する。また、第１の側面１５および第２の側面１６は、第１の端面１３および第２の端面１４に直交し、第１の主面１７および第２の主面１８は、第１の端面１３および第１の側面１６に直交する。さらに、セラミック素体１２のコーナー部および稜部は、丸みが形成されていることが好ましい。
セラミック素体１２は、複数の内層用セラミック層（誘電体セラミック層）２０および複数の内層用セラミック層２０同士の界面に配設された複数の第１の内部電極２２および第２の内部電極２４により構成される内層部２６と、内層部２６を積層（Ｔ）方向に挟むように外層用セラミック層が配設された外層部２８，３０と、内層部２６および外層部２８，３０を幅（Ｗ）方向に挟むようにサイドマージン用のセラミック層が配設されたサイドマージン部３２，３４とで構成されている。換言すると、内層部２６は、セラミック素体１２において、最も第１の主面１７側あるいは第２の主面１８側に配置された第１および第２の内部電極２２，２４に挟まれた領域である。また、サイドマージン部３２，３４は、セラミック素体１２を積層（Ｔ）方向からみて、第１の内部電極２２および第２の内部電極２４が存在しない領域である。
内層用セラミック層２０は、たとえば、Ｂａ，Ｔｉを含有するペロブスカイト型化合物を主成分とし、ペロブスカイト構造を備える誘電体セラミック粒子からなる。焼成後の内層用セラミック層２０の厚みは、０．５５μｍ以下である。また、内層部２６を構成する内層用セラミック層２０における誘電体セラミック粒子のグレインサイズは、０．１８μｍ以下である。また、内層用セラミック層２０におけるＭｇの含有量は、Ｔｉ：１００ｍｏｌ部に対して、０ｍｏｌ部以上０．４ｍｏｌ部以下である。
なお、内層用セラミック層２０の厚みは、以下のようにして計測される。図５は、内層用セラミック層２０の厚みを測定するための領域を示す説明図である。なお、図５において、外部電極は省略されている。
積層セラミックコンデンサ１０の長さ（Ｌ）方向および積層（Ｔ）方向からなる面（以下、ＬＴ面という）を幅（Ｗ）方向に、幅（Ｗ）が約１／２になるように、たとえば、研磨機により研磨し、さらに、内部電極２２，２４のダレをなくすために、研磨終了後、イオンミリングにより、研磨表面を加工する。
そして、図５に示すように、ＬＴ面の長さ（Ｌ）方向に１／２程度の位置において、内部電極２２，２４とほぼ直交する直線を決め、積層セラミックコンデンサ１０の第１および第２の内部電極２２，２４が積層されている領域を積層（Ｔ）方向に３等分に分割し、上部領域、中間領域、下部領域の３つの領域に分ける。そして、第１および第２の内部電極２２，２４が欠落し、内層用セラミック層２０が２層間にまたがり、柱が形成されているなどにより測定できない部分を除き、各領域の中央部付近で、前記直交する直線上の内層用セラミック層２０の厚みをそれぞれ無作為に１０個ずつ測定して、平均値を求め、その値を内層用セラミック層２０の厚みとする。また、内層用セラミック層２０の厚みは、走査型電子顕微鏡（ＳＥＭ）を用いて測定する。
なお、内部電極２２，２４の厚みも、内層用セラミック層２０の厚みの計測方法と同様に、各領域の中央部付近で、内部電極２２，２４とほぼ直交する直線上の内部電極２２，２４の厚みをそれぞれ無作為に１０個ずつ測定して、平均値を算出することにより求められる。
また、内層用セラミック層２０における誘電体セラミック粒子のグレインサイズは、以下のようにして計測される。図６は、内層用セラミック層２０の誘電体セラミック粒子のグレインサイズを測定するための観察箇所を示す説明図である。
積層セラミックコンデンサ１０の長さ（Ｌ）方向の約１／２の位置が破断され、積層セラミックコンデンサ１０の幅（Ｗ）方向および積層（Ｔ）方向からなる面（以下、ＷＴ断面という）を露出する。その後、ＷＴ断面に露出した内層用セラミック層２０のグレイン間の境界（粒界）を明確にするために、積層セラミックコンデンサ１０が熱処理される。熱処理の温度は、グレインが成長しない温度で、かつ、粒界が明確になる温度とし、たとえば、１０００℃である。
そして、図６に示すように、ＷＴ断面の幅（Ｗ）の長さおよび積層（Ｔ）方向それぞれ１／２程度の位置で、内層用セラミック層２０の誘電体セラミック粒子のグレインを走査型電子顕微鏡（ＳＥＭ）により所定の倍率にして観察する。得られたＳＥＭ画像から無作為に３００個のグレインを抽出し、画像解析により各グレインの粒界の内側部分の面積を求めて円相当を算出し、そのＤ５０値を求める。この測定は、５個の積層セラミックコンデンサ１０に対して行い、各積層セラミックコンデンサ１０のＤ５０値の平均値をグレインサイズとする。
上下に配設された外層部２８，３０は、それぞれ、内層用セラミック層２０と同じ誘電体セラミック材料が用いられている。なお、外層部２８，３０は、内層用セラミック層２０と異なる誘電体セラミック材料で構成されていてもよい。特に内層用セラミック層２０に比べて、Ｓｉを多く含有させることが好ましい。Ｓｉが多い場合、めっき液が外層を透過しにくい。焼成後の外層部２８，３０の厚みは、たとえば、それぞれ３０μｍである。
第１の内部電極２２と第２の内部電極２４とは、厚み方向において、内層用セラミック層２０を介して対向している。この第１の内部電極２２と第２の内部電極２４とが、内層用セラミック層２０を介して対向している部分に静電容量が形成されている。
第１の内部電極２２の左側端部は、セラミック素体１２の第１の端面１３に引き出されて外部電極４０に電気的に接続されている。第２の内部電極２４の右側端部は、セラミック素体１２の第２の端面１４に引き出されて外部電極４２に電気的に接続されている。
第１および第２の内部電極２２，２４は、たとえば、Ｎｉ，Ｃｕなどからなる。第１および第２の内部電極２２，２４の厚みは０．３μｍ以上２．０μｍ以下であることが好ましい。
サイドマージン部３２，３４は、たとえば、ＢａＴｉＯ3などの主成分からなるペロブスカイト構造を備える誘電体セラミック材料からなる。また、サイドマージン部３２，３４におけるＭｇの含有量は、Ｔｉ：１００ｍｏｌ部に対して、０．５ｍｏｌ部以上５．０ｍｏｌ部以下である。
サイドマージン部３２に含まれるＭｇが内層用セラミック層２０に供給されることで、内部電極２２の主成分であるＮｉと反応して、Ｎｉ，Ｍｇを含有する化合物が形成され、図４に示すように、この化合物が、サイドマージン部３２近傍で、内部電極２２から内層用セラミック層２０に向けて突起２５として発生する。この突起２５は、内部電極２２の端部から約５０μｍ内側に入った部分に発生し、突起の大きさは、０．１μｍから０．２μｍ程度である。
また、サイドマージン部３２，３４におけるＭｇの含有量は、Ｔｉ：１００ｍｏｌ部に対して、０．５ｍｏｌ部以上５．０ｍｏｌ部以下であると、図４に示すように、内層用セラミック層２０および内部電極２２の端部に、Ｍｇが多く含まれた異層が形成される。
なお、サイドマージン部３２，３４の組成は、積層セラミックコンデンサ１０からサイドマージン部３２，３４を削り取り、それをＩＣＰ分析することで、確認することができる。
また、内層用セラミック層２０の組成は、積層セラミックコンデンサ１０からサイドマージン部３２，３４を除去後、内部電極２２，２４のみエッチングにより除去するか、あるいは、内部電極２２，２４と内層用セラミック層２０を分離後、内層用セラミック層２０を削り取り、それをＩＣＰ分析することで、確認することができる。
外部電極４０，４２は、焼付けにより形成されるＣｕを含む電極層４０ａ，４２ａと、その電極層４０ａ，４２ａの表面に形成されるはんだ食われを防止するためにＮｉを含む第１のめっき層４０ｂ，４２ｂと、第１のめっき層４０ｂ，４２ｂの表面に形成されるＳｎを含む第２のめっき層４０ｃ，４２ｃと、により構成された３重構造である。
図１の積層セラミックコンデンサ１０では、内層用セラミック層２０における誘電体セラミック粒子のグレインサイズが０．１８μｍ以下であり、内層部２６における内層用セラミック層２０に含有されるＭｇの量が、Ｔｉ：１００ｍｏｌ部に対して０ｍｏｌ部以上０．４ｍｏｌ部以下であるので、内層用セラミック層２０の厚みが０．５５μｍ以下であっても、絶縁抵抗の劣化に耐えうる高い信頼性を備えた積層セラミックコンデンサを得ることができる。
薄層化した内層用セラミック層２０中において、Ｍｇの含有量が増加すると積層セラミックコンデンサ１０の信頼性が低下する理由として、以下のように考えることができる。
すなわち、上述したように、内層用セラミック層２０中のＭｇと内部電極２２，２４の主成分であるＮｉとが反応してＮｉ，Ｍｇを含有する化合物が形成される。この化合物は内部電極２２，２４から内層用セラミック層２０に向けて突起２５として発生するため、発生した箇所の絶縁性を低下させる。特に、内層用セラミック層２０における薄層領域、グレインサイズの大きな誘電体セラミック粒子では影響が大きくなる。
そこで、内層用セラミック層２０におけるＭｇの含有量を従来よりも大きく削減することで、Ｎｉ，Ｍｇを含有する化合物の発生を抑制することができ、その結果、内層用セラミック層２０における絶縁性を保つことができると考えられる。
一方、突起２５が、内部電極２２，２４から内層用セラミック層２０に向けて発生することで、この突起２５により、内部電極２２，２４近傍の内層用セラミック層２０に対するはがれを抑制することができる。
また、Ｍｇと同様にＳｉを内層用セラミック層より多く含有させても良い。外層と同様にめっき液の内層への侵入を防止することができる。
また、図１の積層セラミックコンデンサ１０のサイドマージン部３２，３４におけるＭｇの含有量がＴｉ：１００ｍｏｌ部に対して、０．５ｍｏｌ部以上５．０ｍｏｌ部以下であるので、内部電極２２，２４の端部に異層２１を形成することができ、それにより、絶縁性が確保されることから、内部電極２２，２４の端部において生ずる短絡が引き起こすショート不良を効果的に抑制することができる。
次に、積層セラミックコンデンサの製造方法について説明する。図７は、積層セラミックコンデンサの製造方法を説明するための説明図であって、（ａ）は、セラミックグリーンシートに導電膜を形成した状態を模式的に示した斜視図であり、（ｂ）は、導電膜が形成されたセラミックグリーンシートを積み重ねる状態を模式的に示した斜視図である。図８は、図７に示した積層セラミックコンデンサの製造方法において製造される積層体チップの外観の一例を示す概略斜視図である。以下、詳細に説明する。
（１）誘電体原料粉末の作製
まず、主成分であるＢａＴｉＯ3の出発原料として、高純度のＢａＣＯ3，ＴｉＯ2の各粉末がＢａ：Ｔｉ＝１：１で調合される。なお、本発明において、Ｂａ：Ｔｉは、１：１に限定するものではない。
次に、この調合粉末はボールミルで湿式混合され、均一に分散させた後、乾燥処理を施して調整粉末が得られる。次いで、得られた調整粉末は、１０００℃から１２００℃の温度で仮焼され、平均粒径が０．１５μｍである主成分粉末ＢａＴｉＯ3が得られる。
他方、副成分として、ＭｇＯ，ＳｉＯ2，Ｄｙ2Ｏ3，ＭｎＯ2，Ｖ2Ｏ5，ＺｒＯ2の各粉末が準備される。次に、ＭｇＯ，ＳｉＯ2，Ｄｙ2Ｏ3，ＭｎＯ2，Ｖ2Ｏ5，ＺｒＯ2の各粉末を、Ｔｉ：１００ｍｏｌ部に対するＭｇ，Ｓｉ，Ｄｙ，Ｍｎ，Ｖ，Ｚｒの含有量が、それぞれ、Ｍｇ：０ｍｏｌ部以上０．４ｍｏｌ部以下、Ｓｉ：２ｍｏｌ部、Ｄｙ：１ｍｏｌ部、Ｍｎ：０．５ｍｏｌ部、Ｖ：０．１ｍｏｌ部、Ｚｒ：０．２５ｍｏｌ部となるように秤量され、かつ前述の主成分粉末に添加されることによって、混合粉末が得られる。
次に、この混合粉末がボールミルで湿式混合されることで、均一に分散させた後、乾燥処理を施して、誘電体原料粉末が得られる。誘電体原料粉末の組成は、この誘電体原料粉末をＩＣＰ分析することで、調合組成と殆ど同一であることを確認することができる。
（２）積層セラミックコンデンサの製造
続いて、得られたセラミック原料に、ポリビニルブチラール系バインダ、可塑剤および有機溶剤としてのエタノールを加え、これらをボールミルにより湿式混合し、セラミックスラリーが作製される。このセラミックスラリーは、樹脂フィルム（図示せず）上にリップ方式によりシート成形され、矩形のセラミックグリーンシート５０ａ（５０ｂ）として複数枚、成形される。セラミックグリーンシート５０ａ（５０ｂ）の成形は、たとえば、ダイコータ、グラビアコータ、マイクログラビアコータ等を用いて行われる。
次に、図７（ａ）に示すように、セラミックグリーンシート５０ａ（５０ｂ）の表面に、Ｎｉを電気伝導体の主成分として含有する内部電極用導電性ペーストをＸ方向にストライプ形状にスクリーン印刷し、乾燥することにより、内部電極２２（２４）となる導電膜５２ａ（５２ｂ）が形成される。印刷方法は、スクリーン印刷、インクジェット印刷、グラビア印刷など各種の方法が用いられる。
続いて、図７（ｂ）に示すように、導電膜５２ａ，５２ｂの印刷された複数枚のセラミックグリーンシート５０ａ，５０ｂが、導電膜５２ａ，５２ｂを印刷する方向（Ｘ方向）とは直交する方向（導電膜５２ａ，５２ｂの幅方向：Ｙ方向）にずらされ、積み重ねられる。さらに、このように積層されたセラミックグリーンシート５０ａ，５０ｂの上面および下面に、必要に応じて、導電膜が形成されていないセラミックグリーンシートが所定枚数積み重ねられ、マザー積層体が得られる。
次に、得られたマザー積層体はプレスされる。マザー積層体をプレスする方法は、剛体プレス、静水圧プレスなどの方法が用いられる。
続いて、プレスされたマザー積層体がチップ形状にカットされ、図８に示されるような積層体チップ６０が得られる。マザー積層体をカットする方法は、押切り、ダイシング、レーザなどの各種方法が用いられる。
以上の工程を経ることで、積層体チップ６０の両端面である一方端面は、セラミックグリーンシート５０ａの導電膜５２ａのみが露出しており、他方端面は、セラミックグリーンシート５０ｂの導電膜５２ｂのみが露出されている面となる。
また、積層体チップ６０の両側面には、セラミックグリーンシート５０ａの導電膜５２ａおよびセラミックグリーンシート５０ｂの導電膜５２ｂのそれぞれが露出している面となる。
次に、図８に示される積層体チップ６０の両側面に、サイドマージン部３２，３４となる層を形成することで焼成前の積層体チップが得られる。積層体チップ６０に対するサイドマージン部３２，３４となる層の形成は、サイドマージン部用のセラミックグリーンシートを貼り付けるか、もしくはサイドマージン部用のセラミックスラリーを塗布することで形成される。サイドマージン部用のセラミックグリーンシートまたはセラミックスラリーの組成は、Ｔｉ：１００ｍｏｌ部に対するＭｇの含有量が０．５ｍｏｌ部以上５．０ｍｏｌ部以下になるように作製される。
次に、サイドマージン部３２，３４となる層が形成された積層体チップを、窒素雰囲気中にて、３００℃の温度で３時間加熱し、バインダを燃焼させた後、昇温速度１００℃／秒、最高温度１１００℃以上１３００℃以下、設備炉内雰囲気は、１ｐｐｍ以上５０００ｐｐｍ以下、キープ時間なしの条件で焼成した後、昇温速度３℃／分、最高温度１０００℃以上１１００℃以下で再焼成することにより、焼結されたセラミック素体１２が得られる。
そして、得られたセラミック素体１２の第１の端面１３および第２の端面１４に、ガラスフリットを含有するＣｕペーストを塗布し、窒素雰囲気中において、たとえば、８００℃の温度で焼き付け、所定のめっき処理が施され、第１および第２の内部電極２２，２４と電気的に接続された外部電極４０，４２が形成される。
上述のようにして、図１に示す積層セラミックコンデンサ１０が製造される。
（実験例）
実験例では、以下に示す実施例１〜実施例１２、参考例１〜参考例２３および比較例１〜比較例６の積層セラミックコンデンサの各試料が製造され、各試料の積層セラミックコンデンサに対して高温負荷試験による評価が行われた。
１．試料の作製
表１に示す実験例の各試料（実施例１〜実施例１２、参考例１〜参考例２３および比較例１〜比較例６）が、前述の積層セラミックコンデンサの製造方法に従って作製された。
（１）誘電体原料粉末の作製
まず、主成分であるＢａＴｉＯ3の出発原料として、高純度のＢａＣＯ3，ＴｉＯ2の各粉末がＢａ：Ｔｉ＝１：１で調合された。
次に、この調合粉末がボールミルで湿式混合され、均一に分散させた後、乾燥処理を施して調整粉末が得られた。次いで、得られた調整粉末が１０００℃の温度で仮焼され、平均粒径が０．１５μｍである主成分粉末ＢａＴｉＯ3が得られた。
他方、副成分として、ＭｇＯ，ＳｉＯ2，Ｄｙ2Ｏ3，ＭｎＯ2，Ｖ2Ｏ5，ＺｒＯ2の各粉末を準備した。次に、ＭｇＯ，ＳｉＯ2，Ｄｙ2Ｏ3，ＭｎＯ2，Ｖ2Ｏ5，ＺｒＯ2の各粉末を、Ｔｉ：１００ｍｏｌ部に対するＳｉ，Ｄｙ，Ｍｎ，Ｖ，Ｚｒの含有量が、それぞれ、Ｓｉ：２ｍｏｌ部、Ｄｙ：１ｍｏｌ部、Ｍｎ：０．５ｍｏｌ部、Ｖ：０．１ｍｏｌ部、Ｚｒ：０．２５ｍｏｌ部となるように秤量され、かつ前述の主成分粉末に添加することによって、混合粉末が得られた。なお、Ｍｇの含有量について、表１には、実施例、参考例および比較例において使用した試料について、Ｔｉ：１００モル部に対するＭｇの添加量（ｍｏｌ部）を示し、０ｍｏｌ部以上１ｍｏｌ部以下とした。主成分粉末に対する添加の形態は、ＭｇＯとした。
次に、この混合粉末がボールミルで湿式混合されることで、均一に分散させた後、乾燥処理を施して、誘電体原料粉末が得られた。この誘電体原料粉末をＩＣＰ分析したところ、調合組成と殆ど同一であることが確認された。
（２）積層セラミックコンデンサの製造
続いて、上記セラミック原料に、ポリビニルブチラール系バインダ、可塑剤および有機溶剤としてのエタノールを加え、これらをボールミルにより湿式混合し、セラミックスラリーが作製された。次いで、このセラミックスラリーをリップ方式によりシート成形し、矩形のセラミックグリーンシートが得られた。
次に、上記セラミックグリーンシート上に、Ｎｉを電気伝導体の主成分として含有する内部電極用導電性ペーストがストライプ状にスクリーン印刷もしくはグラビア印刷され、内部電極となる導電膜が形成された。
そして、導電膜の印刷された複数枚のセラミックグリーンシートが導電膜を印刷する方向とは直交する方向（導電膜の幅方向）にずらされ、積層された。さらに、このように積層されたセラミックグリーンシートの上面および下面に、導電膜が形成されていないセラミックグリーンシートが所定枚数積み重ねられ、マザー積層体が得られた。そして、静水圧プレスもしくは剛体プレスにより圧着されマザー積層体がプレスされた。
続いて、プレスされたマザー積層体がチップ形状にカットされ、個々の内部電極となる導電膜が両端面および両側面に露出された積層体チップが得られた。
次に、積層体チップの両側面にサイドマージン部となる層を形成することで焼成前の積層体チップが得られた。積層体チップに対するサイドマージン部となる層の形成は、サイドマージン部用のセラミックグリーンシートを貼り付けることで形成された。サイドマージン部用のセラミックグリーンシートの組成は、Ｍｇの含有量が、Ｔｉ：１００ｍｏｌ部に対するＭｇの含有量が０．５ｍｏｌ部以上５．０ｍｏｌ部以下になるように作製された。
次に、サイドマージン部となる層が形成された積層体チップを、窒素雰囲気中にて、３００℃の温度で３時間加熱し、バインダを燃焼させた後、昇温速度１００℃／秒、最高温度１１００℃以上１３００℃以下、設備炉内雰囲気は、１ｐｐｍ以上５０００ｐｐｍ以下、キープ時間なしの条件で焼成した後、昇温速度３℃／分、最高温度１０００℃以上１１００℃以下で再焼成することにより、焼結されたセラミック素体が得られた。
そして、得られたセラミック素体の両端面に、ガラスフリットを含有するＣｕペーストを塗布し、窒素雰囲気中において、８００℃の温度で焼き付け、内部電極と電気的に接続された外部電極が形成され、実施例、参考例および比較例の各試料にかかる積層セラミックコンデンサが得られた。
なお、上述した製造方法で得られた積層セラミックコンデンサの外形寸法（外部電極も含む）は長さ０．６ｍｍ、幅０．３ｍｍ、厚さ０．３ｍｍで、内層用セラミック層１層あたりの厚みは０．３μｍ以上１．３μｍ以下である。内部電極は３００層積層し、内部電極の厚みは平均０．５μｍであった。また、実施例、参考例および比較例の各試料の内層用セラミック層の厚みは、表１に示される。外層部の厚みは片側３０μｍとした。
内層用セラミック層の厚みは、以下に述べる手順により測定された。
２．内層用セラミック層の厚みの測定方法
（１）研磨
まず、実施例、参考例および比較例の各試料である積層セラミックコンデンサを垂直になるように立てて、各試料の周りを樹脂で固めた。このとき、各試料の長さ（Ｌ）方向および積層（Ｔ）方向からなる面（以下、ＬＴ面という）が露出するようにした。そして、各試料のＬＴ面を幅（Ｗ）方向に、幅（Ｗ）が約１／２になるように研磨機により研磨し、ＬＴ断面を露出した。そして、研磨による内部電極のダレをなくすために、研磨終了後、イオンミリングにより、研磨表面を加工した。
（２）内層用セラミック層の厚みの測定
そして、図５に示すように、ＬＴ面の長さ（Ｌ）方向に１／２程度の位置において、内部電極とほぼ直交する直線を決めた。次に、試料の内部電極が積層されている領域を積層（Ｔ）方向に３等分に分割し、上部領域、中間領域、下部領域と３つの領域に分けた。そして、内部電極が欠落し、内層用セラミック層が２層間にまたがり、柱が形成されているなどにより、測定できない部分を除き、各領域の中央部付近で、前記直交する直線上の内層用セラミックス層の厚みをそれぞれ無作為に１０層ずつ測定して平均値を求めた。測定に用いた試料は、実施例１〜実施例１２、参考例１〜参考例２３および比較例１〜比較例６について、それぞれ３個に対して行った。したがって、内層用セラミック層の厚みは、実施例１〜実施例１２、参考例１〜参考例２３および比較例１〜比較例６の各９０点の平均値として算出した。また、内層用セラミック層の厚みは、走査型電子顕微鏡（ＳＥＭ）を用いて測定した。実施例１〜実施例１２、参考例１〜参考例２３および比較例１〜比較例６のそれぞれの厚みは、表１に示される。
また、実施例１〜実施例１２、参考例１〜参考例２３および比較例１〜比較例６の各試料に対する内層用セラミック層における誘電体セラミック粒子のグレインサイズは、以下に述べる手順により測定された。
３．内層用セラミック層における誘電体セラミック粒子のグレインサイズの測定方法
（１）観察用試料の作製
まず、試料の長さ（Ｌ）方向の約１／２程度の深さにおける幅（Ｗ）方向および積層（Ｔ）方向からなる面（以下、ＷＴ断面という）が露出するように試料を破断した。その後、ＷＴ断面に露出した内層用セラミック層におけるグレイン間の境界（粒界）を明確にするために、上記試料が熱処理された。熱処理の温度は、グレインが成長しない温度で、かつ、粒界が明確になる温度とし、本実験例においては、１０００℃で処理した。
（２）グレインサイズの測定
そして、図６に示すように、ＷＴ断面の幅（Ｗ）の長さおよび積層（Ｔ）方向それぞれ１／２程度の位置で、内層用セラミック層における誘電体セラミック粒子のグレインを走査型電子顕微鏡（ＳＥＭ）により、５００００倍で観察した。得られたＳＥＭ画像から無作為に３００個のグレインを抽出し、画像解析により各グレインの粒界の内側部分の面積を求めて円相当直径を算出し、そのＤ５０値を求めた。この測定は、実施例１〜実施例１２、参考例１〜参考例２３および比較例１〜比較例６のそれぞれについて５個の試料に対して行い、各試料のＤ５０値の平均値をグレインサイズとした。測定した結果、グレインサイズは、０．１８μｍ以下であった。
４．高温負荷試験および評価結果
各試料の評価は、高温負荷試験により行い、絶縁抵抗の劣化測定により評価した。
実施例１〜実施例１２、参考例１〜参考例２３および比較例１〜比較例６のそれぞれの試料に対して行った高温負荷試験は、以下の方法により行った。
まず、作製した実施例１〜実施例１２、参考例１〜参考例２３および比較例１〜比較例６の試料について、それぞれ任意に１０個ずつサンプリングした。その後、１５０℃、６．３Ｖで高温負荷試験を行い、絶縁抵抗が１０ＫΩ以下になった時間を故障と判定した。この故障時間からＭＴＴＦ（平均故障時間）を算出し、比較を行った。
表１に、実施例１〜実施例１２、参考例１〜参考例２３および比較例１〜比較例６の各試料に対して行った高温負荷試験の評価結果を示す。ＭＴＴＦに基づく判定基準を１２時間とし、表１において、ＭＴＴＦが１２時間以上の場合を良品と判定して「Ｇ」で示し、ＭＴＴＦが１２時間未満の場合を不良品と判定し「ＮＧ」で示した。
参考例１では、Ｍｇの含有量は１ｍｏｌ部であり、内層用セラミック層の厚みは１．３μｍであるが、ＭＴＴＦは２００時間であり、「Ｇ」と判定された。
また、参考例２では、Ｍｇの含有量は１ｍｏｌ部であり、内層用セラミック層の厚みは１μｍの場合、ＭＴＴＦは８５時間であり、参考例４では、Ｍｇの含有量は１ｍｏｌ部であり、内層用セラミック層の厚みは１μｍの場合、ＭＴＴＦは９２時間であるため、「Ｇ」と判定された。
同様に、参考例３では、Ｍｇの含有量は１ｍｏｌ部であり、内層用セラミック層の厚みは０．８μｍの場合、ＭＴＴＦは４０時間であり、参考例５では、Ｍｇの含有量は１ｍｏｌ部であり、内層用セラミック層の厚みは０．８μｍの場合、ＭＴＴＦは５４時間であるため、「Ｇ」と判定された。
したがって、参考例１〜参考例５は、いずれもＭＴＴＦが１２時間以上であるため、「Ｇ」と判定されたが、内層用セラミック層の厚みが０．８μｍ以上１．３μｍ以下であるので、内層用セラミック層の薄層化が困難であることを示唆している。
したがって、以上の結果から、薄層化領域では、内層用セラミック層の厚みが厚い場合、ＭＴＴＦは向上し、高い信頼性が得られることが示唆されるが、内層用セラミック層の厚みが厚いため所望の静電容量を得ることが難しくなる。
参考例６および参考例７では、Ｍｇの含有量はいずれも１ｍｏｌ部であり、内層用セラミック層の厚みはそれぞれ０．７μｍおよび０．６μｍの場合、ＭＴＴＦは、それぞれ３１時間および１２時間であるため、「Ｇ」と判定された。
また、参考例８、参考例９および参考例１０では、Ｍｇの含有量はいずれも１ｍｏｌ部であり、内層用セラミック層の厚みはそれぞれ１μｍ、０．８μｍおよび０．６μｍの場合、ＭＴＴＦは、それぞれ９８時間、７２時間および２５時間であるため、「Ｇ」と判定された。
一方、比較例１および比較例２では、Ｍｇの含有量はいずれも１ｍｏｌ部であり、内層用セラミック層の厚みはそれぞれ０．５５μｍおよび０．５μｍの場合、ＭＴＴＦは、それぞれ４時間および２時間であるため、「ＮＧ」と判定された。
また、比較例３および比較例４では、Ｍｇの含有量はいずれも１ｍｏｌ部であり、内層用セラミック層の厚みはそれぞれ０．５５μｍおよび０．５μｍの場合、ＭＴＴＦは、それぞれ５時間および２時間であるため、「ＮＧ」と判定された。
したがって、Ｍｇの含有量が１ｍｏｌ部の場合、内層用セラミック層の厚みが０．５５μｍ以下の薄層領域に対応できないことが示唆される。
参考例２１、参考例２２および参考例２３は、Ｍｇの含有量はいずれも０．６ｍｏｌ部であり、内層用セラミック層の厚みはそれぞれ１μｍ、０．８μｍおよび０．６μｍの場合、ＭＴＴＦは、それぞれ８７時間、７７時間および１４時間であるため、「Ｇ」と判定された。
一方、比較例５および比較例６では、Ｍｇの含有量はいずれも０．６ｍｏｌ部であり、内層用セラミック層の厚みは０．５５μｍおよび０．５μｍの場合、ＭＴＴＦは、それぞれ８時間および４時間であるため、「ＮＧ」と判定された。
したがって、Ｍｇの含有量が０．６ｍｏｌ部の場合も、内層用セラミック層の厚みが０．５５μｍ以下の薄層領域に対応できないことが示唆される。
本発明の範囲内である、実施例１〜実施例１２は、Ｍｇの含有量が０ｍｏｌ部以上０．４ｍｏｌ部以下であり、内層用セラミック層の厚みが０．５５μｍ以下であってもいずれの実施例に対して、ＭＴＴＦが１２時間以上であるため、「Ｇ」と判定された。
なお、参考例１１〜参考例２０は、Ｍｇの含有量が０ｍｏｌ部以上０．４ｍｏｌ部以下であり、いずれもＭＴＴＦも１２時間以上であるため、「Ｇ」と判定されたが、内層用セラミック層の厚みが０．６μｍ以上１μｍ以下である。
以上の実験例から、内層用セラミック層に含有されるＭｇの量が、Ｔｉ：１００ｍｏｌ部に対して０ｍｏｌ部以上０．４ｍｏｌ部以下の場合、高い信頼性を備えた積層セラミックコンデンサを得ることができることが確認された。
ここで、薄層化した内層用セラミック層中において、Ｍｇの含有量が増加すると積層セラミックコンデンサの信頼性が低下するメカニズムとして、以下のように考えることができる。
すなわち、内層用セラミック層中のＭｇと内部電極の主成分であるＮｉとが反応してＮｉ，Ｍｇを含有する化合物が形成される。この化合物は内部電極から内層用セラミック層に向けて突起が発生するため、発生した箇所の絶縁性を低下させる。特に内層用セラミック層における薄層領域、グレインサイズの大きな誘電体セラミック粒子では影響が大きくなる。
そこで、内層用セラミック層におけるＭｇの含有量を従来よりも大きく削減することでＮｉ，Ｍｇを含有する化合物の発生を抑制することができ、その結果、内層用セラミック層における絶縁性を保つことができると考えられる。
上述したメカニズムを確認するために、積層セラミックコンデンサにおけるＷＴ断面の観察を行った。
図９（ａ）、（ｂ）は積層セラミックコンデンサのＷＴ断面を薄片加工（ＦＩＢ加工）し、その断面のＳＩＭ画像であり、図９（ａ）は観察された断面に対するＳＴＥＭ−ＥＤＸによるマッピング分析によってＮｉの分布を示したマッピング画像であり、図９（ｂ）は観察された断面に対するＳＴＥＭ−ＥＤＸによるマッピング分析によってＭｇの分布を示したマッピング画像である。なお、図９（ａ）および図９（ｂ）は、参考例１の試料について行った画像であり、同一の視野における画像である。
まず、試料である積層セラミックコンデンサを垂直になるように立てて、試料の周りを樹脂で固めた。このとき、試料のＷＴ断面が露出するようにした。そして、試料のＷＴ面を長さ（Ｌ）方向に、長さ（Ｌ）が約１／２になるように研磨して、ＷＴ断面を露出した。次に、ＦＩＢ（集束イオンビーム）（セイコーインスツルメンツ社製、型番：ＳＭＩ−３０５０Ｒ）によってＦＩＢ加工により薄片加工され、ＳＩＭ（走査型イオン顕微鏡）のための、内層用セラミック層に発生する突起状のＮｉ，Ｍｇを含有する化合物の観察用試料とした。観察は、５μｍ□の領域および１５μｍ□の領域で行った。また、観察用試料の厚みは約１００ｎｍであった。
次に、内層用セラミック層におけるＮｉおよびＭｇの分布を確認した。
上述のように薄片加工した観察用試料は、走査透過型電子顕微鏡（ｓｃａｎｎｉｎｇ ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｙ；以下、「ＳＴＥＭ」という。）とエネルギー分散型Ｘ線装置（ｅｎｅｒｇｙ ｄｉｓｐｅｒｓｉｖｅ ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ；以下、「ＥＤＸ」という。）とを使用したＳＴＥＭ−ＥＤＸマッピングにより元素分析が行われ、ＮｉおよびＭｇの分布を示すマッピング画像が得られた。ここで、ＳＴＥＭ分析において、ＳＴＥＭは、ＪＥＭ−２２００ＦＳ（ＪＥＯＬ製）を用いた。加速電圧は２００ｋＶである。ＥＤＸは、ＪＥＤ−２３００Ｔ（ＪＥＯＬ製）で６０ｍｍ2口径のＳＤＤ検出器を、ＥＤＸシステムはＮｏｒａｎ Ｓｙｓｔｅｍ ７を用いた。
図９（ａ）および図９（ｂ）のマッピング画像から、内層用セラミック層に内部電極側から突起が発生していることを確認することができた。また、この突起は、ＭｇとＮｉが同じ領域に分布していることから、Ｍｇが含有されることに起因する化合物が形成されていることが確認できた。
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。また、セラミック電子部品のセラミック層の厚み、層数、対向電極面積および外形寸法は、これに限定されるものではない。
１０ 積層セラミックコンデンサ
１２ セラミック素体
１３ 第１の端面
１４ 第２の端面
１５ 第１の側面
１６ 第２の側面
１７ 第１の主面
１８ 第２の主面
２０ 内層用セラミック層
２１ 異層
２２ 第１の内部電極
２４ 第２の内部電極
２５ 突起
２６ 内層部
２８、３０ 外層部
３２、３４ サイドマージン部
４０、４２ 外部電極
４０ａ、４２ａ 電極層
４０ｂ、４２ｂ 第１のめっき層
４０ｃ、４２ｃ 第２のめっき層
５０ａ、５０ｂ セラミックグリーンシート
５２ａ、５２ｂ 導電膜
６０ 積層体チップ

Claims (2)

  1. 第１の端面と前記第１の端面に対向する第２の端面と、
    前記第１の端面および前記第２の端面に直交する第１の側面と第２の側面と、
    前記第１の端面および前記第１の側面に直交する第１の主面と第２の主面とで直方体状に構成され、
    複数の誘電体セラミック層と、
    前記第１の主面から前記第２の主面とをつなぐ方向に、前記誘電体セラミック層を介して層状に重なって形成された内部電極と、
    からなるセラミック素体と、
    前記セラミック素体の前記第１の端面および前記第２の端面に設けられた外部電極と、
    を含む、積層セラミックコンデンサであって、
    前記内部電極は、第１の内部電極と第２の内部電極とを備え、
    前記第１の内部電極と前記第２の内部電極は、それぞれ交互に前記第１の端面と前記第２の端面に引き出されて前記外部電極に接続し、
    前記セラミック素体において、最も主面側に配置された前記内部電極間に挟まれた領域を内層部、内層部の主面側に配置された誘電体セラミック層を外層部とし、
    前記内層部の前記誘電体セラミック層は、Ｂａ，Ｔｉを含有するペロブスカイト型化合物を主成分とし、
    Ｍｇの含有量がＴｉ：１００ｍｏｌ部に対して０ｍｏｌ部以上０．４ｍｏｌ部以下であり、
    前記内層部の前記誘電体セラミック層の厚みは、０．５５μｍ以下であることを特徴とする積層セラミックコンデンサ。
  2. 前記セラミック素体を積層方向からみて前記第１の内部電極と前記第２の内部電極が存在しない領域をサイドマージン部とすると、
    前記サイドマージ部におけるＭｇの含有量が、Ｔｉ：１００ｍｏｌ部に対して０．５ｍｏｌ部以上５．０ｍｏｌ部以下であることを特徴とする請求項１の積層セラミックコンデンサ。
JP2015078942A 2014-05-22 2015-04-08 積層セラミックコンデンサ Pending JP2016001723A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015078942A JP2016001723A (ja) 2014-05-22 2015-04-08 積層セラミックコンデンサ
US14/712,008 US9552925B2 (en) 2014-05-22 2015-05-14 Multilayer ceramic capacitor
CN201510249737.1A CN105097283B (zh) 2014-05-22 2015-05-15 层叠陶瓷电容器
KR1020150067842A KR101687575B1 (ko) 2014-05-22 2015-05-15 적층 세라믹 콘덴서
JP2018113147A JP6669198B2 (ja) 2014-05-22 2018-06-13 積層セラミックコンデンサ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014106512 2014-05-22
JP2014106512 2014-05-22
JP2015078942A JP2016001723A (ja) 2014-05-22 2015-04-08 積層セラミックコンデンサ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018113147A Division JP6669198B2 (ja) 2014-05-22 2018-06-13 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
JP2016001723A true JP2016001723A (ja) 2016-01-07

Family

ID=54556552

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015078942A Pending JP2016001723A (ja) 2014-05-22 2015-04-08 積層セラミックコンデンサ
JP2018113147A Active JP6669198B2 (ja) 2014-05-22 2018-06-13 積層セラミックコンデンサ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018113147A Active JP6669198B2 (ja) 2014-05-22 2018-06-13 積層セラミックコンデンサ

Country Status (4)

Country Link
US (1) US9552925B2 (ja)
JP (2) JP2016001723A (ja)
KR (1) KR101687575B1 (ja)
CN (1) CN105097283B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183469A (ja) * 2016-03-30 2017-10-05 太陽誘電株式会社 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2017191860A (ja) * 2016-04-14 2017-10-19 太陽誘電株式会社 セラミック電子部品及びその製造方法
JP2022027939A (ja) * 2017-03-08 2022-02-14 太陽誘電株式会社 積層セラミックコンデンサ
JP2022050693A (ja) * 2017-10-13 2022-03-30 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層セラミックキャパシタ

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6665438B2 (ja) 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6487364B2 (ja) * 2016-03-30 2019-03-20 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP6955847B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955845B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955846B2 (ja) * 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955848B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955849B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6984999B2 (ja) 2016-06-20 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6955850B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6945972B2 (ja) 2016-06-20 2021-10-06 太陽誘電株式会社 積層セラミックコンデンサ
JP7131955B2 (ja) * 2017-08-08 2022-09-06 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102068812B1 (ko) * 2017-12-07 2020-01-22 삼성전기주식회사 적층 세라믹 커패시터
JP7444346B2 (ja) 2017-12-07 2024-03-06 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層セラミックキャパシタ
KR102141217B1 (ko) 2018-07-26 2020-08-04 삼성전기주식회사 적층 세라믹 커패시터
KR102381271B1 (ko) * 2018-07-26 2022-03-30 삼성전기주식회사 적층 세라믹 커패시터
KR102497972B1 (ko) 2018-08-09 2023-02-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102163417B1 (ko) * 2018-08-09 2020-10-08 삼성전기주식회사 적층 세라믹 커패시터
KR20190121141A (ko) * 2018-08-09 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
CN110875139B (zh) * 2018-09-03 2022-09-23 三星电机株式会社 电容器组件
JP2020057738A (ja) * 2018-10-04 2020-04-09 株式会社村田製作所 電子部品、回路基板、および電子部品の回路基板への実装方法
JP2020068227A (ja) * 2018-10-22 2020-04-30 株式会社村田製作所 積層セラミック電子部品
JP2020068262A (ja) * 2018-10-23 2020-04-30 株式会社村田製作所 誘電体磁器組成物及び積層セラミックコンデンサ
JP2020167202A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
KR20190116138A (ko) * 2019-07-18 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102662852B1 (ko) * 2019-07-24 2024-05-03 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102283078B1 (ko) 2019-09-10 2021-07-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2021068733A (ja) * 2019-10-17 2021-04-30 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2021174821A (ja) 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174838A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
KR102414829B1 (ko) * 2020-07-29 2022-06-30 삼성전기주식회사 적층 세라믹 커패시터
JP7444008B2 (ja) * 2020-09-24 2024-03-06 株式会社村田製作所 積層セラミックコンデンサ
JP7363732B2 (ja) * 2020-09-30 2023-10-18 株式会社村田製作所 積層セラミックコンデンサ
JP2022183979A (ja) * 2021-05-31 2022-12-13 株式会社村田製作所 電子部品
CN115389820B (zh) * 2022-10-27 2023-03-24 广东微容电子科技有限公司 一种mlcc绝缘电阻检测装置及使用方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016796A (ja) * 2007-06-08 2009-01-22 Murata Mfg Co Ltd 積層セラミック電子部品
JP2014005155A (ja) * 2012-06-21 2014-01-16 Taiyo Yuden Co Ltd 誘電体セラミックス、誘電体セラミックスの製造方法及び積層セラミックコンデンサ
JP2015156470A (ja) * 2014-01-14 2015-08-27 Tdk株式会社 積層型セラミック電子部品

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050545A (ja) * 1996-07-29 1998-02-20 Kyocera Corp 積層セラミックコンデンサ
JPH10106881A (ja) * 1996-09-30 1998-04-24 Kyocera Corp 積層セラミックコンデンサ
JP3334607B2 (ja) 1998-05-12 2002-10-15 株式会社村田製作所 誘電体磁器組成物および積層セラミックコンデンサ
US7859823B2 (en) * 2007-06-08 2010-12-28 Murata Manufacturing Co., Ltd. Multi-layered ceramic electronic component
JP5370212B2 (ja) * 2010-02-24 2013-12-18 株式会社村田製作所 誘電体セラミックおよび積層セラミックコンデンサ
CN103597562B (zh) * 2011-08-23 2016-07-06 株式会社村田制作所 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
JP5838927B2 (ja) 2011-10-14 2016-01-06 Tdk株式会社 積層セラミック電子部品
WO2014010376A1 (ja) 2012-07-10 2014-01-16 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP6281502B2 (ja) * 2014-06-12 2018-02-21 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016796A (ja) * 2007-06-08 2009-01-22 Murata Mfg Co Ltd 積層セラミック電子部品
JP2014005155A (ja) * 2012-06-21 2014-01-16 Taiyo Yuden Co Ltd 誘電体セラミックス、誘電体セラミックスの製造方法及び積層セラミックコンデンサ
JP2015156470A (ja) * 2014-01-14 2015-08-27 Tdk株式会社 積層型セラミック電子部品

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183469A (ja) * 2016-03-30 2017-10-05 太陽誘電株式会社 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2017191860A (ja) * 2016-04-14 2017-10-19 太陽誘電株式会社 セラミック電子部品及びその製造方法
JP2022027939A (ja) * 2017-03-08 2022-02-14 太陽誘電株式会社 積層セラミックコンデンサ
JP7238086B2 (ja) 2017-03-08 2023-03-13 太陽誘電株式会社 積層セラミックコンデンサ
JP2022050693A (ja) * 2017-10-13 2022-03-30 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層セラミックキャパシタ
JP7319022B2 (ja) 2017-10-13 2023-08-01 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層セラミックキャパシタ

Also Published As

Publication number Publication date
CN105097283A (zh) 2015-11-25
US20150340156A1 (en) 2015-11-26
KR101687575B1 (ko) 2016-12-20
US9552925B2 (en) 2017-01-24
JP2018164101A (ja) 2018-10-18
CN105097283B (zh) 2018-02-09
JP6669198B2 (ja) 2020-03-18
KR20150135092A (ko) 2015-12-02

Similar Documents

Publication Publication Date Title
JP6669198B2 (ja) 積層セラミックコンデンサ
CN108257779B (zh) 层叠陶瓷电子部件
KR101730813B1 (ko) 적층 세라믹 콘덴서
JP5146852B2 (ja) 積層セラミックコンデンサ
KR101930132B1 (ko) 적층 세라믹 콘덴서
JP5224147B2 (ja) 誘電体セラミック、及び積層セラミックコンデンサ
JP6900157B2 (ja) 積層セラミックコンデンサ
KR101687576B1 (ko) 적층 세라믹 콘덴서
JP2018137298A (ja) 積層セラミックコンデンサ
JP5655036B2 (ja) 誘電体セラミックス、誘電体セラミックスの製造方法及び積層セラミックコンデンサ
JP7131955B2 (ja) 積層セラミックコンデンサおよびその製造方法
WO2013145423A1 (ja) 積層セラミックコンデンサ及びその製造方法
KR101581809B1 (ko) 적층 세라믹 콘덴서
JP2014036140A (ja) 積層セラミックコンデンサ
JP4100173B2 (ja) 誘電体セラミックおよび積層セラミックコンデンサ
KR20130122781A (ko) 유전체 세라믹 및 적층 세라믹 콘덴서
KR20160048001A (ko) 적층 세라믹 콘덴서
JP2014146752A (ja) 積層セラミックコンデンサ
JP2021015877A (ja) セラミック電子部品およびその製造方法
JP6707850B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR20140007943A (ko) 적층 세라믹 콘덴서
JP6245222B2 (ja) 積層セラミックコンデンサの製造方法
JP2012214334A (ja) 誘電体磁器組成物および電子部品
JP5040971B2 (ja) 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
WO2014174875A1 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180313