CN110875139B - 电容器组件 - Google Patents

电容器组件 Download PDF

Info

Publication number
CN110875139B
CN110875139B CN201811600215.1A CN201811600215A CN110875139B CN 110875139 B CN110875139 B CN 110875139B CN 201811600215 A CN201811600215 A CN 201811600215A CN 110875139 B CN110875139 B CN 110875139B
Authority
CN
China
Prior art keywords
internal electrodes
capacitor assembly
dielectric layer
thickness
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811600215.1A
Other languages
English (en)
Other versions
CN110875139A (zh
Inventor
权亨纯
车炅津
赵志弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180104705A external-priority patent/KR102029596B1/ko
Priority claimed from KR1020180106555A external-priority patent/KR102132794B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN110875139A publication Critical patent/CN110875139A/zh
Application granted granted Critical
Publication of CN110875139B publication Critical patent/CN110875139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Abstract

本发明提供一种电容器组件,所述电容器组件包括:主体,包括介电层以及被设置为彼此相对的第一内电极和第二内电极,且所述介电层介于所述第一内电极和所述第二内电极之间;以及第一外电极和第二外电极,设置在所述主体上并且电连接到所述第一内电极和所述第二内电极。所述主体可包括:电容形成部,包括所述第一内电极和所述第二内电极;覆盖部,设置在所述电容形成部的上表面和下表面上;以及边缘部,设置在所述电容形成部的侧表面上,其中,所述边缘部具有范围为从8.5GPa至14GPa的硬度。

Description

电容器组件
本申请要求分别于2018年9月6日和2018年9月3日在韩国知识产权局提交的第10-2018-0106555号和第10-2018-0104705号韩国专利申请的优先权的权益,该韩国专利申请的全部公开内容通过引用包含于此。
技术领域
本公开涉及一种电容器组件。
背景技术
多层陶瓷电容器(MLCC)是安装在诸如图像显示装置(包括液晶显示器(LCD)和等离子显示面板(PDP))、计算机、智能电话、蜂窝电话等的各种电子产品的印刷电路基板上并用于充电和放电的一种片式电容器。
多层陶瓷电容器可由于其在易于安装的同时尺寸相对小并能够确保高电容而用作各种电子装置的组件。随着诸如计算机、移动装置等电子装置的小型化和功率增大,已增加对小型化和高电容的多层陶瓷电子组件的需求。
为了同时实现小型化和高电容,可能需要通过将介电层和内电极的厚度构造得薄来增加层数。近来,已经实现了约0.6μm的厚度,并且厚度持续地减小。
然而,在介电层的厚度被构造为小于0.6μm的情况下,可能难以确保耐受电压特性,并且介电层的绝缘电阻的劣化可能增加,这可能导致质量和良率的劣化或者其它问题。
此外,在现有技术中,为了比较多层陶瓷电容器的耐受电压特性,在连续增大所施加的电压的同时,必须在多层陶瓷电容器被击穿时测量击穿电压 (BDV)值,因此,不容易比较耐受电压特性。
发明内容
本公开的一方面在于提供一种具有优异的耐受电压特性的电容器组件,并且还提供一种可估计耐受电压特性的新参数。
根据本公开的一方面,一种电容器组件包括:主体,包括介电层以及被设置为彼此相对的第一内电极和第二内电极,且所述介电层介于所述第一内电极和所述第二内电极之间;以及第一外电极和第二外电极,设置在所述主体上并且电连接到所述第一内电极和所述第二内电极。所述主体可包括:电容形成部,包括所述第一内电极和所述第二内电极;覆盖部,设置在所述电容形成部的上部和下部上;以及边缘部,设置在所述电容形成部的侧表面上,其中,所述边缘部具有范围为从8.5GPa至14GPa的硬度。
根据本公开的另一方面,一种电容器组件包括:主体,包括介电层以及被设置为彼此相对的第一内电极和第二内电极,且所述介电层介于所述第一内电极和所述第二内电极之间;以及第一外电极和第二外电极,设置在所述主体上并且电连接到所述第一内电极和所述第二内电极。所述主体可包括:电容形成部,包括所述第一内电极和所述第二内电极;覆盖部,设置在所述电容形成部的上部和下部上;以及边缘部,设置在所述电容形成部的侧表面上,其中,所述边缘部被分为相邻于所述第一内电极和所述第二内电极的第一区域以及相邻于所述主体的外表面的第二区域,所述第一区域具有范围为从8.5GPa至14GPa的硬度。
根据本公开的又一方面,一种电容器组件包括:主体,包括介电层和被设置为彼此相对的第一内电极和第二内电极,且所述介电层介于所述第一内电极和所述第二内电极之间;以及第一外电极和第二外电极,设置在所述主体上并且电连接到所述第一内电极和所述第二内电极。所述主体可包括:电容形成部,包括所述第一内电极和所述第二内电极;覆盖部,设置在所述电容形成部的上部和上部上;以及边缘部,设置在所述电容形成部的侧表面上,其中,所述覆盖部具有范围为从8.5GPa至14GPa的硬度。
附图说明
通过下面结合附图的详细描述,本公开的以上和其它方面、特征和优点将被更清楚地理解,在附图中:
图1是示出根据本公开中的示例性实施例的电容器组件的透视图;
图2是沿着图1中的I-I'线截取的截面图;
图3是沿着图1中的II-II'线截取的截面图;
图4A和图4B是示出其上印刷有内电极以制造根据本公开中的示例性实施例的电容器组件的主体的陶瓷生片的图,其中,图4A是示出其上印刷有第一内电极的陶瓷生片的示图,并且图4B是示出其上印刷有第二内电极的陶瓷生片的示图;
图5是示出根据边缘部具有不同的硬度的样品中的击穿电压的韦布尔分布(Weibull distribution)的示图;
图6是示出在选自图5中的组1和组2的样品中测量的边缘部的硬度值的图;
图7是根据本公开中的另一示例性实施例的沿着图1中的I-I'线截取的截面图;以及
图8是根据本公开中的另一示例性实施例的沿着图1中的II-II'线截取的截面图。
具体实施方式
在下文中,将参照附图如下描述本公开的实施例。
然而,本公开可以以许多不同的形式举例说明,并且不应该被解释为局限于在此阐述的特定的实施例。更确切地说,提供这些实施例以使得本公开将是透彻的和完整的,并且将要向本领域技术人员充分地传达本公开的范围。因此,为了清楚描述,附图中的元件的形状和尺寸可被夸大。此外,将使用相同的参考标号来描述每个示例性实施例的附图中表示的相同构思的范围之内的具有相同功能的元件。
在附图中,为了清楚地描述本公开,将省略不必要的描述,并且为了清楚地表示多个层和多个区域,厚度可被夸大。将使用相同的参考标号来描述相同构思的范围内的具有相同功能的元件。此外,在整个说明书中,将理解的是,当部件“包括”元件时,除非另有说明,否则该部件还可包括其它元件,而不排除其它元件。
在附图中,X方向是第二方向、L方向或长度方向,Y方向是第三方向 W方向或宽度方向,并且Z方向是第一方向、层叠方向、T方向或厚度方向。
电容器组件
图1是示出根据示例性实施例的电容器组件的透视图。
图2是沿着图1中的I-I'线截取的截面图。
图3是沿着图1中的II-II'线截取的截面图。
图4A和图4B是示出其上印刷有内电极以制造根据示例性实施例的电容器组件的主体的陶瓷生片的示图。
具体地,图4A是示出其上印刷有第一内电极的陶瓷生片的示图,并且图4B是示出其上印刷有第二内电极的陶瓷生片的示图。
参照图1至图4B,根据示例性实施例的电容器组件100可包括:主体 110,被构造为包括介电层111、被设置为彼此相对且介电层介于其之间的第一内电极121和第二内电极122、彼此背对的第一表面1和第二表面2、连接到第一表面和第二表面并彼此背对的第三表面3和第四表面4以及连接到第一表面至第四表面并彼此背对的第五表面5和第六表面6;以及第一外电极 131和第二外电极132,被构造为设置在主体110上并电连接到第一内电极和第二内电极。主体110可包括:形成电容的电容形成部A,包括被设置为彼此相对且介电层介于其之间的第一内电极和第二内电极;覆盖部112和113,设置在电容形成部的上部和下部中;边缘部114和115,设置在电容形成部的侧表面上,并且边缘部可具有范围为从8.5GPa至14GPa的硬度。
根据本公开的一方面,覆盖部112和113可具有范围为从8.5GPa至14 GPa的硬度。
介电层111以及内电极121和122可交替地层叠在主体110中。
对主体110的形状可能没有具体的限制,但是如图所示,主体110可具有六面体形状或类似于六面体的形状。由于烧结工艺期间主体110中包括的陶瓷粉末的收缩,主体110可能不是精确的六面体,但是可具有大体的六面体形状。
主体110可具有在厚度方向(Z方向)上彼此背对的第一表面1和第二表面2、连接到第一表面1和第二表面2并在长度方向(X方向)上彼此背对的第三表面3和第四表面4以及连接到第一表面1、第二表面2、第三表面 3和第四表面4并在宽度方向(Y方向)上彼此背对的第五表面5和第六表面6。
形成主体110的多个介电层111可处于烧结状态,并且介电层111可以是一体化的,使得在不使用扫描电子显微镜(SEM)的情况下可能难以识别相邻的介电层111之间的边界。
形成介电层111的材料可不受具体限制,只要能够获得足够的电容即可。例如,介电层111的材料可以是钛酸钡(BaTiO3)粉末。除钛酸钡(BaTiO3) 粉末等之外,可根据预期目的添加各种陶瓷添加剂、有机溶剂、结合剂、分散剂等作为构成介电层111的材料。
内电极121和122可与介电层交替地层叠,并且内电极121和122可包括第一内电极121和第二内电极122。第一内电极121和第二内电极122可交替地设置为彼此面对且介电层介于第一内电极121和第二内电极122之间,并且第一内电极121和第二内电极122可分别暴露于主体110的第三表面3 和第四表面4。
参照图2,第一内电极121可与第四表面4分开,并且可通过第三表面3 暴露。第二内电极122可与第三表面3分开,并且可通过第四表面4暴露。
在这种情况下,第一内电极121和第二内电极122可通过设置在它们之间的介电层111彼此电隔离。参照图4A和图4 B,主体110可通过将其上印刷有第一内电极121的陶瓷生片a和其上印刷有第二内电极122的陶瓷生片b 交替地层叠并烧结来形成。
形成第一内电极121和第二内电极122的材料可不受具体地限制,例如,可利用导电膏形成,该导电膏包括诸如钯(Pd)、钯-银(Pd-Ag)合金等的贵金属以及镍(Ni)和铜(Cu)中的一种以上材料。
可使用丝网印刷法、凹版印刷法等作为印刷导电膏的方法,但是印刷的方法不限于此。
根据示例性实施例的电容器组件100可包括:形成电容的电容形成部A,包括被设置为彼此相对且介电层介于其之间的第一内电极121和第二内电极 122;覆盖部112和113,设置在电容形成部的上部和下部中;以及边缘部114 和115,设置在电容形成部的侧表面上。
电容形成部A可用于形成电容器的电容,并且可通过重复地层叠多个内电极121和122且使介电层介于内电极121和122之间来形成。
上覆盖部112和下覆盖部113可不包括内电极,并且可包括与介电层111 的材料相同的材料。
换句话说,例如,上覆盖部112和下覆盖部113可包括诸如钛酸钡(BaTiO3) 陶瓷材料的陶瓷材料。
上覆盖部112和下覆盖部113可通过分别沿向上方向和向下方向在电容形成部A的上表面和下表面上层叠单个介电层或者两层或多层介电层来形成,并且上覆盖部112和下覆盖部113可用于防止由物理应力或化学应力导致的对内电极的损坏。
边缘部114和115可包括设置在主体110的第六表面6上的边缘部114 和设置在第五表面5上的边缘部115。
边缘部114和115可设置在主体110在宽度方向上的两个表面上。
如图3中所示,边缘部114和115可以指第一内电极121和第二内电极 122的在宽度方向上的两端与主体110的边界表面之间的区域。
边缘部114和115可用于防止由物理应力或化学应力导致的对内电极的损坏。
边缘部114和115也可用于通过将边缘部114和115的硬度调整为在8.5 GPa至14GPa的范围内来确保耐受电压特性。
为了同时实现多层陶瓷电容器的小型化和高电容,可能必须通过将介电层和内电极的厚度构造得薄来增加层数。最近,已经实现约0.6μm的厚度,并且厚度持续地减小。
然而,在介电层的厚度被构造为小于0.6μm的情况下,可能难以确保耐受电压特性,并且介电层的绝缘电阻的劣化可能增大,这可能导致质量和良率的劣化或其它问题。
具体地,当执行片击穿模式的分析时,经常发生边缘部114和115的击穿。因此,为了改善耐受电压特性,可能需要控制边缘部114和115的特性。
根据示例性实施例,在边缘部114和115的硬度被控制在8.5GPa至14 GPa的范围内的情况下,可防止绝缘击穿,并且可改善耐受电压特性。此外,可仅通过测量边缘部114和115的硬度并确定边缘部114和115的硬度值是否满足在8.5GPa至14GPa的范围内而无需施加电场直到发生绝缘击穿来充分地预测耐受电压特性。
在边缘部114和115的硬度为8.5GPa或更小的情况下,可能难以确保耐受电压特性,并且为了将边缘部114和115的硬度值控制为超过14GPa,可能产生过高的成本或可能降低生产率。
同时,控制边缘部114和115的硬度的方法可不受具体地限制。例如,边缘部114和115的硬度可通过调整边缘部114和115的密度来控制。边缘部114和115的密度越高,边缘部114和115的硬度可能越高,边缘部114 和115的密度越低,边缘部114和115的硬度可能越低。
图5是示出根据边缘部具有不同的硬度的样品中的击穿电压的威布尔分布的示图。图6是示出在选自图5中的组1和组2的样品中测量的边缘部的硬度值的图。
参照边缘部的硬度彼此不同的60个样品,在依次增大施加的电压的同时,测量当样品片被击穿时的击穿电压(BDV)值,并且测量值以威布尔分布来表示。
威布尔分布是连续概率分布的一种,并用于寿命数据分析。具体地,威布尔分布是概率分布,利用该概率分布可估计击穿概率随时间如何变化,并且可通过概率密度函数获得如下面的式1。
[式1]
f(t)=αλ(λt)α-1e-(λt)α,t≥0
(α:形状参数,λ:比例参数)
威布尔分布中的倾斜度的变化可指示概率密度函数改变,这表明寿命击穿的原因也改变。因此,参照倾斜度急剧改变的点,分布被分为组1和组2。
从组1选取五个样品(样品1至样品5),从组2选取九个样品(样品6 至样品14),并且对每个样品如图3进行切割。然后,在设置在主体110的第六表面6上的边缘部114中的以相等间隔彼此分开的五个点处和设置在第五表面5上的边缘部115中的以相等间隔彼此分开的五个点处测量硬度,在每个样品中的十个点处测量硬度值。结果在图6中示出。
在击穿电压低的组1的情况下,边缘部的硬度值小于8.5GPa,在击穿电压高的组2的情况下,边缘部的硬度值满足在8.5GPa与14GPa之间。
此外,通过仅测量电容器的边缘部的硬度而无需施加电场直到发生绝缘击穿来充分地预测耐受电压特性。
此外,边缘部114和115可具有比电容形成部A的介电层111的硬度高的硬度。
当执行片击穿模式的分析时,经常发生边缘部114和115的击穿。因此,根据示例性实施例,在边缘部114和115的硬度被构造为在8.5GPa至14GPa 的范围内的情况下,即使当介电层111的硬度相对低时,也可确保耐受电压特性。
边缘部114和115的厚度tm可不受具体限制。然而,为了实现电容器组件的小型化和高电容,边缘部114和115的厚度可以是20μm或更小。根据示例性实施例,在边缘部114和115的硬度被确保在8.5GPa至14GPa的范围内的情况下,即使当边缘部114和115的厚度为20μm或更小时,也可确保耐受电压特性。
此外,第一内电极121和第二内电极122的厚度te可不受具体限制。然而,为了实现电容器组件的小型化和高电容,第一内电极121和第二内电极 122的厚度te可以是0.4μm或更小。
第一内电极121和第二内电极122的厚度可以指第一内电极121和第二内电极122的平均厚度。
第一内电极121和第二内电极122的平均厚度可通过利用SEM扫描主体110的在长度和厚度方向(L-T方向)上截取的截面来测量。
例如,第一内电极121和第二内电极122的随机图像可使用SEM从通过切割主体110在宽体方向上的中央部分而产生的在长度和厚度方向(L-T方向)上截取的截面的扫描图像中提取,并且可计算在长度方向上测量的相等间隔的30个点处的平均厚度。
可在电容形成部中测量以相等间隔彼此分开的30个点,电容形成部指的是第一内电极121和第二内电极122之间的重叠区域。
介电层111的厚度可不受具体限制。
然而,在介电层111的厚度被构造为小于0.6μm的情况下,具体地,在介电层111的厚度被构造为0.4μm或更小的情况下,由于难以控制边缘部中发生的工艺缺陷,因此可能难以确保耐受电压特性。此外,介电层的绝缘电阻(IR)中的劣化的缺陷可能增大,这可能导致质量和良率的劣化或其它问题。
如上所述,根据示例性实施例,在边缘部114和115的硬度在8.5GPa 至14GPa的范围内的情况下,可改善电容器组件的耐受电压特性,并且还可改善击穿电压(BDV)和可靠性。因此,即使当介电层111的厚度td是0.4μm 或更小时,也可确保足够的耐受电压特性。
因此,即使当介电层111的厚度td是0.4μm或更小时,耐受电压特性和可靠性的效果也可变得更显著。
介电层111的厚度可以指介于第一内电极121和第二内电极122之间的介电层111的平均厚度。
介电层111的平均厚度可通过利用SEM扫描主体110的在长度和厚度方向(L-T方向)上截取的截面来获得。
例如,介电层的随机图像可使用SEM从通过切割主体110在宽体方向上的中央部分而产生的在长度和厚度方向(L-T方向)上截取的截面的扫描图像中提取,并且可计算在长度方向上测量的相等间隔的30个点处的平均厚度。
可在电容形成部中测量以相等间隔分开的30个点,电容形成部指的是第一内电极121和第二内电极122之间的重叠区域。
覆盖部112和113的厚度tp可不受具体限制。然而,为了实现电容器组件的小型化和高电容,覆盖部112和113的厚度可以是20μm或更小。根据示例性实施例,在边缘部114和115的硬度被确保在8.5GPa至14GPa的范围内的情况下,即使当覆盖部112和113的厚度是20μm或更小时,也可确保耐受电压特性。
外电极131和132可设置在主体110上并连接到内电极121和122。如图2中所示,外电极131和132可包括分别连接到第一内电极121和第二内电极122的第一外电极131和第二外电极132。在示例性实施例中,电容器组件100可被构造为具有两个外电极131和132,但是外电极131和132的数量和形状可根据内电极121和122的形状或者其它不同目的而改变。
同时,第一外电极131和第二外电极132可利用诸如金属的具有导电性的任何材料形成,并且其具体材料可通过考虑电特性、结构稳定性等来确定。
例如,外电极131和132可包括:电极层131a和132a,设置在主体110 上;镀层131b和132b,设置在电极层131a和132a上。
具体地,例如,电极层131a和132a可以是包括导电金属和玻璃的烧结电极,并且导电金属可以是Cu。此外,电极层131a和132a可以是包括多种金属颗粒和导电树脂的树脂电极。
此外,镀层131b和132b可以是例如Ni镀层和/或Sn镀层。Ni镀层和 Sn镀层可依次设置在电极层131a和132a上,并且可包括多个Ni镀层和多个 Sn镀层。
同时,电容器组件100的尺寸可不受具体限制。
然而,为了同时实现电容器组件的小型化和高电容,可能需要通过将介电层和内电极的厚度构造得小来增加层数,因此,在电容器组件具有“0402” (0.4mm×0.2mm)或更小的尺寸的情况下,根据示例性实施例的耐受电压特性和可靠性的改善可变得更显著。
因此,在主体110的第三表面3和第四表面4之间的距离被定义为L并且主体110的第五表面5和第六表面6之间的距离被定义为W的情况下,L 可以是0.4mm或更小,并且W可以是0.2mm或更小。
换句话说,电容器组件可被实现为具有“0402”(0.4mm×0.2mm)的尺寸的电容器组件。
图7是根据另一示例性实施例的沿着图1中的I-I'线截取的截面图。
图8是根据另一示例性实施例的沿着图1中的II-II'线截取的截面图。
在以下描述中,将参照图7和图8描述另一示例性实施例。然而,为避免重复描述,将不再重复与电容器组件的前述描述相同的描述。
根据另一示例性实施例的电容器组件可包括:主体110,被构造为包括介电层111、被设置为彼此相对且介电层介于其之间的第一内电极121和第二内电极122、彼此背对的第一表面1和第二表面2、连接到第一表面和第二表面并彼此背对的第三表面3和第四表面4以及连接到第一表面至第四表面并彼此背对的第五表面5和第六表面6;以及第一外电极131和第二外电极132,被构造为设置在主体110上并电连接到第一内电极和第二内电极。主体110 可包括:形成电容的电容形成部A,包括被设置为彼此相对且介电层介于其之间的第一内电极和第二内电极;覆盖部112和113,设置在电容形成部的上部和下部中;边缘部114和115,设置在电容形成部的侧表面上,边缘部114 和115可被分为与第一内电极和第二内电极的相邻第一区域114a和115a以及与主体110的外表面相邻的第二区域114b和115b,并且第一区域114a和 115a可具有范围为从8.5GPa至14GPa的硬度。
当执行片击穿模式的分析时,经常发生边缘部114和115的击穿。具体地,绝缘击穿主要发生在相邻于第一内电极和第二内电极的第一区域114a和 115a。因此,可能有必要将第一区域114a和115a的硬度控制在8.5GPa至14 GPa的范围内,以改善耐受电压特性。
在这种情况下,第一区域114a和115a的硬度可高于第二区域114b和 115b的硬度。
由于当执行片击穿模式的分析时击穿经常发生在第一区域114a和115a 中,因此在根据示例性实施例的第一区域114a和115a的硬度被构造为在8.5 GPa至14GPa的范围内的情况下,即使当第二区域114b和115b的硬度相对低时,也可确保耐受电压特性。
此外,第一区域114a和115a硬度可高于电容形成部A的介电层111的硬度。
由于当执行片击穿模式的分析时击穿经常发生在第一区域114a和115a 中,因此在根据示例性实施例的第一区域114a和115a的硬度被构造为在8.5 GPa至14GPa的范围内的情况下,即使当电容形成部A的介电层111的硬度相对低时,也可确保耐受电压特性。
此外,第一区域114a和115a可具有20μm或更小的厚度tm1。
为了实现电容器组件的小型化和高电容,第一区域114a和115a可具有 20μm或更小的厚度。在第一区域114a和115a被构造为具有范围为从8.5GPa 至14GPa的硬度的情况下,即使当第一区域114a和115a的厚度是20μm或更小时,也可确保耐受电压特性。
根据前述示例性实施例,可提供一种具有优异的耐受电压特性的电容器组件。
此外,可提供能够估计耐受电压特性的新参数。
尽管上面已经示出并描述了示例性实施例,但对于本领域技术人员将明显的是,在不脱离本发明的由所附权利要求限定的范围的情况下,可做出修改和改变。

Claims (22)

1.一种电容器组件,包括:
主体,包括介电层以及被设置为彼此相对的第一内电极和第二内电极,且所述介电层介于所述第一内电极和所述第二内电极之间;以及
第一外电极和第二外电极,设置在所述主体上并且电连接到所述第一内电极和所述第二内电极,
其中,所述主体包括:电容形成部,包括所述第一内电极和所述第二内电极;覆盖部,设置在所述电容形成部的上表面和下表面上;以及边缘部,设置在所述电容形成部的侧表面上,所述边缘部具有范围为从8.5GPa至14GPa的硬度,并且
其中,所述介电层具有0.4μm或更小的厚度。
2.根据权利要求1所述的电容器组件,其中,所述边缘部具有比所述电容形成部的介电层的硬度大的硬度。
3.根据权利要求1所述的电容器组件,其中,所述边缘部具有20μm或更小的厚度。
4.根据权利要求1所述的电容器组件,其中,所述第一内电极和所述第二内电极各自具有0.4μm或更小的厚度。
5.根据权利要求1所述的电容器组件,其中,所述覆盖部具有20μm或更小的厚度。
6.根据权利要求1所述的电容器组件,其中,所述主体具有彼此背对的第一表面和第二表面、彼此背对且连接到所述第一表面和所述第二表面的第三表面和第四表面以及彼此背对且连接到所述第一表面至所述第四表面的第五表面和第六表面。
7.根据权利要求6所述的电容器组件,其中,所述主体的所述第三表面和所述第四表面之间的距离是0.4mm或更小,并且所述主体的所述第五表面和所述第六表面之间的距离是0.2mm或更小。
8.一种电容器组件,包括:
主体,包括介电层和被设置为彼此相对的第一内电极和第二内电极,且所述介电层介于所述第一内电极和所述第二内电极之间;以及
第一外电极和第二外电极,设置在所述主体上并且电连接到所述第一内电极和所述第二内电极,
其中,所述主体包括:电容形成部,包括所述第一内电极和所述第二内电极;覆盖部,设置在所述电容形成部的上表面和下表面上;以及边缘部,设置在所述电容形成部的侧表面上,所述边缘部被分为与所述第一内电极和所述第二内电极相邻的第一区域以及与所述主体的外表面相邻的第二区域,所述第一区域具有范围为从8.5GPa至14GPa的硬度,并且
其中,所述介电层具有0.4μm或更小的厚度。
9.根据权利要求8所述的电容器组件,其中,所述第一区域具有比所述第二区域的硬度大的硬度。
10.根据权利要求8所述的电容器组件,其中,所述第一区域具有比所述电容形成部的介电层的硬度大的硬度。
11.根据权利要求8所述的电容器组件,其中,所述第一区域具有20μm或更小的厚度。
12.根据权利要求8所述的电容器组件,其中,所述第一内电极和所述第二内电极各自具有0.4μm或更小的厚度。
13.根据权利要求8所述的电容器组件,其中,所述覆盖部具有20μm或更小的厚度。
14.根据权利要求8所述的电容器组件,其中,所述主体具有彼此背对的第一表面和第二表面、彼此背对且连接到所述第一表面和所述第二表面的第三表面和第四表面以及彼此背对且连接到所述第一表面至所述第四表面的第五表面和第六表面。
15.根据权利要求14所述的电容器组件,其中,所述主体的所述第三表面和所述第四表面之间的距离是0.4mm或更小,并且所述主体的所述第五表面和所述第六表面之间的距离是0.2mm或更小。
16.一种电容器组件,包括:
主体,包括介电层以及被设置为彼此相对的第一内电极和第二内电极,且所述介电层介于所述第一内电极和所述第二内电极之间;以及
第一外电极和第二外电极,设置在所述主体上并且电连接到所述第一内电极和所述第二内电极,
其中,所述主体包括:电容形成部,包括所述第一内电极和所述第二内电极;覆盖部,设置在所述电容形成部的上表面和下表面上;以及边缘部,设置在所述电容形成部的侧表面上,所述覆盖部具有范围为从8.5GPa至14GPa的硬度,并且
其中,所述介电层具有0.4μm或更小的厚度。
17.根据权利要求16所述的电容器组件,其中,所述边缘部具有范围为从8.5GPa至14GPa的硬度。
18.根据权利要求16所述的电容器组件,其中,所述边缘部具有比所述电容形成部的介电层的硬度大的硬度。
19.根据权利要求16所述的电容器组件,其中,所述边缘部具有20μm或更小的厚度,并且
所述覆盖部具有20μm或更小的厚度。
20.根据权利要求16所述的电容器组件,其中,所述第一内电极和所述第二内电极各自具有0.4μm或更小的厚度。
21.一种电容器组件,包括:
主体,包括介电层以及被设置为彼此相对的第一内电极和第二内电极,且所述介电层介于所述第一内电极和所述第二内电极之间;以及
第一外电极和第二外电极,设置在所述主体上并且电连接到所述第一内电极和所述第二内电极,
其中,所述主体包括:电容形成部,包括所述第一内电极和所述第二内电极;覆盖部,设置在所述电容形成部的上表面和下表面上;以及边缘部,设置在所述电容形成部的侧表面上,所述边缘部具有范围为从8.5GPa至14GPa的硬度,并且
其中,所述第一内电极和所述第二内电极各自具有0.4μm或更小的厚度。
22.一种电容器组件,包括:
主体,包括介电层和被设置为彼此相对的第一内电极和第二内电极,且所述介电层介于所述第一内电极和所述第二内电极之间;以及
第一外电极和第二外电极,设置在所述主体上并且电连接到所述第一内电极和所述第二内电极,
其中,所述主体包括:电容形成部,包括所述第一内电极和所述第二内电极;覆盖部,设置在所述电容形成部的上表面和下表面上;以及边缘部,设置在所述电容形成部的侧表面上,所述边缘部被分为与所述第一内电极和所述第二内电极相邻的第一区域以及与所述主体的外表面相邻的第二区域,所述第一区域具有范围为从8.5GPa至14GPa的硬度,并且
其中,所述第一内电极和所述第二内电极各自具有0.4μm或更小的厚度。
CN201811600215.1A 2018-09-03 2018-12-26 电容器组件 Active CN110875139B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2018-0104705 2018-09-03
KR1020180104705A KR102029596B1 (ko) 2018-09-03 2018-09-03 커패시터 부품
KR10-2018-0106555 2018-09-06
KR1020180106555A KR102132794B1 (ko) 2018-09-06 2018-09-06 커패시터 부품

Publications (2)

Publication Number Publication Date
CN110875139A CN110875139A (zh) 2020-03-10
CN110875139B true CN110875139B (zh) 2022-09-23

Family

ID=69716306

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811600215.1A Active CN110875139B (zh) 2018-09-03 2018-12-26 电容器组件
CN201811609792.7A Active CN110875143B (zh) 2018-09-03 2018-12-27 电容器组件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201811609792.7A Active CN110875143B (zh) 2018-09-03 2018-12-27 电容器组件

Country Status (1)

Country Link
CN (2) CN110875139B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB828214A (en) * 1955-09-22 1960-02-17 Freudenberg Carl Kg Improvements in and relating to methods of producing fibrous structures impregnated with adhesives
JP2011035145A (ja) * 2009-07-31 2011-02-17 Tdk Corp 積層電子部品
CN103310978A (zh) * 2012-03-13 2013-09-18 三星电机株式会社 多层陶瓷电子元件
CN103887065A (zh) * 2012-12-21 2014-06-25 Tdk株式会社 高压电容器
JP2017135202A (ja) * 2016-01-26 2017-08-03 太陽誘電株式会社 積層セラミック電子部品の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035850A (ja) * 2005-07-26 2007-02-08 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2016001723A (ja) * 2014-05-22 2016-01-07 株式会社村田製作所 積層セラミックコンデンサ
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
JP2016181597A (ja) * 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
JP6632808B2 (ja) * 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6370744B2 (ja) * 2015-06-24 2018-08-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
EP3422401B1 (en) * 2016-02-26 2023-11-15 National Institute of Advanced Industrial Science and Technology Heat dissipating substrate
JP6841036B2 (ja) * 2016-12-28 2021-03-10 Tdk株式会社 積層セラミック電子部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB828214A (en) * 1955-09-22 1960-02-17 Freudenberg Carl Kg Improvements in and relating to methods of producing fibrous structures impregnated with adhesives
JP2011035145A (ja) * 2009-07-31 2011-02-17 Tdk Corp 積層電子部品
CN103310978A (zh) * 2012-03-13 2013-09-18 三星电机株式会社 多层陶瓷电子元件
CN103887065A (zh) * 2012-12-21 2014-06-25 Tdk株式会社 高压电容器
JP2017135202A (ja) * 2016-01-26 2017-08-03 太陽誘電株式会社 積層セラミック電子部品の製造方法

Also Published As

Publication number Publication date
CN110875143B (zh) 2021-04-23
CN110875143A (zh) 2020-03-10
CN110875139A (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
CN110176355B (zh) 陶瓷电子组件
US8335072B1 (en) Multilayer ceramic electronic component
JP2014204116A (ja) 積層セラミックキャパシタ及びその製造方法
KR102109637B1 (ko) 적층형 커패시터
US20140160621A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
US10854387B2 (en) Capacitor component
CN112151271B (zh) 多层陶瓷电子组件
US8913367B2 (en) Multilayered ceramic capacitor and method of manufacturing the same
US11955282B2 (en) Capacitor component
CN112309718A (zh) 多层电子组件
US11017946B2 (en) Capacitor component
US10847319B2 (en) Capacitor component
KR102356803B1 (ko) 커패시터 부품
CN110875139B (zh) 电容器组件
US20150021076A1 (en) Array-type multilayer ceramic electronic component, board for mounting the same, and method of manufacturing the same
US11011311B2 (en) Multilayer capacitor
CN114628155A (zh) 多层电子组件和介电组合物
CN111009415B (zh) 陶瓷电子组件
KR102351184B1 (ko) 커패시터 부품
US20230260708A1 (en) Multilayer electronic component
CN114520115A (zh) 多层电子组件
CN114823136A (zh) 陶瓷电子组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant