JP2014204116A - 積層セラミックキャパシタ及びその製造方法 - Google Patents

積層セラミックキャパシタ及びその製造方法 Download PDF

Info

Publication number
JP2014204116A
JP2014204116A JP2013127230A JP2013127230A JP2014204116A JP 2014204116 A JP2014204116 A JP 2014204116A JP 2013127230 A JP2013127230 A JP 2013127230A JP 2013127230 A JP2013127230 A JP 2013127230A JP 2014204116 A JP2014204116 A JP 2014204116A
Authority
JP
Japan
Prior art keywords
internal electrode
side margin
margin portion
ceramic
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013127230A
Other languages
English (en)
Other versions
JP5551296B1 (ja
Inventor
キム・ヒュン・ジュン
Hyun-Jun Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Application granted granted Critical
Publication of JP5551296B1 publication Critical patent/JP5551296B1/ja
Publication of JP2014204116A publication Critical patent/JP2014204116A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Abstract

【課題】本発明は積層セラミックキャパシタ及びその製造方法に関する。【解決手段】対向する第1側面及び第2側面、第1側面及び第2側面を連結する第3端面及び第4端面を有するセラミック本体110と、セラミック本体110の内部に形成され、第3端面または第4端面に一端が露出する複数個の内部電極121,122と、第1側面及び第2側面から内部電極121,122の端部までの平均厚さが18μm以下に形成された第1サイドマージン部及び第2サイドマージン部113,114と、を含み、第1サイドマージン部または第2サイドマージン部113,114が、内部電極121,122の端部と内部電極の延長線が第1側面または第2側面と接する地点との距離の中心点を連結した仮想線により二つの領域に区分されるとき、内部電極121,122に隣接した領域をS1とし、S1の気孔率をP1とすると、1≰P1≰20を満たす。【選択図】図2

Description

本発明は積層セラミックキャパシタ及びその製造方法に関し、より詳細には信頼性に優れた高容量積層セラミックキャパシタ及びその製造方法に関する。
通常、キャパシタ、インダクタ、圧電体素子、バリスタまたはサーミスターなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体と、本体の内部に形成された内部電極と、上記内部電極と接続されるようにセラミック本体の表面に設けられた外部電極と、を備える。
セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層と、一誘電体層を介して対向配置される内部電極と、上記内部電極に電気的に接続された外部電極と、を含む。
積層セラミックキャパシタは小型、且つ高容量が保障され、実装が容易であるという長所によりコンピューター、PDA、携帯電話などの移動通信装置の部品として広く用いられている。
最近では、電子製品が小型化及び多機能化するにつれ、チップ部品も小型化及び高機能化する傾向であり、積層セラミックキャパシタもそのサイズが小さく、容量の大きい高容量製品が求められている。
積層セラミックキャパシタの容量を高めるべく、誘電体層を薄膜化する方法、薄膜化された誘電体層を高積層化する方法、内部電極のカバレッジを向上させる方法などが考慮されている。また、容量を形成する内部電極の重なり面積を向上させる方法が考えられている。
積層セラミックキャパシタは、通常、次のように製造される。まず、セラミックグリーンシートを製造し、セラミックグリーンシート上に導電性ペーストを印刷して内部電極を形成する。内部電極の形成されたセラミックグリーンシートを数十から数百層まで重積してグリーンセラミック積層体を作製する。その後、グリーンセラミック積層体を高温及び高圧で圧着して硬いグリーンセラミック積層体を作り、切断工程を経てグリーンチップを製造する。その後、グリーンチップを仮焼及び焼成してから外部電極を形成して積層セラミックキャパシタを完成する。
上記のような製造方法で積層セラミックキャパシタを形成する場合、内部電極の形成されない誘電体層のマージン部領域を最小化することが困難であるため、内部電極の重なり面積を増加させることに限界がある。また、積層セラミックキャパシタの角部のマージン部は他の領域のマージン部より厚く形成され、仮焼及び焼成時に炭素の除去が容易でないという問題がある。
上記の問題を解決するために、内部電極の形成されないマージン部領域を既に製作されたセラミック積層体に形成する方法が考案されているが、セラミック積層体のカバー領域と上記マージン部の境界面に発生する気孔によって、衝撃に脆弱であるという問題がある。
下記先行技術文献はセラミック積層体のカバー領域の気孔率を調節しているが、上記の問題は解決できない。
特開2005−159056号公報
本発明は、信頼性に優れた高容量積層セラミックキャパシタ及びその製造方法を提供することを目的とする。
本発明の一実施形態は、対向する第1側面及び第2側面、上記第1側面及び第2側面を連結する第3端面及び第4端面を有するセラミック本体と、上記セラミック本体の内部に形成され、上記第3端面または第4端面に一端が露出する複数個の内部電極と、上記第1側面及び第2側面から上記内部電極の端部までの平均厚さが18μm以下に形成された第1サイドマージン部及び第2サイドマージン部と、を含み、上記第1サイドマージン部または第2サイドマージン部が、上記内部電極の端部と内部電極の延長線が第1側面または第2側面と接する地点との距離の中心点を連結した仮想線により二つの領域に区分されるとき、上記内部電極に隣接した領域をS1とし、上記S1の気孔率をP1とすると、1≦P1≦20を満たす積層セラミックキャパシタを提供する。
上記第1サイドマージン部及び第2サイドマージン部は、セラミックスラリーで形成されてもよい。
上記内部電極は、一端が上記第3端面に露出し、他端が上記第4端面から所定の間隔を置いて形成される第1内部電極と、一端が第4端面に露出し、他端が上記第3端面から所定の間隔を置いて形成される第2内部電極とで構成されてもよい。
本発明の他の実施形態は、対向する第1側面及び第2側面、上記第1側面及び第2側面を連結する第3端面及び第4端面を有するセラミック本体と、上記セラミック本体の内部に形成され、上記第3端面または第4端面に一端が露出する複数個の内部電極と、上記第1側面及び第2側面から上記内部電極の端部までの平均厚さが18μm以下に形成された第1サイドマージン部及び第2サイドマージン部と、を含み、上記第1サイドマージン部または第2サイドマージン部が、上記内部電極の端部と内部電極の延長線が第1側面または第2側面と接する地点との距離の中心点を連結した仮想線により二つの領域に区分されるとき、上記内部電極に隣接した領域をS1、上記第1側面または第2側面に隣接した領域をS2とし、上記S1の気孔率をP1及び上記S2の気孔率をP2とすると、P1/P2>2を満たす積層セラミックキャパシタを提供する。
上記第1サイドマージン部及び第2サイドマージン部は、セラミックスラリーで形成されてもよい。
上記内部電極は、一端が上記第3端面に露出し、他端が上記第4端面から所定の間隔を置いて形成される第1内部電極と、一端が第4端面に露出し、他端が上記第3端面から所定の間隔を置いて形成される第2内部電極とで構成されてもよい。
本発明の他の実施形態は、複数個のストライプ型第1内部電極パターンが所定の間隔を置いて形成された第1セラミックグリーンシート及び複数個のストライプ型第2内部電極パターンが所定の間隔を置いて形成された第2セラミックグリーンシートを設ける段階と、上記ストライプ型第1内部電極パターンと上記ストライプ型第2内部電極パターンが交互になるよう上記第1セラミックグリーンシートと上記第2セラミックグリーンシートを積層してセラミックグリーンシート積層体を形成する段階と、上記ストライプ型第1内部電極パターン及び第2内部電極パターンを横切って第1内部電極及び第2内部電極が一定幅を有し、上記幅方向に上記第1内部電極及び第2内部電極の末端が露出した側面を有するように上記セラミックグリーンシート積層体を切断する段階と、上記第1内部電極及び第2内部電極の末端が露出した側面にセラミックスラリーで第1サイドマージン部及び第2サイドマージン部を形成する段階と、を含み、上記第1サイドマージン部及び第2サイドマージン部は上記第1側面及び第2側面から上記内部電極の端部までの平均厚さが18μm以下に形成され、上記第1サイドマージン部または第2サイドマージン部が、上記内部電極の端部と内部電極の延長線が第1側面または第2側面と接する地点との距離の中心点を連結した仮想線により二つの領域に区分されるとき、上記内部電極に隣接した領域をS1とし、上記S1の気孔率をP1とすると、1≦P1≦20を満たす積層セラミックキャパシタの製造方法を提供する。
上記セラミックグリーンシート積層体を形成する段階は、上記ストライプ型第1内部電極パターンの中心部と上記ストライプ型第2内部電極パターン間の所定の間隔とが重なるように積層されてもよい。
上記セラミックグリーンシート積層体を切断する段階は、上記セラミックグリーンシート積層体が、上記第1内部電極及び第2内部電極の末端が露出した側面を有する棒型積層体になるように行われ、上記第1及び第2サイドマージン部を形成する段階後に、上記第1内部電極の中心部及び第2内部電極間の所定の間隔を同じ切断線で切断して第1内部電極または第2内部電極の一端がそれぞれ露出した第3端面または第4端面を有する積層体に切断する段階が行われてもよい。
上記セラミックグリーンシート積層体を切断する段階は、上記セラミックグリーンシートを上記第1内部電極及び第2内部電極の末端が露出した側面を有する棒型積層体に切断する段階、及び上記棒型積層体を上記第1内部電極の中心部及び上記第2内部電極間の所定の間隔を同じ切断線で切断して第1内部電極または第2内部電極の一端がそれぞれ露出した第3端面または第4端面を有する積層体に切断する段階で行われ、上記第1及び第2サイドマージン部を形成する段階は、上記積層体に対して行われてもよい。
上記第1サイドマージン部及び第2サイドマージン部を形成する段階は、上記第1内部電極及び第2内部電極の末端が露出した側面に、セラミックスラリーを塗布することで行ってもよい。
上記第1サイドマージン部及び第2サイドマージン部を形成する段階は、上記第1内部電極及び第2内部電極の末端が露出した側面をセラミックスラリーにディッピングすることで行ってもよい。
上記第1サイドマージン部または第2サイドマージン部が、上記内部電極の端部と内部電極の延長線が第1側面または第2側面と接する地点との距離の中心点を連結した仮想線により二つの領域に区分されるとき、上記第1側面または第2側面に隣接した領域をS2とし、上記S2の気孔率をP2とすると、P1/P2>2を満たすことができる。
本発明の一実施形態によると、積層セラミックキャパシタにおいて、第1サイドマージン部及び第2サイドマージン部の気孔率を調節することで、熱衝撃、電気衝撃等の外部衝撃を緩和させることができ、高信頼性高容量積層セラミックキャパシタを具現することができる。
また、積層セラミックキャパシタにおいて、内部電極の末端から第1側面または第2側面までの距離が小さく形成されることができ、これにより、相対的にセラミック本体内に形成される内部電極の重なり面積を広く形成することができる。
また、相対的に残留炭素の除去が困難な角部である最外郭に配置される内部電極の末端から第1側面または第2側面までの距離が極めて小さく形成され、残留炭素の除去が容易に行われることができる。これにより、残留炭素の濃度散布が小さくなって同じ微細構造を保持することができ、内部電極の連結性を向上させることができる。
また、最外郭に配置される内部電極の末端から上記第1側面または第2側面までの最短距離を一定厚さに確保して耐湿特性を確保し、内部欠陥を減らすことができる。また、外部電極の形成時に放射クラックの発生可能性を減らし、外部衝撃に対する機械的強度を確保することができる。
本発明の一実施形態によると、積層された複数個の第1及び第2内部電極とセラミックグリーンシートが同時に切断され、上記内部電極の末端は一直線上に置かれることができる。その後、内部電極の末端が露出する面に第1及び第2サイドマージン部が形成されてもよい。上記サイドマージン部の厚さはセラミックスラリーの量によって容易に調節されることができる。
上記内部電極は、誘電体層の幅方向に対して全体的に形成されることができるため、内部電極間の重なり面積を形成することが容易で、内部電極による段差の発生を減らすことができる。
本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。 図1のB−B’線による断面図である。 図2のQ領域の拡大図である。 図1のA−A’線による断面図である。 図1に示された積層セラミックキャパシタを構成する一誘電体層を示す上部平面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す斜視図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す斜視図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す斜視図である。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
図1は本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図であり、図2は図1のB−B’線による断面図であり、図3は図2のQ領域の拡大図であり、図4は図1のA−A’線による断面図であり、図5は図1に示された積層セラミックキャパシタを構成する一誘電体層を示す上部平面図である。
図1〜図5を参照すると、本実施形態による積層セラミックキャパシタは、セラミック本体110と、上記セラミック本体の内部に形成される複数個の内部電極121、122と、上記セラミック本体の外表面に形成される外部電極131、132と、を含む。
上記セラミック本体110は、対向する第1側面1及び第2側面2と、上記第1側面及び第2側面を連結する第3端面3及び第4端面4と、を有することができる。
上記セラミック本体110の形状は特に制限されないが、図示されたように直方体であってもよい。
上記セラミック本体110の内部に形成された複数個の内部電極121、122は、セラミック本体の第3端面3または第4端面4に一端が露出する。
上記内部電極121、122は、異なる極性を有する第1内部電極121及び第2内部電極122を一対にすることができる。第1内部電極121の一端は第3端面3に露出し、第2内部電極122の一端は第4端面4に露出することができる。上記第1内部電極121及び第2内部電極122の他端は、第3端面3または第4端面4から一定間隔を置いて形成される。これに対する詳しい内容は後述する。
上記セラミック本体の第3端面3及び第4端面4には、第1及び第2外部電極131、132が形成され、上記内部電極と電気的に連結されてもよい。
上記セラミック本体の内部には複数個の内部電極が形成されており、上記複数個の内部電極の各末端から上記第1側面または第2側面までの距離d1は、18μm以下であってもよい。これは、複数個の内部電極の末端から上記第1側面または第2側面までの平均距離d1が平均18μm以下であることを意味することができる。
上記内部電極の末端は、上記セラミック本体の第1側面1または第2側面2に向かっている内部電極の一領域を意味する。上記内部電極の末端から第1側面または第2側面までの領域は、第1サイドマージン部113または第2サイドマージン部114と称することができる。
内部電極の末端から第1側面1または第2側面2までの距離d1は、複数個の内部電極間において多少の差はあり得るが、本発明の一実施形態によると、その偏差がないか、小さいという特徴を有する。このような特徴は、本発明の一実施形態による積層セラミックキャパシタの製造方法を通じてより明確に理解することができる。
本発明の一実施形態によると、上記セラミック本体110は複数の誘電体層112が積層された積層体111と、上記積層体の両側面に形成される第1サイドマージン部113及び第2サイドマージン部114とで構成されてもよい。この場合、上記複数個の内部電極の各末端から上記第1側面または第2側面までの距離d1は、第1サイドマージン部113及び第2サイドマージン部114により形成され、上記第1サイドマージン部113または第2サイドマージン部114の厚さに該当する。
上記積層体111を構成する複数の誘電体層112は焼結された状態であり、隣接する誘電体層同士は境界が確認できない程度に一体化されていてもよい。
上記積層体111の長さは上記セラミック本体110の長さに該当し、上記セラミック本体110の長さはセラミック本体の第3端面3から第4端面4までの距離に該当する。即ち、セラミック本体110の第3及び第4端面は積層体111の第3端面及び第4端面と理解することができる。
上記積層体111は複数の誘電体層112の積層により形成されるもので、上記誘電体層112の長さはセラミック本体の第3端面3と第4端面4間の距離を形成する。
これに制限されないが、本発明の一実施形態によると、セラミック本体の長さは400〜1400μmであってもよい。より具体的には、セラミック本体の長さは400〜800μmであるか、600〜1400μmであってもよい。
上記誘電体層上に内部電極121、122が形成されることができ、内部電極121、122は、焼結によって一誘電体層を介して上記セラミック本体の内部に形成されてもよい。
図5を参照すると、誘電体層112に第1内部電極121が形成されている。上記第1内部電極121は誘電体層の長さ方向に対しては全体的に形成されない。即ち、第1内部電極121の一端はセラミック本体の第4端面4から所定の間隔d2を置いて形成され、第1内部電極121の他端は第3端面3まで形成されて第3端面3に露出することができる。
積層体の第3端面3に露出した第1内部電極の他端は、第1外部電極131と連結される。
第1内部電極とは逆に、第2内部電極122の一端は第3端面3から所定の間隔を置いて形成され、第2内部電極122の他端は第4端面4に露出して第2外部電極132と連結される。
上記誘電体層112は第1内部電極121の幅と同じ幅を有してもよい。即ち、上記第1内部電極121は誘電体層112の幅方向に対しては全体的に形成されることができる。誘電体層の幅及び内部電極の幅は、セラミック本体の第1側面及び第2側面を基準とする。
これに制限されないが、本発明の一実施形態によると、誘電体層の幅及び内部電極の幅は100〜900μmであってもよい。より具体的には、誘電体層の幅及び内部電極の幅は100〜500μmであるか、100〜900μmであってもよい。
セラミック本体が小型化するほど、サイドマージン部の厚さが積層セラミックキャパシタの電気的特性に影響を及ぼす。本発明の一実施形態によると、サイドマージン部の厚さが18μm以下に形成されて小型化された積層セラミックキャパシタの特性を向上させることができる。
本発明の一実施形態では、内部電極と誘電体層は同時に切断されて形成され、内部電極の幅と誘電体層の幅は同一に形成されることができる。これに対するより具体的な事項は後述する。
上記内部電極の末端が露出した積層体の両側面には第1サイドマージン部113及び第2サイドマージン部114が形成されてもよい。
上述のように、上記複数個の内部電極の各末端から上記第1側面または第2側面までの距離d1は、上記第1サイドマージン部113または第2サイドマージン部114の厚さに該当する。
上記第1サイドマージン部113及び第2サイドマージン部114の厚さは、18μm以下であってもよい。上記第1サイドマージン部113及び第2サイドマージン部114の厚さが小さいほど、セラミック本体内に形成される内部電極の重なり面積が相対的に広くなる。
上記第1サイドマージン部113及び第2サイドマージン部114の厚さは、積層体111の側面に露出する内部電極のショートを防止することができる厚さであれば、特に制限されないが、例えば、第1サイドマージン部113及び第2サイドマージン部114の厚さは2μm以上であってもよい。
上記第1及び第2サイドマージン部の厚さが2μm未満では、外部衝撃に対する機械的強度が低下する恐れがあり、上記第1及び第2サイドマージン部の厚さが18μmを超えると、相対的に内部電極の重なり面積が減少して積層セラミックキャパシタの高容量を確保することが困難となる可能性がある。
本発明の一実施形態によると、上記第1サイドマージン部113及び第2サイドマージン部114はセラミックスラリーで形成してもよい。上記セラミックスラリーの量を調節することにより、上記第1サイドマージン部113及び第2サイドマージン部114の厚さが容易に調節でき、18μm以下に薄く形成することができる。
上記第1サイドマージン部113及び第2サイドマージン部114の厚さは上記マージン部それぞれの平均厚さを意味することができる。
上記第1サイドマージン部113及び第2サイドマージン部114の平均厚さは、図2のようにセラミック本体110の幅方向の断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)でイメージをスキャンして測定することができる。
例えば、図2のように、セラミック本体110の幅及び厚さ方向(W−T)の断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)でスキャンしたイメージから抽出した任意の第1サイドマージン部113及び第2サイドマージン部114に対し、セラミック本体の厚さ方向の上、中、下の任意の3地点の厚さを測定して平均値を得ることができる。
積層セラミックキャパシタの容量を極大化すべく、誘電体層を薄膜化する方法、薄膜化した誘電体層を高積層化する方法、内部電極のカバレッジを向上させる方法などが考えられている。また、容量を形成する内部電極の重なり面積を向上させる方法が考慮されている。内部電極の重なり面積を増加させるためには、内部電極の形成されないマージン部領域が最小化されなければならない。特に、積層セラミックキャパシタが小型化するほど、内部電極の重なり領域を増加させるためにマージン部領域が最小化されなければならない。
本実施形態によると、誘電体層の幅方向の全体に内部電極が形成され、サイドマージン部の厚さが18μm以下に設定され、内部電極の重なり面積が広いという特徴を有する。
一般的に、誘電体層が高積層化するほど、誘電体層及び内部電極の厚さが薄くなる。従って、内部電極がショートする現象が頻繁に発生する恐れがある。また、誘電体層の一部のみに内部電極が形成される場合、内部電極による段差が発生し、絶縁抵抗の加速寿命や信頼性が低下する恐れがある。
しかし、本実施形態によると、薄膜の内部電極及び誘電体層を形成しても、内部電極が誘電体層の幅方向に対して全体的に形成されるため、内部電極の重なり面積が大きくなって積層セラミックキャパシタの容量を大きくすることができる。
また、内部電極による段差を減少させて絶縁抵抗の加速寿命が向上し、容量特性に優れ、且つ信頼性に優れた積層セラミックキャパシタを提供することができる。
一方、上記セラミック本体110内部において、上記積層体111と上記第1サイドマージン部113及び第2サイドマージン部114の境界面には気孔pが発生することがある。
特に、上記セラミック本体110内部のカバー層と上記サイドマージン部の境界面に発生する気孔pによって、積層セラミックキャパシタが衝撃に脆弱であるという問題がある。
本発明の一実施形態によると、上記第1サイドマージン部113または第2サイドマージン部114が、上記内部電極121、122の端部と内部電極121、122の延長線が第1側面1または第2側面2と接する地点との距離の中心点を連結した仮想線により二つの領域に区分されるとき、上記内部電極121、122に隣接した領域をS1とし、上記S1の気孔率をP1とすると、1≦P1≦20を満たすことができる。
上記S1の気孔率P1が1≦P1≦20を満たすように調節することで、熱衝撃、電気衝撃などの外部衝撃を緩和させることができ、高信頼性、高容量積層セラミックキャパシタを具現することができる。
上記S1の気孔率P1が1≦P1≦20を満たすように調節する方法は特に制限されず、例えば、S1領域を形成するセラミックスラリー内に添加されるガラス(glass)の含量を調節することで具現することができる。
上記S1の気孔率P1は、上記内部電極に隣接した領域S1の面積当たりの気孔の面積比率と定義することができる。
上記S1の気孔率P1は、図2のようにセラミック本体110の幅及び厚さ方向(W−T)の断面を走査電子顕微鏡(SEM、Scanning Eletron Microscope)でイメージをスキャンして測定することができる。
例えば、図2のように外部電極131の中央部で切断したセラミック本体110の幅及び厚さ方向(W−T)の断面を走査電子顕微鏡(SEM、Scanning Eletron Microscope)でスキャンしたイメージから抽出した任意の第1サイドマージン部113または第2サイドマージン部114に対し、上記内部電極に隣接した領域S1でその気孔率を測定することができる。
上記S1の気孔率P1が1未満では、熱衝撃及び焼成クラックが発生することがあり、20を超えると、耐湿特性が低下し、セラミック本体の強度が低下する恐れがある。
本発明の他の実施形態による積層セラミックキャパシタは、上述した本発明の一実施形態による積層セラミックキャパシタにおいて、上記第1サイドマージン部113または第2サイドマージン部114が、上記内部電極121、122の端部と内部電極121、122の延長線が第1側面1または第2側面2と接する地点との距離の中心点を連結した仮想線により二つの領域に区分されるとき、上記第1側面1または第2側面2に隣接した領域をS2とし、上記S2の気孔率をP2とすると、P1/P2>2を満たすことができる。
上記S2の気孔率P2は上記第1側面1または第2側面2に隣接した領域S2の面積当たりの気孔の面積比率と定義することができる。
上記S1の気孔率P1及び上記S2の気孔率P2がP1/P2>2を満たすように調節することで、熱衝撃、電気衝撃などの外部衝撃を緩和させることができ、高信頼性、高容量積層セラミックキャパシタを具現することができる。
上記P1/P2の値が2以下では、熱衝撃及び焼成クラックの問題が発生することがある。
本発明の他の実施形態による積層セラミックキャパシタは、上記の特徴を除き、上述した本発明の一実施形態による積層セラミックキャパシタの特徴と同一であるため、ここではその説明を省略する。
以下、本発明の他の実施形態による積層セラミックキャパシタの製造方法を説明する。
図6a〜図6fは本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図及び斜視図である。
図6aに示されたように、セラミックグリーンシート212a上に所定の間隔d4を置いて複数個のストライプ型第1内部電極パターン221aを形成する。上記複数個のストライプ型第1内部電極パターン221aは互いに平行に形成されることができる。
上記所定の間隔d4は、内部電極が異なる極性を有する外部電極と絶縁されるための距離であって、図5に示されたd2×2の距離と理解されることができる。
上記セラミックグリーンシート212aは、セラミック粉末、有機溶剤及び有機バインダーを含むセラミックスラリーで形成されてもよい。
上記セラミック粉末は高い誘電率を有する物質で、これに制限されないが、チタン酸バリウム(BaTiO)系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム(SrTiO)系材料などを用いてもよく、チタン酸バリウム(BaTiO)粉末を用いることが好ましい。上記セラミックグリーンシート212aが焼成されると、セラミック本体を構成する誘電体層112となる。
ストライプ型第1内部電極パターン221aは、導電性金属を含む内部電極ペーストにより形成されてもよい。上記導電性金属はこれに制限されないが、Ni、Cu、Pd、またはこれらの合金であることができる。
上記セラミックグリーンシート212a上にストライプ型第1内部電極パターン221aを形成する方法は特に制限されないが、例えば、スクリーン印刷法またはグラビア印刷法のような印刷法により形成されることができる。
また、図示していないが、さらに他のセラミックグリーンシート212a上に所定の間隔を置いて複数個のストライプ型第2内部電極パターン222aを形成してもよい。
以下、第1内部電極パターン221aが形成されたセラミックグリーンシートは第1セラミックグリーンシート、第2内部電極パターン222aが形成されたセラミックグリーンシートは第2セラミックグリーンシートと称することができる。
次に、図6bに示されたように、ストライプ型第1内部電極パターン221aとストライプ型第2内部電極パターン222aが交互に積層されるように第1及び第2セラミックグリーンシートを交互に積層することができる。
その後、上記ストライプ型第1内部電極パターン221aは第1内部電極121を形成することができ、ストライプ型第2内部電極パターン222aは第2内部電極122を形成することができる。
図6cは本発明の一実施例により第1及び第2セラミックグリーンシートが積層されたセラミックグリーンシート積層体210を示す断面図であり、図6dは第1及び第2セラミックグリーンシートが積層されたセラミックグリーンシート積層体210を示す斜視図である。
図6c及び図6dを参照すると、複数個の平行するストライプ型第1内部電極パターン221aが印刷された第1セラミックグリーンシートと、複数個の平行するストライプ型第2内部電極パターン222aが印刷された第2セラミックグリーンシートとが交互に積層されている。
より具体的には、第1セラミックグリーンシートに印刷されたストライプ型第1内部電極パターン221aの中央部と、第2セラミックグリーンシートに印刷されたストライプ型第2内部電極パターン222a間の間隔d4とが重なるように積層されてもよい。
次に、図6dに示されたように、上記セラミックグリーンシート積層体210は、複数個のストライプ型第1内部電極パターン221a及びストライプ型第2内部電極パターン222aを横切るように切断されてもよい。即ち、上記セラミックグリーンシート積層体210はC1−C1切断線に沿って棒型積層体220に切断されてもよい。
より具体的には、ストライプ型第1内部電極パターン221a及びストライプ型第2内部電極パターン222aは長さ方向に切断され、一定幅を有する複数個の内部電極に分割されることができる。このとき、積層されたセラミックグリーンシートも内部電極パターンとともに切断される。これにより、誘電体層は内部電極の幅と同じ幅を有するように形成されることができる。
上記棒型積層体220の切断面に第1及び第2内部電極の末端が露出することができる。上記棒型積層体の切断面はそれぞれ棒型積層体の第1側面及び第2側面と称されることができる。
上記セラミックグリーンシート積層体を焼成してから棒型積層体に切断してもよい。また、上記セラミックグリーンシートを棒型積層体に切断してから焼成を行ってもよい。これに制限されないが、上記焼成は1100℃〜1300℃のN−H雰囲気で行われることができる。
次に、図6eに示されたように、上記棒型積層体220の第1及び第2側面のそれぞれに第1サイドマージン部213a及び第2サイドマージン部214aを形成することができる。第2サイドマージン部214aは明確に図示されず、点線でその輪郭を示した。
上記棒型積層体220の第1及び第2側面は、図2に示した積層体111の第1側面1及び第2側面2に対応すると理解することができる。
上記第1及び第2サイドマージン部213a、214aは、棒型積層体220にセラミック粉末を含むセラミックスラリーで形成されてもよい。
上記セラミックスラリーはセラミック粉末、有機バインダー及び有機溶剤を含むもので、第1及び第2サイドマージン部213a、214aが所望する厚さを有するように第3セラミックスラリーの量を調節することができる。
上記棒型積層体220の第1及び第2側面にセラミックスラリーを塗布して第1及び第2サイドマージン部213a、214aを形成することができる。上記セラミックスラリーの塗布方法は特に制限されず、例えば、スプレー方式で噴射したり、ローラーを利用して塗布してもよい。
また、上記棒型積層体をセラミックスラリーにディッピング(dipping)して棒型積層体の第1及び第2側面に第1及び第2サイドマージン部213a、214aを形成することができる。
上述のように、上記第1及び第2サイドマージン部の厚さは18μm以下に形成されることができる。上記第1及び第2サイドマージン部の厚さは、上記内部電極の末端が露出する棒型積層体の第1側面または第2側面から測定されることができる。
次に、図6e及び図6fに示されたように、第1及び第2サイドマージン部213a、214aが形成された上記棒型積層体220をC2−C2切断線に沿って個別チップサイズに合わせて切断することができる。図6cは上記C2−C2切断線の位置を把握するのに参照することができる。
棒型積層体220をチップサイズに切断することにより、積層体111と積層体の両側面に形成された第1及び第2サイドマージン部213a、214aを有するセラミック本体が形成されることができる。
上記棒型積層体220をC2−C2切断線に沿って切断することにより、重なった第1内部電極の中央部と第2内部電極間に形成された所定の間隔d4とが同じ切断線により切断されることができる。他の観点では、第2内部電極の中央部と第1内部電極間に形成された所定の間隔とが同じ切断線により切断されることができる。
これにより、第1内部電極及び第2内部電極の一端はC2−C2切断線による切断面に交互に露出することができる。上記第1内部電極の露出した面は図5に示された積層体の第3端面3と理解され、上記第2内部電極の露出した面は図5に示された積層体の第4端面4と理解されることができる。
上記棒型積層体220をC2−C2切断線に沿って切断することにより、ストライプ型第1内部電極パターン221a間の所定の間隔d4は半分に切断され、第1内部電極121の一端が第4端面から所定の間隔d2を有するようにする。また、第2内部電極122が第3端面から所定の間隔を有するようにする。
その後、上記第1及び第2内部電極の一端と連結されるように上記第3端面及び第4端面のそれぞれに外部電極を形成することができる。
本実施形態のように、棒型積層体220に第1及び第2サイドマージン部を形成し、チップサイズに切断する場合、一度の工程により複数個の積層体111にサイドマージン部を形成することができる。
また、図示しなかったが、第1サイドマージン部及び第2サイドマージン部を形成する前に棒型積層体をチップサイズに切断して複数個の積層体を形成することができる。
即ち、棒型積層体を重なった第1内部電極の中央部と第2内部電極間に形成された所定の間隔とが同じ切断線によって切断されるように切断することができる。これにより、第1内部電極及び第2内部電極の一端を切断面に交互に露出させることができる。
その後、上記積層体の第1及び第2側面に第1サイドマージン部及び第2サイドマージン部を形成することができる。第1及び第2サイドマージン部の形成方法は上述の通りである。
また、上記第1内部電極が露出した積層体の第3端面と上記第2内部電極が露出した積層体の第4端面にそれぞれ外部電極を形成することができる。
本発明の他の実施形態によると、積層体の第1及び第2側面を介して第1及び第2内部電極の末端が露出する。積層された複数個の第1及び第2内部電極は同時に切断され上記内部電極の末端は一直線上に置かれることができる。その後、上記積層体の第1及び第2側面に第1及び第2サイドマージン部が一括形成される。上記積層体及び上記第1及び第2サイドマージン部によりセラミック本体が形成される。即ち、上記第1及び第2サイドマージン部はセラミック本体の第1及び第2側面を形成する。
これにより、本実施形態によると、上記複数個の内部電極の末端からセラミック本体の第1及び第2側面までの距離を一定に形成することができる。また、上記第1及び第2サイドマージン部はセラミックスラリーにより形成され、薄く形成することができる。
また、セラミックキャパシタの第1及び第2サイドマージン部を形成するセラミックスラリー内に添加されるガラス(glass)の含量を調節することで、S1の気孔率P1が1≦P1≦20を満たすことができ、上記S1の気孔率P1及び上記S2の気孔率P2がP1/P2>2を満たすことができる。
これにより、本発明の一実施形態によると、熱衝撃、電気衝撃などの外部衝撃を緩和させることができ、高信頼性、高容量積層セラミックキャパシタを具現することができる。
下表1は積層セラミックキャパシタのサイドマージン部の平均厚さ別のS1の気孔率P1、及びS1の気孔率P1とS2の気孔率P2の比(P1/P2)による信頼性を比較したものである。
Figure 2014204116
上記表1を参照すると、試料1〜3はサイドマージン部の平均厚さが18μm以下のもので、S1の気孔率P1、及びS1の気孔率P1とS2の気孔率P2の比(P1/P2)が本発明の数値範囲から外れる場合、信頼性テストで問題が生じ得ることが分かる。
試料4〜6はサイドマージン部の平均厚さが18μmを超えるものであり、S1の気孔率P1、及びS1の気孔率P1とS2の気孔率P2の比(P1/P2)が本発明の数値範囲から外れても信頼性評価で良好な結果を示す。
下表2はサイドマージン部の平均厚さが18μm以下の場合、S1の気孔率P1、及びS1の気孔率P1とS2の気孔率P2の比(P1/P2)による耐湿特性及び信頼性を比較したものである。
Figure 2014204116
*:比較例
表2における耐湿特性評価は、200個のチップを基板に実装した後、湿度条件8585(85℃、85%湿度)で行っており、信頼性評価は、チップを研磨した後、破壊分析時のクラックの発生有無で評価し、具体的には、320℃の鉛槽に2秒間浸漬させた後、熱衝撃クラックの発生有無テストで行われた。
上記表2における耐湿特性評価では、良好な場合を○、不良の場合を×と表示した。
上記表2から分かるように、上記S1の気孔率P1が1≦P1≦20を満たし、S1の気孔率P1とS2の気孔率P2の比(P1/P2)がP1/P2>2を満たす場合、耐湿特性も向上し、信頼性も向上することが分かる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
110 セラミック本体
111 積層体
112 誘電体層
113、114 第1及び第2サイドマージン部
121、122 第1及び第2内部電極
131、132 第1及び第2外部電極
112a セラミックグリーンシート
121a、122a ストライプ型第1及び第2内部電極パターン
210 セラミックグリーンシート積層体
220 棒型積層体
P 気孔
S1 サイドマージン部において内部電極に隣接した領域
S2 サイドマージン部において第1側面または第2側面に隣接した領域
P1 S1領域の気孔率
P2 S2領域の気孔率

Claims (13)

  1. 対向する第1側面及び第2側面、前記第1側面及び第2側面を連結する第3端面及び第4端面を有するセラミック本体と、
    前記セラミック本体の内部に形成され、前記第3端面または第4端面に一端が露出する複数個の内部電極と、
    前記第1側面及び第2側面から前記内部電極の端部までの平均厚さが18μm以下に形成された第1サイドマージン部及び第2サイドマージン部と、を含み、
    前記第1サイドマージン部または第2サイドマージン部が、前記内部電極の端部と内部電極の延長線が第1側面または第2側面と接する地点との距離の中心点を連結した仮想線により二つの領域に区分されるとき、前記内部電極に隣接した領域をS1とし、前記S1の気孔率をP1とすると、1≦P1≦20を満たす積層セラミックキャパシタ。
  2. 前記第1サイドマージン部及び第2サイドマージン部はセラミックスラリーで形成される、請求項1に記載の積層セラミックキャパシタ。
  3. 前記内部電極は、一端が前記第3端面に露出し、他端が前記第4端面から所定の間隔を置いて形成される第1内部電極と、一端が第4端面に露出し、他端が前記第3端面から所定の間隔を置いて形成される第2内部電極とで構成される、請求項1に記載の積層セラミックキャパシタ。
  4. 対向する第1側面及び第2側面、前記第1側面及び第2側面を連結する第3端面及び第4端面を有するセラミック本体と、
    前記セラミック本体の内部に形成され、前記第3端面または第4端面に一端が露出する複数個の内部電極と、
    前記第1側面及び第2側面から前記内部電極の端部までの平均厚さが18μm以下に形成された第1サイドマージン部及び第2サイドマージン部と、を含み、
    前記第1サイドマージン部または第2サイドマージン部が、前記内部電極の端部と内部電極の延長線が第1側面または第2側面と接する地点との距離の中心点を連結した仮想線により二つの領域に区分されるとき、前記内部電極に隣接した領域をS1、前記第1側面または第2側面に隣接した領域をS2とし、前記S1の気孔率をP1及び前記S2の気孔率をP2とすると、P1/P2>2を満たす積層セラミックキャパシタ。
  5. 前記第1サイドマージン部及び第2サイドマージン部はセラミックスラリーで形成される、請求項4に記載の積層セラミックキャパシタ。
  6. 前記内部電極は、一端が前記第3端面に露出し、他端が前記第4端面から所定の間隔を置いて形成される第1内部電極と、一端が第4端面に露出し、他端が前記第3端面から所定の間隔を置いて形成される第2内部電極とで構成される、請求項4に記載の積層セラミックキャパシタ。
  7. 複数個のストライプ型第1内部電極パターンが所定の間隔を置いて形成された第1セラミックグリーンシート及び複数個のストライプ型第2内部電極パターンが所定の間隔を置いて形成された第2セラミックグリーンシートを設ける段階と、
    前記ストライプ型第1内部電極パターンと前記ストライプ型第2内部電極パターンが交互になるよう前記第1セラミックグリーンシートと前記第2セラミックグリーンシートを積層してセラミックグリーンシート積層体を形成する段階と、
    前記ストライプ型第1内部電極パターン及び第2内部電極パターンを横切って第1内部電極及び第2内部電極が一定幅を有し、前記幅方向に前記第1内部電極及び第2内部電極の末端が露出した側面を有するように前記セラミックグリーンシート積層体を切断する段階と、
    前記第1内部電極及び第2内部電極の末端が露出した側面にセラミックスラリーで第1サイドマージン部及び第2サイドマージン部を形成する段階と、を含み、前記第1サイドマージン部及び第2サイドマージン部は前記第1側面及び第2側面から前記内部電極の端部までの平均厚さが18μm以下に形成され、前記第1サイドマージン部または第2サイドマージン部が、前記内部電極の端部と内部電極の延長線が第1側面または第2側面と接する地点との距離の中心点を連結した仮想線により二つの領域に区分されるとき、前記内部電極に隣接した領域をS1とし、前記S1の気孔率をP1とすると、1≦P1≦20を満たす積層セラミックキャパシタの製造方法。
  8. 前記セラミックグリーンシート積層体を形成する段階は、
    前記ストライプ型第1内部電極パターンの中心部と前記ストライプ型第2内部電極パターン間の所定の間隔とが重なるように積層される、請求項7に記載の積層セラミックキャパシタの製造方法。
  9. 前記セラミックグリーンシート積層体を切断する段階は、
    前記セラミックグリーンシート積層体が、前記第1内部電極及び第2内部電極の末端が露出した側面を有する棒型積層体になるように行われ、
    前記第1及び第2サイドマージン部を形成する段階後に、前記第1内部電極の中心部及び第2内部電極間の所定の間隔を同じ切断線で切断して第1内部電極または第2内部電極の一端がそれぞれ露出した第3端面または第4端面を有する積層体に切断する段階が行われる、請求項7に記載の積層セラミックキャパシタの製造方法。
  10. 前記セラミックグリーンシート積層体を切断する段階は、
    前記セラミックグリーンシートを前記第1内部電極及び第2内部電極の末端が露出した側面を有する棒型積層体に切断する段階、及び前記棒型積層体を前記第1内部電極の中心部及び前記第2内部電極間の所定の間隔を同じ切断線で切断して第1内部電極または第2内部電極の一端がそれぞれ露出した第3端面または第4端面を有する積層体に切断する段階で行われ、
    前記第1及び第2サイドマージン部を形成する段階は、前記積層体に対して行われる、請求項7に記載の積層セラミックキャパシタの製造方法。
  11. 前記第1サイドマージン部及び第2サイドマージン部を形成する段階は、前記第1内部電極及び第2内部電極の末端が露出した側面に、セラミックスラリーを塗布することで行う、請求項7に記載の積層セラミックキャパシタの製造方法。
  12. 前記第1サイドマージン部及び第2サイドマージン部を形成する段階は、前記第1内部電極及び第2内部電極の末端が露出した側面をセラミックスラリーにディッピングすることで行う、請求項7に記載の積層セラミックキャパシタの製造方法。
  13. 前記第1サイドマージン部または第2サイドマージン部が、前記内部電極の端部と内部電極の延長線が第1側面または第2側面と接する地点との距離の中心点を連結した仮想線により二つの領域に区分されるとき、前記第1側面または第2側面に隣接した領域をS2とし、前記S2の気孔率をP2とすると、P1/P2>2を満たす、請求項7に記載の積層セラミックキャパシタの製造方法。
JP2013127230A 2013-04-08 2013-06-18 積層セラミックキャパシタ及びその製造方法 Active JP5551296B1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0038320 2013-04-08
KR1020130038320A KR101514512B1 (ko) 2013-04-08 2013-04-08 적층 세라믹 커패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP5551296B1 JP5551296B1 (ja) 2014-07-16
JP2014204116A true JP2014204116A (ja) 2014-10-27

Family

ID=51416792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013127230A Active JP5551296B1 (ja) 2013-04-08 2013-06-18 積層セラミックキャパシタ及びその製造方法

Country Status (4)

Country Link
US (1) US9025310B2 (ja)
JP (1) JP5551296B1 (ja)
KR (1) KR101514512B1 (ja)
CN (1) CN104103419B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016121745A1 (ja) * 2015-01-29 2016-08-04 京セラ株式会社 コンデンサおよびモジュール
US9859058B2 (en) 2015-01-06 2018-01-02 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
KR20180042125A (ko) 2016-10-17 2018-04-25 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
US10153091B2 (en) 2016-12-26 2018-12-11 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same
JP2019021932A (ja) * 2018-10-04 2019-02-07 太陽誘電株式会社 積層セラミックコンデンサ
JP2019106427A (ja) * 2017-12-11 2019-06-27 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2019201218A (ja) * 2019-07-29 2019-11-21 太陽誘電株式会社 積層セラミックコンデンサ
US10490352B2 (en) 2015-12-15 2019-11-26 Taiyo Yuden Co., Ltd. Multi-laver ceramic capacitor and method of producing the same
JP2020027927A (ja) * 2018-08-14 2020-02-20 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミックキャパシタ及びその製造方法
US11170936B2 (en) 2019-07-01 2021-11-09 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
KR101731452B1 (ko) * 2015-08-26 2017-04-28 삼화콘덴서공업주식회사 고전압 적층 세라믹 커패시터 및 그의 제조방법
KR101762032B1 (ko) * 2015-11-27 2017-07-26 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
JP2018037492A (ja) * 2016-08-30 2018-03-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6869677B2 (ja) * 2016-09-27 2021-05-12 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6841716B2 (ja) * 2017-04-27 2021-03-10 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR101987214B1 (ko) * 2017-10-13 2019-06-10 삼성전기주식회사 적층 세라믹 커패시터
US10903006B2 (en) * 2017-12-07 2021-01-26 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
JP7347919B2 (ja) * 2017-12-15 2023-09-20 太陽誘電株式会社 積層セラミックコンデンサ
KR20190121141A (ko) * 2018-08-09 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
US11145463B2 (en) * 2018-09-05 2021-10-12 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US10923279B2 (en) * 2018-10-22 2021-02-16 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
JP2020068227A (ja) * 2018-10-22 2020-04-30 株式会社村田製作所 積層セラミック電子部品
KR20200075287A (ko) * 2018-12-18 2020-06-26 삼성전기주식회사 커패시터 부품
JP7385374B2 (ja) * 2019-05-13 2023-11-22 太陽誘電株式会社 積層セラミック電子部品
JP7292101B2 (ja) * 2019-05-20 2023-06-16 太陽誘電株式会社 積層セラミック電子部品及び積層セラミック電子部品の製造方法
US11961681B2 (en) * 2020-12-28 2024-04-16 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor including internal electrodes having pores on ends thereof and board having the same mounted thereon
US11699552B2 (en) * 2020-12-31 2023-07-11 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
KR20220098620A (ko) * 2021-01-04 2022-07-12 삼성전기주식회사 적층형 전자 부품
JP2022133553A (ja) * 2021-03-02 2022-09-14 太陽誘電株式会社 積層セラミックコンデンサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124529A (ja) * 2009-12-10 2011-06-23 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2011124530A (ja) * 2009-12-10 2011-06-23 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2012191165A (ja) * 2011-03-09 2012-10-04 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
JP2012191163A (ja) * 2011-03-09 2012-10-04 Samsung Electro-Mechanics Co Ltd 積層セラミックコンデンサ及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998036888A1 (en) * 1997-02-24 1998-08-27 Superior Micropowders Llc Aerosol method and apparatus, particulate products, and electronic devices made therefrom
JPH10289807A (ja) 1997-04-15 1998-10-27 Toshiba Corp 機能性セラミックス素子
JP2001023852A (ja) * 1999-07-06 2001-01-26 Murata Mfg Co Ltd 積層セラミック電子部品
EP1863038B1 (en) * 2005-03-23 2010-09-08 Murata Manufacturing Co., Ltd. Composite dielectric sheet, method for manufacturing same and multilayer electronic component
JP2006278557A (ja) 2005-03-28 2006-10-12 Tdk Corp 積層セラミック電子部品
JP2007035850A (ja) * 2005-07-26 2007-02-08 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2007042743A (ja) * 2005-08-01 2007-02-15 Tdk Corp 積層電子部品
JP4586831B2 (ja) * 2007-08-08 2010-11-24 Tdk株式会社 セラミックグリーンシート構造、及び、積層セラミック電子部品の製造方法
CN101821822B (zh) 2008-09-24 2012-07-25 株式会社村田制作所 叠层线圈零件
KR101079546B1 (ko) 2009-12-30 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터
JPWO2012023334A1 (ja) * 2010-08-18 2013-10-28 太陽誘電株式会社 積層型セラミック電子部品
KR101188032B1 (ko) * 2011-03-09 2012-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR20130049295A (ko) * 2011-11-04 2013-05-14 삼성전기주식회사 적층 세라믹 커패시터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124529A (ja) * 2009-12-10 2011-06-23 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2011124530A (ja) * 2009-12-10 2011-06-23 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2012191165A (ja) * 2011-03-09 2012-10-04 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
JP2012191163A (ja) * 2011-03-09 2012-10-04 Samsung Electro-Mechanics Co Ltd 積層セラミックコンデンサ及びその製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859058B2 (en) 2015-01-06 2018-01-02 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
US10770233B2 (en) 2015-01-06 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
US10373762B2 (en) 2015-01-06 2019-08-06 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
JPWO2016121745A1 (ja) * 2015-01-29 2017-11-24 京セラ株式会社 コンデンサおよびモジュール
WO2016121745A1 (ja) * 2015-01-29 2016-08-04 京セラ株式会社 コンデンサおよびモジュール
US10490352B2 (en) 2015-12-15 2019-11-26 Taiyo Yuden Co., Ltd. Multi-laver ceramic capacitor and method of producing the same
KR20180042125A (ko) 2016-10-17 2018-04-25 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
US10622152B2 (en) 2016-10-17 2020-04-14 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same
US10153091B2 (en) 2016-12-26 2018-12-11 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same
JP7044465B2 (ja) 2016-12-26 2022-03-30 太陽誘電株式会社 積層セラミックコンデンサ
JP2019106427A (ja) * 2017-12-11 2019-06-27 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7044534B2 (ja) 2017-12-11 2022-03-30 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2020027927A (ja) * 2018-08-14 2020-02-20 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミックキャパシタ及びその製造方法
JP7248363B2 (ja) 2018-08-14 2023-03-29 サムソン エレクトロ-メカニックス カンパニーリミテッド. 積層セラミックキャパシタ及びその製造方法
US11670456B2 (en) 2018-08-14 2023-06-06 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
JP2019021932A (ja) * 2018-10-04 2019-02-07 太陽誘電株式会社 積層セラミックコンデンサ
US11170936B2 (en) 2019-07-01 2021-11-09 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
US11587732B2 (en) 2019-07-01 2023-02-21 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
JP2019201218A (ja) * 2019-07-29 2019-11-21 太陽誘電株式会社 積層セラミックコンデンサ

Also Published As

Publication number Publication date
JP5551296B1 (ja) 2014-07-16
KR101514512B1 (ko) 2015-04-22
US9025310B2 (en) 2015-05-05
CN104103419B (zh) 2016-12-28
KR20140121726A (ko) 2014-10-16
US20140301015A1 (en) 2014-10-09
CN104103419A (zh) 2014-10-15

Similar Documents

Publication Publication Date Title
JP5551296B1 (ja) 積層セラミックキャパシタ及びその製造方法
JP5632046B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP2015146454A (ja) 積層セラミックキャパシタ及びその製造方法
JP5420619B2 (ja) 積層セラミックコンデンサ及びその製造方法
CN110164687B (zh) 多层陶瓷电子组件
US9384898B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR101141402B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP5653886B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5512625B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR101496814B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
JP2014204113A (ja) 積層セラミックキャパシタ及びその製造方法
JP2021002645A (ja) 積層セラミックキャパシタ及びその製造方法
KR20150125335A (ko) 적층 세라믹 전자부품
JP2021010000A (ja) 積層セラミックキャパシタ及びその製造方法
US10170246B2 (en) Capacitor component with metallic protection pattern for improved mechanical strength and moisture proof reliability
JP2014165489A (ja) 積層セラミックキャパシタ及びその製造方法
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
KR20180110450A (ko) 적층형 커패시터 및 그 제조방법
KR101565725B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101240738B1 (ko) 적층 세라믹 커패시터
KR102345117B1 (ko) 적층형 커패시터

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140521

R150 Certificate of patent or registration of utility model

Ref document number: 5551296

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250