JP2021010000A - 積層セラミックキャパシタ及びその製造方法 - Google Patents

積層セラミックキャパシタ及びその製造方法 Download PDF

Info

Publication number
JP2021010000A
JP2021010000A JP2020105838A JP2020105838A JP2021010000A JP 2021010000 A JP2021010000 A JP 2021010000A JP 2020105838 A JP2020105838 A JP 2020105838A JP 2020105838 A JP2020105838 A JP 2020105838A JP 2021010000 A JP2021010000 A JP 2021010000A
Authority
JP
Japan
Prior art keywords
region
internal electrode
per unit
unit area
side margin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020105838A
Other languages
English (en)
Inventor
パク、ヨン
Yong Park
チュン カン、シム
Sim Chung Kang
チュン カン、シム
チュル シン、ウー
Won Chul Sim
チュル シン、ウー
ホ リー、ジョン
Jong Ho Lee
ホ リー、ジョン
ピョ ホン、キ
Ki Pyo Hong
ピョ ホン、キ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2021010000A publication Critical patent/JP2021010000A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/302—Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Abstract

【課題】信頼性を向上させることができる積層セラミックキャパシタ及びその製造方法を提供する。【解決手段】積層セラミックキャパシタにおいて、セラミック本体は、誘電体層１１１を間に挟んで互いに対向するように配置される複数の内部電極１２１、・・・を含む。内部電極は、互いに対向する第１面及び第２面及び互いに対向する第３面または第４面に一端が露出し、第１面及び第２面に露出した内部電極の端部上に第１サイドマージン部１１２及び第２サイドマージン部が配置され、第１及び第２サイドマージン部は、サイドマージン部の外側面に隣接した第１領域１１２ａと、第１面及び第２面に露出した内部電極に隣接した第２領域１１２ｂと、に分けられ、第２領域内の単位面積当たりのポアＰの個数が、第１領域内の単位面積当たりのポアの個数より少ない。【選択図】図５

Description

本発明は、信頼性を向上させることができる積層セラミックキャパシタ及びその製造方法に関するものである。
通常、キャパシタ、インダクタ、圧電体素子、バリスタ、またはサーミスターなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体と、本体の内部に形成された内部電極と、上記内部電極と接続されるようにセラミック本体の表面に設けられた外部電極と、を備える。
近年、電子製品の小型化及び多機能化に伴い、チップ部品も小型化及び高機能化する傾向にあるため、積層セラミックキャパシタに対しても、小型でありながらも、容量が大きい高容量の製品が求められている。
積層セラミックキャパシタの小型化及び高容量化のためには、電極有効面積の最大化（容量の実現に必要な有効体積分率の増加）が求められる。
上記のように小型及び高容量の積層セラミックキャパシタを実現するために、積層セラミックキャパシタを製造するに際し、内部電極が本体の幅方向に露出するようにすることで、マージンのない設計により内部電極の幅方向の面積を最大限にするとともに、かかるチップの製作後、焼成の前段階で、チップの幅方向の電極露出面にサイドマージン部を別途付着して完成する方法が適用されている。
しかしながら、上記の方法は、サイドマージン部の形成過程で、セラミック本体とサイドマージン部が接触する界面に多くのポア（ｐｏｒｅ）が生成され、信頼性が低下する可能性がある。
また、上記ポア（ｐｏｒｅ）により、外側の焼結緻密度の低下による耐湿信頼性の低下が引き起こされる恐れがある。
したがって、超小型及び高容量の製品において耐湿信頼性の低下を防ぐことができる研究が必要な状況である。
韓国公開特許第２０１０−０１３６９１７号公報
本発明は、信頼性を向上させることができる積層セラミックキャパシタ及びその製造方法を提供することを目的とする。
本発明の一実施形態は、誘電体層を含み、互いに対向する第１面及び第２面、上記第１面及び第２面を連結する第３面及び第４面、上記第１面〜第４面と連結され、互いに対向する第５面及び第６面を有するセラミック本体と、上記セラミック本体の内部に配置され、上記第１面及び第２面に露出し、且つ上記第３面または第４面に一端が露出する複数の内部電極と、上記第１面及び第２面に露出した上記内部電極の端部上に配置された第１サイドマージン部及び第２サイドマージン部と、を含み、上記セラミック本体は、上記誘電体層を間に挟んで互いに対向するように配置される複数の内部電極を含み、容量が形成される部分である活性部と、上記活性部の上部及び下部に形成されたカバー部と、を含み、上記第１及び第２サイドマージン部は、サイドマージン部の外側面に隣接した第１領域と、上記第１面及び第２面に露出した内部電極に隣接した第２領域と、に分けられ、上記第２領域内の単位面積当たりのポアの個数が、第１領域内の単位面積当たりのポアの個数よりも少ない、積層セラミックキャパシタを提供する。
本発明の他の実施形態は、複数個の第１内部電極パターンが所定の間隔を置いて形成された第１セラミックグリーンシート、及び複数個の第２内部電極パターンが所定の間隔を置いて形成された第２セラミックグリーンシートを準備する段階と、上記第１内部電極パターンと上記第２内部電極パターンが交差するように上記第１セラミックグリーンシートと上記第２セラミックグリーンシートを積層することで、セラミックグリーンシート積層本体を形成する段階と、上記第１内部電極パターンと第２内部電極パターンの末端が幅方向に露出した側面を有するように、上記セラミックグリーンシート積層本体を切断する段階と、上記第１内部電極パターンと第２内部電極パターンの末端が露出した側面に第１サイドマージン部及び第２サイドマージン部を形成する段階と、上記切断した積層本体を焼成することで、誘電体層と第１及び第２内部電極を含むセラミック本体を製造する段階と、を含み、上記セラミック本体は、上記誘電体層を間に挟んで互いに対向するように配置される第１及び第２内部電極を含み、容量が形成される部分である活性部と、上記活性部の上部及び下部に形成されたカバー部と、を含み、上記第１及び第２サイドマージン部は、サイドマージン部の外側面に隣接した第１領域と、上記露出した内部電極に隣接した第２領域と、に分けられ、上記第２領域内の単位面積当たりのポアの個数が、第１領域内の単位面積当たりのポアの個数より少ない、積層セラミックキャパシタの製造方法を提供する。
本発明の一実施形態によると、第１及び第２サイドマージン部は、サイドマージン部の外側面に隣接した第１領域と、セラミック本体の第１面及び第２面に露出した内部電極に隣接した第２領域とに分けられ、上記第２領域内の単位面積当たりのポアの個数が、第１領域内の単位面積当たりのポアの個数より少なくなるように調節することで、耐湿信頼性を向上させることができる。
また、上記第１領域に含まれる誘電体グレインのサイズが、第２領域に含まれる誘電体グレインのサイズより小さくなるように調節することで、高靭性のギャップシートを形成することができるため、実装クラックを改善することができる。
さらに、セラミック本体の幅方向の側面に隣接したサイドマージン部の領域に含まれるマグネシウム（Ｍｇ）の含量を調節することで、耐湿信頼性を向上させることができる。
一方、カバー部は、セラミック本体の外側面に隣接した第１領域と、複数の内部電極のうち最外側に配置された内部電極に隣接した第２領域とに分けられ、第１領域と第２領域に含まれるポアの個数及びマグネシウム（Ｍｇ）の含量を調節することで、耐湿信頼性を向上させることができる。
本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。 図１のセラミック本体の外観を示す斜視図である。 図２のセラミック本体の焼成前のセラミックグリーンシート積層本体を示す斜視図である。 図２のＡ方向から見た側面図である。 図４のＢ領域の拡大図である。 本発明の他の実施形態によるセラミック本体を示し、図２のＡ方向から見た側面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す斜視図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の実施例及び比較例による耐湿信頼性テスト結果を比較したグラフである。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。
図１は本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。
図２は図１のセラミック本体の外観を示す斜視図である。
図３は図２のセラミック本体の焼成前のセラミックグリーンシート積層本体を示す斜視図である。
図４は図２のＡ方向から見た側面図である。
図１から図４を参照すると、本実施形態に係る積層セラミックキャパシタ１００は、セラミック本体１１０と、上記セラミック本体１１０の内部に形成される複数の内部電極１２１、１２２と、上記セラミック本体１１０の外表面に形成される外部電極１３１、１３２と、を含む。
上記セラミック本体１１０は、互いに対向する第１面１及び第２面２と、上記第１面及び第２面を連結する第３面３及び第４面４と、上面及び下面である第５面５及び第６面６と、を有することができる。
上記第１面１及び第２面２はセラミック本体１１０の幅方向に向かい合う面、上記第３面３及び第４面４は長さ方向に向かい合う面、上記第５面５及び第６面６は厚さ方向に向かい合う面と定義されることができる。
上記セラミック本体１１０の形状は特に制限されないが、図面に示すように、直方体形状であることができる。
上記セラミック本体１１０の内部に形成された複数個の内部電極１２１、１２２は、上記セラミック本体の第３面３または第４面４に一端が露出する。
上記内部電極１２１、１２２は、互いに異なる極性を有する第１内部電極１２１及び第２内部電極１２２を一対とすることができる。
第１内部電極１２１の一端は第３面３に露出し、第２内部電極１２２の一端は第４面４に露出することができる。
上記第１内部電極１２１及び第２内部電極１２２の他端は、第３面３または第４面４から所定の間隔を置いて形成される。
上記セラミック本体の第３面３には第１外部電極１３１が形成され、上記第１内部電極１２１と電気的に連結されることができる。上記セラミック本体の第４面４には第２外部電極１３２が形成され、上記第２内部電極１２２と電気的に連結されることができる。
本発明の一実施形態による積層セラミックキャパシタ１００は、上記セラミック本体１１０の内部に配置され、上記第１面及び第２面１、２に露出し、且つ上記第３面３または第４面４に一端が露出する複数の内部電極１２１、１２２と、上記第１面１及び第２面２に露出した上記内部電極１２１、１２２の端部上に配置された第１サイドマージン部１１２及び第２サイドマージン部１１３と、を含む。
上記セラミック本体１１０の内部には複数の内部電極１２１、１２２が形成され、上記複数の内部電極１２１、１２２の各末端は、上記セラミック本体１１０の幅方向の面である第１面１及び第２面２に露出し、露出した端部上に第１サイドマージン部１１２及び第２サイドマージン部１１３がそれぞれ配置される。
第１サイドマージン部１１２及び第２サイドマージン部１１３は、その平均厚さが２μｍ以上１５μｍ以下であることができる。
本発明の一実施形態によると、上記セラミック本体１１０は、複数の誘電体層１１１が積層された積層体と、上記積層体の両側面に配置される第１サイドマージン部１１２及び第２サイドマージン部１１３で構成されることができる。
上記複数の誘電体層１１１は焼結された状態であって、隣接する誘電体層同士の境界は、確認ができないほどに一体化されていることができる。
上記セラミック本体１１０の長さは、セラミック本体の第３面３から第４面４までの距離に該当する。
上記誘電体層１１１の長さは、セラミック本体の第３面３と第４面４との間の距離を形成する。
これに制限されるものではないが、本発明の一実施形態によると、セラミック本体の長さは４００〜１４００μｍであることができる。より具体的には、セラミック本体の長さは４００〜８００μｍであってもよく、６００〜１４００μｍであってもよい。
上記誘電体層１１１上には、内部電極１２１、１２２が形成されることができる。上記内部電極１２１、１２２は、焼結により、一誘電体層を間に挟んで上記セラミック本体１１０の内部に形成されることができる。
図３を参照すると、誘電体層１１１に第１内部電極１２１が形成されている。上記第１内部電極１２１は、誘電体層の長さ方向全体に対して形成されない。すなわち、第１内部電極１２１の一端は、セラミック本体の第４面４から所定の間隔を置いて形成され、第１内部電極１２１の他端は、第３面３まで形成されて第３面３に露出することができる。
セラミック本体の第３面３に露出した第１内部電極の端部は、第１外部電極１３１と連結される。
第１内部電極とは逆に、第２内部電極１２２の一端は、第３面３から所定の間隔を置いて形成され、第２内部電極１２２の他端は、第４面４に露出して第２外部電極１３２と連結される。
上記内部電極は、高容量の積層セラミックキャパシタを実現するために、４００層以上で積層されることができるが、必ずしもこれに制限されるものではない。
上記誘電体層１１１は、第１内部電極１２１の幅と同一の幅を有することができる。すなわち、上記第１内部電極１２１は、誘電体層１１１の幅方向においては全体的に形成されることができる。
これに制限されるものではないが、本発明の一実施形態によると、誘電体層の幅及び内部電極の幅は１００〜９００μｍであることができる。より具体的には、誘電体層の幅及び内部電極の幅は、１００〜５００μｍであってもよく、１００〜９００μｍであってもよい。
セラミック本体が小型化するほど、サイドマージン部の厚さが積層セラミックキャパシタの電気的特性に影響を及ぼす可能性がある。本発明の一実施形態によると、サイドマージン部の厚さが１５μｍ以下で形成されることで、小型化した積層セラミックキャパシタの特性を向上させることができる。
すなわち、サイドマージン部の厚さが１５μｍ以下で形成されることで、容量を形成する内部電極の重畳面積を最大限に確保するため、高容量及び小型の積層セラミックキャパシタを実現することができる。
かかるセラミック本体１１０は、キャパシタの容量の形成に寄与する部分としての活性部と、上部マージン部として活性部の上下部にそれぞれ形成された上部及び下部カバー部と、で構成されることができる。
上記活性部は、誘電体層１１１を間に挟んで複数の第１及び第２内部電極１２１、１２２を繰り返し積層することで形成されることができる。
上記上部及び下部カバー部は、内部電極を含まないことを除き、誘電体層１１１と同一の材質及び構成を有することができる。
すなわち、上記上部及び下部カバー部は、セラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ３）系セラミック材料を含むことができる。
上記上部及び下部カバー部は、それぞれ２０μｍ以下の厚さを有することができるが、必ずしもこれに制限されるものではない。
本発明の一実施形態において、内部電極と誘電体層は同時に切断されて形成されるものであって、内部電極の幅と誘電体層の幅は同一に形成されることができる。これについてのより具体的な事項は後述する。
本実施形態において、誘電体層の幅は内部電極の幅と同一に形成される。これにより、セラミック本体１１０の幅方向の第１面及び第２面１、２に内部電極１２１、１２２の末端が露出することができる。
上記内部電極１２１、１２２の末端が露出したセラミック本体１１０の幅方向の両側面には、第１サイドマージン部１１２及び第２サイドマージン部１１３が形成されることができる。
上記第１サイドマージン部１１２及び第２サイドマージン部１１３の厚さは１５μｍ以下であることができる。上記第１サイドマージン部１１２及び第２サイドマージン部１１３の厚さが小さいほど、セラミック本体内に形成される内部電極の重畳面積が相対的に広くなることができる。
上記第１サイドマージン部１１２及び第２サイドマージン部１１３の厚さは、セラミック本体１１０の側面に露出した内部電極のショートを防止することができる厚さであれば特に制限されないが、例えば、第１サイドマージン部１１２及び第２サイドマージン部１１３の厚さは２μｍ以上であることができる。
上記第１及び第２サイドマージン部の厚さが２μｍ未満である場合には、外部衝撃に対する機械的強度が低下する恐れがあり、上記第１及び第２サイドマージン部の厚さが１５μｍを超える場合には、内部電極の重畳面積が相対的に減少し、積層セラミックキャパシタの高容量を確保することが困難である可能性がある。
積層セラミックキャパシタの容量を最大限にするために、誘電体層を薄膜化する方法、薄膜化した誘電体層を高積層化する方法、内部電極のカバレッジを向上させる方法などが考えられている。
また、容量を形成する内部電極の重畳面積を増加させる方法が考えられている。
内部電極の重畳面積を増加させるためには、内部電極が形成されていないマージン部の領域を最小化する必要がある。
特に、積層セラミックキャパシタが小型化するほど、内部電極の重畳領域を増加させるためには、マージン部の領域を最小化する必要がある。
本実施形態によると、誘電体層の幅方向の全体に内部電極が形成され、サイドマージン部の厚さが１５μｍ以下に設定されることにより、内部電極の重畳面積が広いという特徴を有する。
通常、誘電体層が高積層化するほど、誘電体層及び内部電極の厚さは薄くなる。したがって、内部電極のショート現象が頻繁に発生するおそれがある。また、誘電体層の一部にのみ内部電極が形成される場合、内部電極による段差が生じ、絶縁抵抗の加速寿命や信頼性が低下する可能性がある。
しかし、本実施形態によると、薄膜の内部電極及び誘電体層を形成しても、内部電極が誘電体層の幅方向において全体的に形成されるため、内部電極の重畳面積が大きくなり、積層セラミックキャパシタの容量を大きくすることができる。
また、内部電極による段差を減少させることで、絶縁抵抗の加速寿命が向上し、優れた容量特性及び信頼性を有する積層セラミックキャパシタを提供することができる。
図５は図４のＢ領域の拡大図である。
図５を参照すると、上記第１及び第２サイドマージン部１１２、１１３は、サイドマージン部１１２、１１３の外側面に隣接した第１領域１１２ａ、１１３ａと、上記セラミック本体１１０の第１面１及び第２面２に露出した内部電極１２１、１２２に隣接した第２領域１１２ｂ、１１３ｂと、に分けられ、第２領域１１２ｂ、１１３ｂ内の単位面積当たりのポアＰの個数が、第１領域１１２ａ、１１３ａ内の単位面積当たりのポアＰの個数より少ない。
上記セラミック本体１１０の側面に配置された第１及び第２サイドマージン部１１２、１１３は、それぞれに含まれる誘電体グレインのサイズが互いに異なる２つの領域に分けられ、この際、上記第２領域１１２ｂ、１１３ｂ内の単位面積当たりのポアＰの個数が、第１領域１１２ａ、１１３ａ内の単位面積当たりのポアＰの個数より少なくなるように調節することで、耐湿信頼性を向上させることができる。
一方、上記第１領域１１２ａ、１１３ａに含まれる誘電体グレインのサイズｄ１が、第２領域１１２ｂ、１１３ｂに含まれる誘電体グレインのサイズｄ２より小さくなるように調節することで、第１及び第２サイドマージン部１１２、１１３の外側面に隣接した第１領域１１２ａ、１１３ａに高靭性のギャップシートを形成することができるため、実装クラックを改善することができる。
通常、サイドマージン部の形成過程で、セラミック本体とサイドマージン部が接触する界面に多くのポア（ｐｏｒｅ）が生成され、信頼性が低下する可能性がある。
また、セラミック本体とサイドマージン部が接触する界面に生成されたポア（ｐｏｒｅ）により、外側の焼結緻密度の低下による耐湿信頼性の低下が引き起こされる恐れがある。
本発明の一実施形態によると、セラミック本体１１０の第１面１及び第２面２に露出した内部電極１２１、１２２に隣接したサイドマージン部の第２領域１１２ｂ、１１３ｂ内の単位面積当たりのポアＰの個数が、第１及び第２サイドマージン部１１２、１１３の外側面に隣接した第１領域１１２ａ、１１３ａ内の単位面積当たりのポアＰの個数より少なくなるように調節することで、耐湿信頼性が向上することができる。
本発明の一実施形態によると、上記第１領域１１２ａ、１１３ａ内の単位面積当たりのポアＰの個数に対する、第２領域１１２ｂ、１１３ｂ内の単位面積当たりのポアＰの個数の割合は、０．８以下であることができる。
上記第１領域１１２ａ、１１３ａ内の単位面積当たりのポアＰの個数に対する、第２領域１１２ｂ、１１３ｂ内の単位面積当たりのポアＰの個数の割合を０．８以下に調節することで、耐湿信頼性が向上することができる。
上記第１領域１１２ａ、１１３ａ内の単位面積当たりのポアＰの個数に対する、第２領域１１２ｂ、１１３ｂ内の単位面積当たりのポアＰの個数の割合が０．８を超える場合には、上記第１領域１１２ａ、１１３ａと第２領域１１２ｂ、１１３ｂ内の単位面積当たりのポアＰの個数に差がないため、耐湿信頼性の改善効果がわずかである。
上記セラミック本体１１０の第１面１及び第２面２に露出した内部電極１２１、１２２に隣接したサイドマージン部の第２領域１１２ｂ、１１３ｂ内の単位面積当たりのポアＰの個数が、第１及び第２サイドマージン部１１２、１１３の外側面に隣接した第１領域１１２ａ、１１３ａ内の単位面積当たりのポアＰの個数より少なくなるように調節する方法は特に制限されないが、例えば、第１領域１１２ａ、１１３ａ及び第２領域１１２ｂ、１１３ｂの形成過程で投入される原材料としてのセラミック粉末のサイズを調節することで実現可能である。
例えば、内部電極１２１、１２２に隣接したサイドマージン部の第２領域１１２ｂ、１１３ｂを形成するための原材料であるチタン酸バリウム（ＢａＴｉＯ３）粉末の粒径を、第１及び第２サイドマージン部１１２、１１３の外側面に隣接した第１領域１１２ａ、１１３ａを形成するための原材料であるチタン酸バリウム（ＢａＴｉＯ３）粉末の粒径より大きくすることで実現可能である。
特に制限されないが、例えば、内部電極１２１、１２２に隣接したサイドマージン部の第２領域１１２ｂ、１１３ｂを形成するための原材料であるチタン酸バリウム（ＢａＴｉＯ３）粉末の粒径は７０ｎｍ程度であり、第１及び第２サイドマージン部１１２、１１３の外側面に隣接した第１領域１１２ａ、１１３ａを形成するための原材料であるチタン酸バリウム（ＢａＴｉＯ３）粉末の粒径は４０ｎｍ程度であることができる。
本発明の一実施形態によると、上記のように、第１領域１１２ａ、１１３ａ及び第２領域１１２ｂ、１１３ｂの形成過程で投入される原材料としてのセラミック粉末のサイズを調節することで、焼成後に、上記第１領域１１２ａ、１１３ａに含まれる誘電体グレインのサイズｄ１は９０ｎｍ以上４１０ｎｍ以下とし、上記第２領域１１２ｂ、１１３ｂに含まれる誘電体グレインのサイズｄ２は１７０ｎｍ以上７００ｎｍ以下とすることができる。
上記第１領域１１２ａ、１１３ａと第２領域１１２ｂ、１１３ｂに含まれる誘電体グレインのサイズは、それぞれの該当領域から抽出された誘電体グレインの長軸と短軸の長さを測定し、その平均サイズを計算することで求めることができる。
上記誘電体グレインの長軸の長さは、上記誘電体グレインの形状を楕円形と仮定した場合、誘電体グレインの粒径として測定される多数の地点のうち、最も長く測定される地点での誘電体グレインの粒径に該当し、上記誘電体グレインの短軸の長さは、誘電体グレインの粒径として測定される多数の地点のうち、最も短く測定される地点での誘電体グレインの粒径に該当する。
一方、本発明の一実施形態によると、上記セラミック本体１１０の側面に配置された第１及び第２サイドマージン部１１２、１１３が、組成が互いに異なる２つの領域に分けられ、この際、各領域に含まれるマグネシウム（Ｍｇ）の含量が異なるようにすることで、第１及び第２サイドマージン部１１２、１１３の緻密度を向上させ、耐湿特性を改善することができる。
具体的には、上記第１及び第２サイドマージン部１１２、１１３の第２領域１１２ｂ、１１３ｂに含まれるマグネシウム（Ｍｇ）の含量が、外側の第１領域１１２ａ、１１３ａに含まれるマグネシウム（Ｍｇ）の含量より多く、このように調節することで、上記サイドマージン部１１２、１１３の第２領域１１２ｂ、１１３ｂの緻密度を向上させ、耐湿特性を改善することができる。
特に、上記サイドマージン部１１２、１１３の外側面に隣接した上記第１及び第２サイドマージン部１１２、１１３の第１領域１１２ａ、１１３ａに含まれるマグネシウム（Ｍｇ）の含量を小さくすることで、実装クラック不良を改善することができる。
上記第２領域１１２ｂ、１１３ｂに含まれるマグネシウム（Ｍｇ）の含量が、第１領域１１２ａ、１１３ａに含まれるマグネシウム（Ｍｇ）の含量より多くなるように調節する方法としては、積層セラミックキャパシタの製作過程で、第１及び第２サイドマージン部形成用誘電体組成を第１領域と第２領域で互いに異ならせることにより可能である。
すなわち、第１及び第２サイドマージン部形成用誘電体組成において、第２領域形成用誘電体組成中のマグネシウム（Ｍｇ）の含量を増加させることで、上記第２領域１１２ｂ、１１３ｂに含まれるマグネシウム（Ｍｇ）の含量が、第１領域１１２ａ、１１３ａに含まれるマグネシウム（Ｍｇ）の含量より多くなるように調節することができる。
これにより、上記サイドマージン部１１２、１１３の第２領域１１２ｂ、１１３ｂの緻密度を向上させ、耐湿特性を改善することができる。また、内部電極の端部に集中される電界を緩和することができるため、積層セラミックキャパシタにおける主な不良の１つである絶縁破壊を防止し、積層セラミックキャパシタの信頼性を向上させることができる。
本発明の一実施形態によると、上記第２領域１１２ｂ、１１３ｂのマグネシウム（Ｍｇ）の含量は、上記第１及び第２サイドマージン部に含まれるチタン（Ｔｉ）１００モルに対して１０モル以上３０モル以下であることができる。
上記第２領域１１２ｂ、１１３ｂのマグネシウム（Ｍｇ）の含量が、上記第１及び第２サイドマージン部に含まれるチタン（Ｔｉ）１００モルに対して１０モル以上３０モル以下になるように調節することで、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）を増加させ、耐湿信頼性を向上させることができる。
上記第２領域１１２ｂ、１１３ｂのマグネシウム（Ｍｇ）の含量が、上記第１及び第２サイドマージン部に含まれるチタン（Ｔｉ）１００モルに対して１０モル未満である場合、セラミック本体とサイドマージン部が接触する界面に生成されたポア（ｐｏｒｅ）における酸化層の形成が十分ではないため、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）が低くなり、ショート不良が増加するおそれがある。
一方、上記第２領域１１２ｂ、１１３ｂのマグネシウム（Ｍｇ）の含量が、上記第１及び第２サイドマージン部に含まれるチタン（Ｔｉ）１００モルに対して３０モルを超える場合には、焼結性の低下により信頼性が低下するという問題が発生する可能性がある。
本発明の一実施形態によると、上記誘電体層１１１の厚さは０．４μｍ以下であり、上記内部電極１２１、１２２の厚さは０．４μｍ以下である、超小型の積層セラミックキャパシタであることを特徴とする。
本発明の一実施形態のように、上記誘電体層１１１の厚さは０．４μｍ以下であり、上記内部電極１２１、１２２の厚さは０．４μｍ以下である薄膜の誘電体層及び内部電極が適用された場合、セラミック本体とサイドマージン部の境界面に生じるポア（ｐｏｒｅ）による信頼性の問題が非常に重要なイシューとなる。
つまり、従来の積層セラミックキャパシタは、本発明の一実施形態による積層セラミックキャパシタに含まれるサイドマージン部の各領域の誘電体グレインのサイズを調節しなくても、信頼性においてあまり問題がなかった。
しかし、本発明の一実施形態のように、薄膜の誘電体層及び内部電極が適用される製品においては、セラミック本体とサイドマージン部が接触する界面に生成されたポア（ｐｏｒｅ）によるＢＤＶ及び信頼性の低下を防止するために、サイドマージン部の各領域に含まれるポアの個数を調節しなければならない。
すなわち、本発明の一実施形態では、上記第２領域１１２ｂ、１１３ｂ内の単位面積当たりのポアＰの個数が、第１領域１１２ａ、１１３ａ内の単位面積当たりのポアＰの個数より少なくなるように調節することで、誘電体層１１１と第１及び第２内部電極１２１、１２２の厚さが０．４μｍ以下の薄膜である場合にも、耐湿信頼性を向上させることができる。
但し、上記薄膜は、誘電体層１１１と第１及び第２内部電極１２１、１２２の厚さが０．４μｍ以下であることを意味するものではなく、従来の製品に比べて薄い厚さの誘電体層及び内部電極を含む概念で理解されることができる。
一方、上記第１領域１１２ａ、１１３ａの厚さｔ１ａは１２μｍ以下であり、第２領域１１２ｂ、１１３ｂの厚さｔ１ｂは３μｍ以下であることができるが、必ずしもこれに制限されるものではない。
図４を参照すると、上記複数の内部電極１２１、１２２のうち、中央部に配置される内部電極の末端と接する上記第１または第２サイドマージン部領域の厚さｔ１に対する、最外側に配置される内部電極の末端と接する上記第１または第２サイドマージン部領域の厚さｔ２の割合は１．０以下であることができる。
中央部に配置される内部電極の末端と接する上記第１または第２サイドマージン部領域の厚さｔ１に対する、最外側に配置される内部電極の末端と接する上記第１または第２サイドマージン部領域の厚さｔ２の割合の下限値は、特に制限されないが、０．９以上であることが好ましい。
本発明の一実施形態によると、従来とは異なって、セラミックグリーンシートをセラミック本体の側面に付着して上記第１または第２サイドマージン部を形成するため、第１または第２サイドマージン部の位置毎の厚さが一定である。
すなわち、従来は、セラミックスラリーを塗布もしくは印刷する方式によりサイドマージン部を形成していたため、サイドマージン部の位置毎の厚さのばらつきが大きかった。
具体的には、従来は、セラミック本体の中央部に配置される内部電極の末端と接する第１または第２サイドマージン部領域の厚さが、他の領域の厚さに比べて厚く形成されていた。
例えば、従来は、中央部に配置される内部電極の末端と接する第１または第２サイドマージン部領域の厚さに対する、最外側に配置される内部電極の末端と接する第１または第２サイドマージン部領域の厚さの割合が０．９未満程度と、そのばらつきが大きい。
このようにサイドマージン部の位置毎の厚さのばらつきが大きい従来の場合、同じサイズの積層セラミックキャパシタにおいてサイドマージン部が占める部分が大きいため、容量形成部のサイズを大きく確保することができず、高容量を確保することが困難であった。
これに対し、本発明の一実施形態は、第１及び第２サイドマージン部１１２、１１３の平均厚さが２μｍ以上１０μｍ以下であり、上記複数の内部電極１２１、１２２のうち、中央部に配置される内部電極の末端と接する上記第１または第２サイドマージン部領域の厚さｔ１に対する、最外側に配置される内部電極の末端と接する上記第１または第２サイドマージン部領域の厚さｔ２の割合が０．９以上１．０以下であるため、サイドマージン部の厚さが薄く、厚さのばらつきが小さく、容量形成部のサイズを大きく確保することができる。
これにより、高容量の積層セラミックキャパシタが実現可能である。
一方、図４を参照すると、上記複数の内部電極１２１、１２２のうち、中央部に配置される内部電極の末端と接する上記第１または第２サイドマージン部領域の厚さｔ１に対する、上記セラミック本体１１０の角と接する上記第１または第２サイドマージン部領域の厚さｔ３の割合は１．０以下であることができる。
中央部に配置される内部電極の末端と接する上記第１または第２サイドマージン部領域の厚さｔ１に対する、上記セラミック本体１１０の角と接する上記第１または第２サイドマージン部領域の厚さｔ３の割合の下限値は０．９以上であることが好ましい。
上記の特徴により、サイドマージン部の領域毎の厚さのばらつきが小さいため、容量形成部のサイズを大きく確保することができ、これにより、高容量の積層セラミックキャパシタが実現可能である。
図６は本発明の他の実施形態によるセラミック本体を示し、図２のＡ方向から見た側面図である。
図６を参照すると、本発明の他の実施形態による積層セラミック電子部品において、上記カバー部１１４、１１５は、上記セラミック本体１１０の第５面５及び第６面６に隣接した第１領域１１４ａ、１１５ａと、上記内部電極１２１、１２２に隣接した第２領域１１４ｂ、１１５ｂと、に分けられ、上記第２領域１１４ｂ、１１５ｂ内の単位面積当たりのポアの個数が、第１領域１１４ａ、１１５ａ内の単位面積当たりのポアの個数より少ないことができる。
上記カバー部１１４、１１５は、活性部の上部及び下部に形成された上部カバー部１１４と下部カバー部１１５で構成されることができる。
上記上部カバー部１１４と下部カバー部１１５はそれぞれ、上記セラミック本体１１０の第５面５及び第６面６に隣接した第１領域１１４ａ、１１５ａと、上記内部電極１２１、１２２に隣接した第２領域１１４ｂ、１１５ｂと、に分けられることができる。
上記上部カバー部１１４と下部カバー部１１５は、それぞれに含まれる誘電体グレインのサイズが互いに異なる２つの領域に分けられ、この際、上記第２領域１１４ｂ、１１５ｂに含まれるポアの個数が、第１領域１１４ａ、１１５ａに含まれるポアの個数より少なくなるように調節することで、耐湿信頼性を向上させることができる。
本発明の一実施形態によると、上記カバー部のうち、第１領域１１４ａ、１１５ａ内の単位面積当たりのポアの個数に対する、第２領域１１４ｂ、１１５ｂ内の単位面積当たりのポアの個数の割合は０．８以下であることができる。
上記第１領域１１４ａ、１１５ａ内の単位面積当たりのポアの個数に対する、第２領域１１４ｂ、１１５ｂ内の単位面積当たりのポアの個数の割合を０．８以下に調節することで、耐湿信頼性が向上することができる。
上記第１領域１１４ａ、１１５ａ内の単位面積当たりのポアの個数に対する、第２領域１１４ｂ、１１５ｂ内の単位面積当たりのポアの個数の割合が０．８を超える場合には、上記第１領域１１４ａ、１１５ａと第２領域１１４ｂ、１１５ｂ内の単位面積当たりのポアの個数に差がないため、耐湿信頼性の改善効果がわずかである。
上記内部電極１２１、１２２に隣接した第２領域１１４ｂ、１１５ｂ内の単位面積当たりのポアの個数が、上記セラミック本体１１０の第５面５及び第６面６に隣接した第１領域１１４ａ、１１５ａ内の単位面積当たりのポアの個数より少なくなるように調節する方法は特に制限されないが、例えば、第１領域１１４ａ、１１５ａ及び第２領域１１４ｂ、１１５ｂの形成過程で投入される原材料としてのセラミック粉末のサイズを調節することで実現可能である。
例えば、内部電極１２１、１２２に隣接したカバー部の第２領域１１４ｂ、１１５ｂを形成するための原材料であるチタン酸バリウム（ＢａＴｉＯ３）粉末の粒径を、上記セラミック本体１１０の第５面５及び第６面６に隣接した第１領域１１４ａ、１１５ａを形成するための原材料であるチタン酸バリウム（ＢａＴｉＯ３）粉末の粒径より大きくすることで実現可能である。
特に制限されないが、例えば、内部電極１２１、１２２に隣接したカバー部の第２領域１１４ｂ、１１５ｂを形成するための原材料であるチタン酸バリウム（ＢａＴｉＯ３）粉末の粒径は７０ｎｍ程度であり、上記セラミック本体１１０の第５面５及び第６面６に隣接した第１領域１１４ａ、１１５ａを形成するための原材料であるチタン酸バリウム（ＢａＴｉＯ３）粉末の粒径は４０ｎｍ程度であることができる。
本発明の一実施形態によると、上記のように、第１領域１１４ａ、１１５ａ及び第２領域１１４ｂ、１１５ｂの形成過程で投入される原材料としてのセラミック粉末のサイズを調節することで、焼成後に、上記第１領域１１４ａ、１１５ａに含まれる誘電体グレインのサイズは９０ｎｍ以上４１０ｎｍ以下とし、上記第２領域１１４ｂ、１１５ｂに含まれる誘電体グレインのサイズは１７０ｎｍ以上７００ｎｍ以下とすることができる。
誘電体グレインのサイズの測定方法は、上述のサイドマージン部に含まれる誘電体グレインのサイズの測定方法と同様である。
上記上部及び下部カバー部１１４、１１５において、上記第２領域１１４ｂ、１１５ｂに含まれるマグネシウム（Ｍｇ）の含量は、第１領域１１４ａ、１１５ａに含まれるマグネシウム（Ｍｇ）の含量より多いことを特徴とする。
上記セラミック本体１１０の上部及び下部カバー部１１４、１１５が、組成が互いに異なる２つの領域に分けられ、この際、各領域に含まれるマグネシウム（Ｍｇ）の含量が異なるようにすることで、上部及び下部カバー部１１４、１１５の緻密度を向上させ、耐湿特性を改善することができる。
上記上部及び下部カバー部１１４、１１５の第２領域１１４ｂ、１１５ｂに含まれるマグネシウム（Ｍｇ）の含量が、外側の第１領域１１４ａ、１１５ａに含まれるマグネシウム（Ｍｇ）の含量より多くなるように調節することで、上記上部及び下部カバー部１１４、１１５の第２領域１１４ｂ、１１５ｂの緻密度を向上させ、耐湿特性を改善することができる。
また、上記上部及び下部カバー部１１４、１１５の第２領域１１４ｂ、１１５ｂのマグネシウム（Ｍｇ）の含量は、上記上部及び下部カバー部１１４、１１５に含まれるチタン（Ｔｉ）に対して１０モル以上３０モル以下であることができる。
上記上部及び下部カバー部１１４、１１５の第２領域１１４ｂ、１１５ｂのマグネシウム（Ｍｇ）の含量が、上記上部及び下部カバー部１１４、１１５に含まれるチタン（Ｔｉ）に対して１０モル以上３０モル以下になるように調節することで、耐湿信頼性を向上させることができる。
図７ａから図７ｇは、本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図及び斜視図である。
本発明の他の実施形態によると、複数個の第１内部電極パターンが所定の間隔を置いて形成された第１セラミックグリーンシート、及び複数個の第２内部電極パターンが所定の間隔を置いて形成された第２セラミックグリーンシートを準備する段階と、上記第１内部電極パターンと上記第２内部電極パターンが交差するように上記第１セラミックグリーンシートと上記第２セラミックグリーンシートを積層することで、セラミックグリーンシート積層本体を形成する段階と、上記第１内部電極パターンと第２内部電極パターンの末端が幅方向に露出した側面を有するように、上記セラミックグリーンシート積層本体を切断する段階と、上記第１内部電極パターンと第２内部電極パターンの末端が露出した側面に第１サイドマージン部及び第２サイドマージン部を形成する段階と、上記切断した積層本体を焼成することで、誘電体層と第１及び第２内部電極を含むセラミック本体を製造する段階と、を含み、上記セラミック本体は、上記誘電体層を間に挟んで互いに対向するように配置される第１及び第２内部電極を含み、容量が形成される部分である活性部と、上記活性部の上部及び下部に形成されたカバー部と、を含み、上記第１及び第２サイドマージン部は、サイドマージン部の外側面に隣接した第１領域と、上記露出した内部電極に隣接した第２領域と、に分けられ、上記第２領域内の単位面積当たりのポアの個数が、第１領域内の単位面積当たりのポアの個数より少ない、積層セラミックキャパシタの製造方法を提供する。
以下では、本発明の他の実施形態による積層セラミックキャパシタの製造方法を説明する。
図７ａに示されているように、セラミックグリーンシート２１１上に、所定の間隔を置いて複数個のストライプ状の第１内部電極パターン２２１を形成する。上記複数個のストライプ状の第１内部電極パターン２２１は、互いに平行に形成することができる。
上記セラミックグリーンシート２１１は、セラミック粉末、有機溶剤、及び有機バインダーを含むセラミックペーストで形成することができる。
上記セラミック粉末は高い誘電率を有する物質であって、これに制限されるものではないが、チタン酸バリウム（ＢａＴｉＯ３）系材料、鉛複合ペロブスカイト系材料、またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系材料などが使用可能であり、好ましくは、チタン酸バリウム（ＢａＴｉＯ３）粉末が使用できる。上記セラミックグリーンシート２１１が焼成されると、セラミック本体１１０を構成する誘電体層１１１になる。
ストライプ状の第１内部電極パターン２２１は、導電性金属を含む内部電極ペーストで形成することができる。上記導電性金属は、これに制限されるものではないが、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、またはこれらの合金であることができる。
上記セラミックグリーンシート２１１上にストライプ状の第１内部電極パターン２２１を形成する方法は特に制限されないが、例えば、スクリーン印刷法またはグラビア印刷法などの印刷法により形成することができる。
また、図示されてはいないが、さらに他のセラミックグリーンシート２１１上に、所定の間隔を置いて複数個のストライプ状の第２内部電極パターン２２２を形成することができる。
以下、第１内部電極パターン２２１が形成されたセラミックグリーンシートを第１セラミックグリーンシート、第２内部電極パターン２２２が形成されたセラミックグリーンシートを第２セラミックグリーンシートと称する。
次に、図７ｂに示されているように、ストライプ状の第１内部電極パターン２２１とストライプ状の第２内部電極パターン２２２が交差して積層されるように、第１及び第２セラミックグリーンシートを交互に積層することができる。
その後、上記ストライプ状の第１内部電極パターン２２１は第１内部電極１２１になり、ストライプ状の第２内部電極パターン２２２は第２内部電極１２２になることができる。
本発明の他の実施形態によると、上記第１及び第２セラミックグリーンシートの厚さｔｄは０．６μｍ以下であり、第１及び第２内部電極パターンの厚さｔｅは０．５μｍ以下である。
本発明は、誘電体層の厚さが０．４μｍ以下であり、内部電極の厚さが０．４μｍ以下の薄膜を有する超小型及び高容量の積層セラミックキャパシタであることを特徴とする。したがって、上記第１及び第２セラミックグリーンシートの厚さｔｄは０．６μｍ以下であり、第１及び第２内部電極パターンの厚さｔｅは０．５μｍ以下であることを特徴とする。
図７ｃは、本発明の一実施形態に従って、第１及び第２セラミックグリーンシートが積層されたセラミックグリーンシート積層本体２２０を示す断面図であり、図７ｄは、第１及び第２セラミックグリーンシートが積層されたセラミックグリーンシート積層本体２２０を示す斜視図である。
図７ｃ及び図７ｄを参照すると、複数個の平行なストライプ状の第１内部電極パターン２２１が印刷された第１セラミックグリーンシートと、複数個の平行なストライプ状の第２内部電極パターン２２２が印刷された第２セラミックグリーンシートとが、互いに交互に積層されている。
より具体的には、第１セラミックグリーンシートに印刷されたストライプ状の第１内部電極パターン２２１の中央部と、第２セラミックグリーンシートに印刷されたストライプ状の第２内部電極パターン２２２の間の間隔とが重なるように積層されることができる。
次に、図７ｄに示されているように、上記セラミックグリーンシート積層本体２２０を、複数個のストライプ状の第１内部電極パターン２２１及びストライプ状の第２内部電極パターン２２２を横切るように切断することができる。すなわち、上記セラミックグリーンシート積層本体２２０は、互いに直交するＣ１−Ｃ１及びＣ２−Ｃ２切断線に沿って切断された積層本体２１０になることができる。
より具体的には、ストライプ状の第１内部電極パターン２２１及びストライプ状の第２内部電極パターン２２２を長さ方向に切断することで、一定の幅を有する複数個の内部電極に分割することができる。この際、積層されたセラミックグリーンシートも内部電極パターンとともに切断する。これにより、内部電極の幅と同一の幅を有するように誘電体層が形成されることができる。
また、Ｃ２−Ｃ２切断線に沿って、個別のセラミック本体のサイズに応じて切断することができる。すなわち、第１サイドマージン部及び第２サイドマージン部を形成する前に、棒状の積層体をＣ２−Ｃ２切断線に沿って個別のセラミック本体のサイズに切断することで、複数個の積層本体２１０を形成することができる。
すなわち、棒状の積層体を、重なった第１内部電極の中心部と第２内部電極の間に形成された所定の間隔とが同一の切断線に沿って切断されるように切断することができる。これにより、第１内部電極及び第２内部電極の一端は切断面に交互に露出することができる。
その後、上記積層本体２１０の第１及び第２側面に第１サイドマージン部及び第２サイドマージン部を形成することができる。
次に、図７ｅに示されているように、上記積層本体２１０の第１側面に、第１サイドマージン部のうち第２領域２１２ｂを形成することができる。
具体的には、第１サイドマージン部のうち第２領域２１２ｂを形成する方法として、側面用セラミックグリーンシートをゴム製の打抜き弾性材３００の上部に配置する。
次に、上記積層本体２１０の第１側面が上記側面用セラミックグリーンシートと向かい合うように、上記積層本体２１０を９０度回転した後、上記積層本体２１０を上記側面用セラミックグリーンシートに加圧密着させる。
上記積層本体２１０を上記側面用セラミックグリーンシートに加圧密着させて側面用セラミックグリーンシートを上記積層本体２１０に転写する場合、上記ゴム製の打抜き弾性材３００により、上記側面用セラミックグリーンシートは上記積層本体２１０の側面の角部まで形成され、残りの部分は切断されることができる。
これにより、図７ｆに示されているように、積層本体２１０の第１側面に第１サイドマージン部のうち第２領域２１２ｂを形成することができる。
その後、上記積層本体２１０を回転することで、積層本体２１０の第２側面に第２サイドマージン部のうち第２領域を形成することができる。
次に、図７ｇに示されているように、上記積層本体２１０の第１側面に、第１サイドマージン部のうち第１領域２１２ａを形成することができる。
上記積層本体２１０の第１側面に第１サイドマージン部のうち第１領域２１２ａを形成する方法は、上述の積層本体２１０の第１側面に第１サイドマージン部のうち第２領域２１２ｂを形成する方法と同様である。
次に、上記積層本体２１０の両側面に第１及び第２サイドマージン部が形成された積層本体をか焼及び焼成することで、誘電体層と第１及び第２内部電極を含むセラミック本体を形成することができる。
その後、上記第１内部電極が露出したセラミック本体の第３側面と、上記第２内部電極が露出したセラミック本体の第４側面に、それぞれ外部電極を形成することができる。
本発明の他の実施形態によると、側面用セラミックグリーンシートは薄く、厚さのばらつきが小さいため、容量形成部のサイズを大きく確保することができる。
具体的には、焼成後における第１及び第２サイドマージン部１１２、１１３の平均厚さが２μｍ以上１５μｍ以下であり、位置毎の厚さのばらつきが少ないため、容量形成部のサイズを大きく確保することができる。
これにより、高容量の積層セラミックキャパシタが実現可能である。
その他、上述の本発明の一実施形態での特徴と同一の部分についての説明は、重複を避けるためにここでは省略する。
以下、実験例を挙げて本発明をより詳細に説明するが、これは発明の具体的な理解のためのものにすぎず、本発明の範囲が実験例によって限定されるものではない。
実験例
本発明の一実施形態により、従来のサイドマージン部を形成する比較例と、誘電体グレインのサイズに差がある第１及び第２領域を含むサイドマージン部を形成する実施例をそれぞれ準備した。
そして、幅方向に内部電極が露出し、マージンのないグリーンチップの電極露出部に、上記比較例と実施例のように側面用セラミックグリーンシートを付着してサイドマージン部を形成することができるように、セラミックグリーンシート積層本体を形成した。
チップの変形を最小化する条件で一定の温度と圧力を加えながら、セラミックグリーンシート積層本体の両面に側面形成用セラミックグリーンシートを付着することで、０６０３サイズ（横ｘ縦ｘ高さ：０．６ｍｍｘ０．３ｍｍｘ０．３ｍｍ）の積層セラミックキャパシタグリーンチップを製作した。
このように製作が完了した積層セラミックキャパシタ試験片を、４００℃以下の窒素雰囲気下でか焼工程を経て、焼成温度１２００℃以下、水素濃度０．５％Ｈ２以下の条件で焼成した後、外観不良、絶縁抵抗、及び耐湿特性などの電気的特性を総合的に確認した。
図８は本発明の実施例と比較例による耐湿信頼性テスト結果を比較したグラフである。
図８において、図８（ａ）は比較例であり、従来の積層セラミックキャパシタ構造を有し、サイドマージン部に含まれるポアの個数に差がない場合であり、図８（ｂ）は実施例であり、第１及び第２サイドマージン部１１２、１１３において、第２領域１１２ｂ、１１３ｂ内の単位面積当たりのポアの個数が、第１領域１１２ａ、１１３ａ内の単位面積当たりのポアの個数より少ない場合である。
比較例は、耐湿信頼性に問題があり、実施例は、耐湿信頼性に優れていることが分かる。
本発明は、上述の実施形態及び添付図面によって限定されず、添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当技術分野の通常の知識を有する者によって多様な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえる。
１１０ セラミック本体
１１１ 誘電体層
１１２ 第１サイドマージン部
１１３ 第２サイドマージン部
１２１ 第１内部電極
１２２ 第２内部電極
１３１ 第１外部電極
１３２ 第２外部電極

Claims (16)

  1. 誘電体層を含み、互いに対向する第１面及び第２面、前記第１面及び第２面を連結する第３面及び第４面、前記第１面〜第４面と連結され、互いに対向する第５面及び第６面を有するセラミック本体と、
    前記セラミック本体の内部に配置され、前記第１面及び第２面に露出し、且つ前記第３面または第４面に一端が露出する複数の内部電極と、
    前記第１面及び第２面に露出した前記内部電極の端部上に配置された第１サイドマージン部及び第２サイドマージン部と、を含み、
    前記セラミック本体は、前記誘電体層を間に挟んで互いに対向するように配置される複数の内部電極を含み、容量が形成される部分である活性部と、前記活性部の上部及び下部に形成されたカバー部と、を含み、
    前記第１及び第２サイドマージン部は、サイドマージン部の外側面に隣接した第１領域と、前記第１面及び第２面に露出した内部電極に隣接した第２領域と、に分けられ、前記第２領域内の単位面積当たりのポアの個数が、第１領域内の単位面積当たりのポアの個数より少ない、積層セラミックキャパシタ。
  2. 前記第１領域内の単位面積当たりのポアの個数に対する、第２領域内の単位面積当たりのポアの個数の割合が０．８以下である、請求項１に記載の積層セラミックキャパシタ。
  3. 前記第２領域に含まれるマグネシウム（Ｍｇ）の含量が、第１領域に含まれるマグネシウム（Ｍｇ）の含量より多い、請求項１または２に記載の積層セラミックキャパシタ。
  4. 前記カバー部は、前記セラミック本体の第５面及び第６面に隣接した第１領域と、前記内部電極に隣接した第２領域と、に分けられ、前記第２領域内の単位面積当たりのポアの個数が、第１領域内の単位面積当たりのポアの個数より少ない、請求項１から３のいずれか一項に記載の積層セラミックキャパシタ。
  5. 前記カバー部のうち第１領域内の単位面積当たりのポアの個数に対する、第２領域内の単位面積当たりのポアの個数の割合が０．８以下である、請求項４に記載の積層セラミックキャパシタ。
  6. 前記カバー部のうち第２領域のマグネシウム（Ｍｇ）の含量が、前記カバー部のうち第１領域に含まれるマグネシウム（Ｍｇ）の含量より多い、請求項４に記載の積層セラミックキャパシタ。
  7. 前記誘電体層の厚さは０．４μｍ以下であり、前記内部電極の厚さは０．４μｍ以下である、請求項１に記載の積層セラミックキャパシタ。
  8. 前記第１領域の厚さは１２μｍ以下であり、第２領域の厚さは３μｍ以下である、請求項１に記載の積層セラミックキャパシタ。
  9. 複数個の第１内部電極パターンが所定の間隔を置いて形成された第１セラミックグリーンシート、及び複数個の第２内部電極パターンが所定の間隔を置いて形成された第２セラミックグリーンシートを準備する段階と、
    前記第１内部電極パターンと前記第２内部電極パターンが交差するように前記第１セラミックグリーンシートと前記第２セラミックグリーンシートを積層することで、セラミックグリーンシート積層本体を形成する段階と、
    前記第１内部電極パターンと第２内部電極パターンの末端が幅方向に露出した側面を有するように前記セラミックグリーンシート積層本体を切断する段階と、
    前記第１内部電極パターンと第２内部電極パターンの末端が露出した側面に第１サイドマージン部及び第２サイドマージン部を形成する段階と、
    前記切断した積層本体を焼成することで、誘電体層と第１及び第２内部電極を含むセラミック本体を製造する段階と、を含み、
    前記セラミック本体は、前記誘電体層を間に挟んで互いに対向するように配置される第１及び第２内部電極を含み、容量が形成される部分である活性部と、前記活性部の上部及び下部に形成されたカバー部と、を含み、
    前記第１及び第２サイドマージン部は、サイドマージン部の外側面に隣接した第１領域と、前記露出した内部電極に隣接した第２領域と、に分けられ、前記第２領域内の単位面積当たりのポアの個数が、第１領域内の単位面積当たりのポアの個数より少ない、積層セラミックキャパシタの製造方法。
  10. 前記第１領域内の単位面積当たりのポアの個数に対する、第２領域内の単位面積当たりのポアの個数の割合が０．８以下である、請求項９に記載の積層セラミックキャパシタの製造方法。
  11. 前記第２領域に含まれるマグネシウム（Ｍｇ）の含量が、第１領域に含まれるマグネシウム（Ｍｇ）の含量より多い、請求項９または１０に記載の積層セラミックキャパシタの製造方法。
  12. 前記カバー部は、前記セラミック本体の第５面及び第６面に隣接した第１領域と、前記内部電極に隣接した第２領域と、に分けられ、前記第２領域内の単位面積当たりのポアの個数が、第１領域内の単位面積当たりのポアの個数より少ない、請求項９から１１のいずれか一項に記載の積層セラミックキャパシタの製造方法。
  13. 前記カバー部のうち第１領域内の単位面積当たりのポアの個数に対する、第２領域内の単位面積当たりのポアの個数の割合が０．８以下である、請求項１２に記載の積層セラミックキャパシタの製造方法。
  14. 前記カバー部のうち第２領域のマグネシウム（Ｍｇ）の含量が、前記カバー部のうち第１領域に含まれるマグネシウム（Ｍｇ）の含量より多い、請求項１２に記載の積層セラミックキャパシタの製造方法。
  15. 前記誘電体層の厚さは０．４μｍ以下であり、前記第１及び第２内部電極の厚さは０．４μｍ以下である、請求項９に記載の積層セラミックキャパシタの製造方法。
  16. 前記第１領域の厚さは１２μｍ以下であり、第２領域の厚さは３μｍ以下である、請求項９に記載の積層セラミックキャパシタの製造方法。
JP2020105838A 2019-07-01 2020-06-19 積層セラミックキャパシタ及びその製造方法 Pending JP2021010000A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0078902 2019-07-01
KR1020190078902A KR20190116119A (ko) 2019-07-01 2019-07-01 적층 세라믹 커패시터 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2021010000A true JP2021010000A (ja) 2021-01-28

Family

ID=68171851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020105838A Pending JP2021010000A (ja) 2019-07-01 2020-06-19 積層セラミックキャパシタ及びその製造方法

Country Status (4)

Country Link
US (2) US11170936B2 (ja)
JP (1) JP2021010000A (ja)
KR (1) KR20190116119A (ja)
CN (2) CN112185698B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024057733A1 (ja) * 2022-09-12 2024-03-21 太陽誘電株式会社 積層セラミック電子部品及びその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116113A (ko) * 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190116119A (ko) * 2019-07-01 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2021174829A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174822A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
KR20220059150A (ko) * 2020-11-02 2022-05-10 삼성전기주식회사 적층형 커패시터
KR20220098620A (ko) * 2021-01-04 2022-07-12 삼성전기주식회사 적층형 전자 부품
JP2022125694A (ja) * 2021-02-17 2022-08-29 株式会社村田製作所 積層セラミックコンデンサ
CN113822892B (zh) * 2021-11-24 2022-02-08 腾讯科技（深圳）有限公司 仿真雷达的评测方法、装置、设备及计算机存储介质
KR20230090738A (ko) * 2021-12-15 2023-06-22 삼성전기주식회사 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278557A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層セラミック電子部品
FR2915796B1 (fr) 2007-05-03 2009-06-12 Siemens Vdo Automotive Sas Dispositif de suppression du phenomene d'interferences entre zones de detection capacitives d'un capteur
KR101120004B1 (ko) 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
CN102640239B (zh) 2009-12-11 2015-06-17 株式会社村田制作所 层叠型陶瓷电子部件
KR101452057B1 (ko) * 2012-12-04 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101565640B1 (ko) * 2013-04-08 2015-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101514512B1 (ko) 2013-04-08 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
KR102145315B1 (ko) * 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6416744B2 (ja) * 2015-12-15 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6345208B2 (ja) * 2016-02-18 2018-06-20 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US10020117B2 (en) * 2016-02-18 2018-07-10 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same
JP6500801B2 (ja) 2016-02-18 2019-04-17 株式会社村田製作所 電子部品の製造方法
JP7044465B2 (ja) * 2016-12-26 2022-03-30 太陽誘電株式会社 積層セラミックコンデンサ
JP6996854B2 (ja) * 2017-03-08 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP7036430B2 (ja) * 2018-05-09 2022-03-15 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US10971302B2 (en) * 2018-06-19 2021-04-06 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of the same
KR20190116113A (ko) * 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190116119A (ko) * 2019-07-01 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024057733A1 (ja) * 2022-09-12 2024-03-21 太陽誘電株式会社 積層セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
CN113990662A (zh) 2022-01-28
US20220028612A1 (en) 2022-01-27
US11587732B2 (en) 2023-02-21
CN112185698A (zh) 2021-01-05
US11170936B2 (en) 2021-11-09
US20210005382A1 (en) 2021-01-07
CN112185698B (zh) 2022-11-18
KR20190116119A (ko) 2019-10-14

Similar Documents

Publication Publication Date Title
JP7176167B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP2021010000A (ja) 積層セラミックキャパシタ及びその製造方法
JP5632046B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5551296B1 (ja) 積層セラミックキャパシタ及びその製造方法
JP2015146454A (ja) 積層セラミックキャパシタ及びその製造方法
KR102497972B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
US11923146B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR102543977B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP7283675B2 (ja) 積層セラミックキャパシタ及びその製造方法
US20120147522A1 (en) Multilayer ceramic condenser and method of manufacturing the same
JP2022116342A (ja) 積層型キャパシタ及びその製造方法
KR20130058430A (ko) 적층 세라믹 전자부품
JP2021103767A (ja) 積層セラミックキャパシタ及びその製造方法
JP7248363B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP6626966B2 (ja) 積層型コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240126