CN113990662A - 多层陶瓷电容器 - Google Patents

多层陶瓷电容器 Download PDF

Info

Publication number
CN113990662A
CN113990662A CN202111279577.7A CN202111279577A CN113990662A CN 113990662 A CN113990662 A CN 113990662A CN 202111279577 A CN202111279577 A CN 202111279577A CN 113990662 A CN113990662 A CN 113990662A
Authority
CN
China
Prior art keywords
region
side edge
per unit
unit area
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111279577.7A
Other languages
English (en)
Inventor
朴龙�
姜心忠
申旴澈
李种晧
洪奇杓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN113990662A publication Critical patent/CN113990662A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/302—Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Abstract

本发明提供一种多层陶瓷电容器，所述多层陶瓷电容器包括：陶瓷主体，包括介电层；多个内电极，设置在所述陶瓷主体中；以及第一侧边缘部和第二侧边缘部，分别布置在所述内电极的从所述陶瓷主体的第一表面和第二表面暴露的端部上。所述第一侧边缘部和所述第二侧边缘部分别包括与所述第一侧边缘部和所述第二侧边缘部中的每者的外侧表面相邻的第一区域以及与从所述第一表面和所述第二表面暴露的所述内电极相邻的第二区域。所述第二区域中的每单位面积的孔隙的数量小于第一区域中的每单位面积的孔隙的数量。

Description

多层陶瓷电容器
本申请是申请日为2019年12月5日、申请号为201911235343.5的发明专利申请“多层陶瓷电容器及制造多层陶瓷电容器的方法”的分案申请。
技术领域
本公开涉及一种能够改善可靠性的多层陶瓷电容器及制造所述多层陶瓷电容器的方法。
背景技术
通常，使用陶瓷材料的电子组件(诸如，电容器、电感器、压电元件、压敏电阻器、热敏电阻器等)可包括利用陶瓷材料制成的陶瓷主体、形成在陶瓷主体中的内电极以及设置在陶瓷主体的表面上以连接到内电极的外电极。
近年来，电子产品的小型化和多功能化导致了片组件的小型化和高功能化的趋势。因此，可能需要多层陶瓷电容器是小尺寸、高电容的产品。
为了使多层陶瓷电容器的尺寸小且电容高，可能需要使电极的有效面积最大化(增大电容所需的有效体积分数)。
如上所述，为了实现小尺寸、高电容的多层陶瓷电容器，在制造如上所述的多层陶瓷电容器时，可能应用了如下方法：通过无边缘设计，使内电极可在陶瓷主体的宽度方向上暴露，以在宽度方向上使内电极的面积最大化，并且在制备所述片之后，在预烧结操作中，可单独地将侧边缘部附着到内电极的在片的宽度方向上的暴露表面。
然而，在上述方法的情况下，在形成侧边缘部的操作中，会在陶瓷主体和侧边缘部彼此接触的界面处产生许多孔隙，从而使可靠性劣化。
此外，由于所述孔隙，因外部部分的烧结致密度下降而可能导致防潮可靠性劣化。
因此，需要进行可防止在超小尺寸和高电容的产品中防潮可靠性劣化的研究。
发明内容
本公开的一方面在于提供一种能够改善可靠性的多层陶瓷电容器以及制造多层陶瓷电容器的方法。
根据本公开的一方面，一种多层陶瓷电容器包括：陶瓷主体，包括介电层，并且包括彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面且彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面且彼此相对的第五表面和第六表面；多个内电极，设置在所述陶瓷主体中，从所述第一表面和所述第二表面暴露，并且具有从所述第三表面或所述第四表面暴露的一端；以及第一侧边缘部和第二侧边缘部，分别布置在所述内电极的从所述第一表面暴露的端部和从所述第二表面暴露的端部上。所述陶瓷主体包括有效部和覆盖部，所述有效部包括被布置为彼此相对且所述介电层介于内电极之间以形成电容的多个所述内电极，所述覆盖部分别设置在所述有效部的上表面和下表面上，并且所述第一侧边缘部和所述第二侧边缘部分别包括与所述第一侧边缘部和所述第二侧边缘部中的每者的外侧表面相邻的第一区域以及与从所述第一表面和所述第二表面暴露的所述内电极相邻的第二区域。所述第二区域中的每单位面积的孔隙的数量小于所述第一区域中的每单位面积的孔隙的数量。
根据本公开的另一方面，一种制造多层陶瓷电容器的方法包括：制备第一陶瓷生片和第二陶瓷生片，所述第一陶瓷生片具有以预定间隔形成的多个第一内电极图案，所述第二陶瓷生片具有以预定间隔形成的多个第二内电极图案；通过将所述第一陶瓷生片和所述第二陶瓷生片堆叠为使所述第一内电极图案和所述第二内电极图案在厚度方向上交替地布置而形成陶瓷生片堆叠体；切割所述陶瓷生片堆叠体，以具有使所述第一内电极图案和所述第二内电极图案的在宽度方向上的端部暴露的侧表面；在使所述第一内电极图案的所述端部和所述第二内电极图案的所述端部暴露的侧表面上形成第一侧边缘部和第二侧边缘部，以制备切割堆叠体；以及烧结所述切割堆叠体，以制备包括介电层以及内电极的陶瓷主体。所述陶瓷主体包括有效部和覆盖部，所述有效部包括被布置为彼此相对且所述介电层介于内电极之间以形成电容的多个所述内电极，所述覆盖部分别形成在所述有效部的上表面和下表面上，并且所述第一侧边缘部和所述第二侧边缘部分别包括与所述第一侧边缘部和所述第二侧边缘部中的每者的外侧表面相邻的第一区域以及与暴露的所述内电极相邻的第二区域。所述第二区域中的每单位面积的孔隙的数量小于所述第一区域中的每单位面积的孔隙的数量。
根据本公开的另一方面，一种多层陶瓷电容器包括：陶瓷主体，包括介电层，并且包括彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面且彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面且彼此相对的第五表面和第六表面；多个内电极，设置在所述陶瓷主体中，从所述第一表面和所述第二表面暴露，并且具有从所述第三表面或所述第四表面暴露的一端；以及第一侧边缘部和第二侧边缘部，分别布置在所述内电极的从所述第一表面暴露的端部和从所述第二表面暴露的端部上。所述陶瓷主体包括有效部和覆盖部，所述有效部包括被布置为彼此相对且所述介电层介于内电极之间的所述多个内电极以形成电容，所述覆盖部分别设置在所述有效部的上表面和下表面上，并且所述覆盖部中的每者包括与所述陶瓷主体的所述第五表面和所述第六表面相邻的第一区域以及与所述有效部相邻的第二区域。所述覆盖部中的每者的所述第二区域中的每单位面积的孔隙的数量小于所述覆盖部中的每者的所述第一区域中的每单位面积的孔隙的数量。
附图说明
通过下面结合附图进行的详细描述，将更加清楚地理解本公开的以上和其他方面、特征和优点，在附图中：
图1是示出根据本公开的实施例的多层陶瓷电容器的示意性透视图；
图2是示出图1的陶瓷主体的外观的透视图；
图3是示出图2的陶瓷主体的在烧结操作之前的陶瓷生片堆叠体的透视图；
图4是在A方向上观察时图2的侧视图；
图5是图4的区域B的放大图；
图6是根据本公开的另一实施例的在A方向上观察时图2的侧视图；
图7A至图7G是示意性示出根据本公开的另一实施例的制造多层陶瓷电容器的方法的截面图和透视图；以及
图8是比较根据本公开的发明示例和对比示例的防潮可靠性测试的结果的曲线图。
具体实施方式
在下文中，将参照附图描述本公开的优选实施例。本公开的实施例可被修改为各种其他形式，并且本公开的范围不限于下面描述的实施例。还可提供本公开的实施例，以向本领域技术人员更加充分地描述本公开。因此，为了清楚起见，可夸大附图中的元件的形状和尺寸，并且在附图中，由相同附图标记表示的元件是相同元件。
图1是示出根据本公开的实施例的多层陶瓷电容器的示意性透视图。
图2是示出图1的陶瓷主体的外观的透视图。
图3是示出图2的陶瓷主体的在烧结操作之前的陶瓷生片堆叠体的透视图。
图4是在A方向上观察时图2的侧视图。
参照图1至图4，根据本实施例的多层陶瓷电容器100可包括陶瓷主体110、形成在陶瓷主体110中的多个内电极121和122以及形成在陶瓷主体110的外表面上的外电极131和132。
陶瓷主体110可具有彼此相对的第一表面1和第二表面2、使第一表面1和第二表面2连接的第三表面3和第四表面4以及作为陶瓷主体110的上表面和下表面的第五表面5和第六表面6。
第一表面1和第二表面2可定义为陶瓷主体110的在宽度方向上彼此相对的表面，第三表面3和第四表面4可定义为在长度方向上彼此相对的表面，第五表面5和第六表面6可定义为在厚度方向上彼此相对的表面。
陶瓷主体110的形状没有具体限制，但可以是如附图中所示的矩形平行六面体形状。
形成在陶瓷主体110中的多个内电极121和122可具有从陶瓷主体的第三表面3或第四表面4暴露的一端。
内电极121和122可具有成对的具有不同极性的第一内电极121和第二内电极122。
第一内电极121的一端可从第三表面3暴露，第二内电极122的一端可从第四表面4暴露。
第一内电极121的另一端和第二内电极122的另一端可形成为以固定间隔分别与第四表面4和第三表面3间隔开。
第一外电极131可形成在陶瓷主体的第三表面3上，以电连接到第一内电极121。第二外电极132可形成在陶瓷主体的第四表面4上，以电连接到第二内电极122。
根据本公开的实施例的多层陶瓷电容器100可包括：多个内电极121和122，设置在陶瓷主体110中，从第一表面1和第二表面2暴露，并且具有从第三表面3或第四表面4暴露的一端；以及第一侧边缘部112和第二侧边缘部113，分别布置在内电极121和122的从第一表面1暴露的端部和从第二表面2暴露的端部上。
多个内电极121和122可形成在陶瓷主体110中。多个内电极121和122中的每者的端部可从第一表面1和第二表面2(陶瓷主体110的在宽度方向上的表面)暴露，第一侧边缘部112和第二侧边缘部113可分别布置在暴露的端部上。
第一侧边缘部112和第二侧边缘部113中的每者的平均厚度可大于或等于2μm且小于或等于15μm。
根据本公开的实施例，陶瓷主体110可包括其中堆叠有多个介电层111的堆叠体以及分别布置在堆叠体的两个侧表面上的第一侧边缘部112和第二侧边缘部113。
多个介电层111可处于烧结状态，并且相邻介电层之间的边界可被一体化为不能够被辨认的程度。
陶瓷主体110的长度可对应于从陶瓷主体的第三表面3到第四表面4的距离。
介电层111的长度可形成陶瓷主体的第三表面3与第四表面4之间的空间(间隔)。
根据本公开的实施例，陶瓷主体的长度可为400μm至1400μm。具体地，陶瓷主体的长度可为400μm至800μm或600μm至1400μm。
内电极121和122可形成在介电层111上，并且内电极121和122可在单个介电层介于内电极121和122之间的情况下通过烧结工艺形成在陶瓷主体110中。
参照图3，第一内电极121可形成在介电层111上。第一内电极121可不形成在介电层的整个长度方向上。例如，第一内电极121的一端可形成为与陶瓷主体的第四表面4相距预定间隔，并且第一内电极121的另一端可形成为直到第三表面3并且从第三表面3暴露。
第一内电极的从陶瓷主体的第三表面3暴露的端部可连接到第一外电极131。
按照与第一内电极的方式不同的方式，第二内电极122的一端可形成为与第三表面3相距预定间隔，并且第二内电极122的另一端可从第四表面4暴露且连接到第二外电极132。
为了实现高电容多层陶瓷电容器，内电极可堆叠400层或更多层，但不限于此。
介电层111的宽度可等于第一内电极121的宽度。例如，第一内电极121可形成在介电层111的整个宽度方向上。
根据本公开的实施例，介电层的宽度和内电极的宽度可为100μm至900μm，但不限于此。具体地，介电层的宽度和内电极的宽度可为100μm至500μm或100μm至900μm。
由于陶瓷主体被小型化，因此侧边缘部的厚度可能影响多层陶瓷电容器的电特性。根据本公开的实施例，侧边缘部的厚度可形成为15μm或更小，以改善小型化的多层陶瓷电容器的特性。
例如，由于侧边缘部112/113的厚度可为15μm或更小，因此高电容和小尺寸化的多层陶瓷电容器可通过最大程度地确保形成电容的内电极的叠置区域来实现。
陶瓷主体110可包括：有效部，用作对电容器的电容形成有贡献的部分；以及上覆盖部和下覆盖部，分别形成在有效部的上表面和下表面上，作为上边缘部和下边缘部。
有效部可通过重复地堆叠多个第一内电极121和多个第二内电极122且介电层111介于第一内电极121与第二内电极122之间而形成。
除了上覆盖部和下覆盖部不包括内电极之外，上覆盖部和下覆盖部可具有与介电层111的材料和构造相同的材料和构造。
例如，上覆盖部和下覆盖部可包括陶瓷材料，例如，钛酸钡(BaTiO3)基陶瓷材料。
上覆盖部和下覆盖部中的每者的厚度可为20μm或更小，但不限于此。
在本公开的实施例中，内电极和介电层可同时被切割，并且内电极的宽度和介电层的宽度可形成为相同。稍后将描述其更具体的细节。
介电层的宽度可形成为等于内电极的宽度。因此，内电极121和122的端部可从陶瓷主体110的在宽度方向上的第一表面1和第二表面2暴露。
第一侧边缘部112和第二侧边缘部113可分别形成在陶瓷主体110的两个侧表面上，内电极121和122的端部从所述两个侧表面暴露。
第一侧边缘部112和第二侧边缘部113中的每者的厚度可为15μm或更小。第一侧边缘部112和第二侧边缘部113中的每者的厚度越小，形成在陶瓷主体中的内电极的叠置区域越大。
第一侧边缘部112的厚度和第二侧边缘部113的厚度不受具体限制，只要它们具有可防止从陶瓷主体110的侧表面暴露的内电极的短路的厚度即可。例如，第一侧边缘部112和第二侧边缘部113中的每者的厚度可为2μm或更大。
当第一侧边缘部和第二侧边缘部中的每者的厚度小于2μm时，抵抗外部冲击的机械强度可能降低。当第一侧边缘部和第二侧边缘部中的每者的厚度超过15μm时，内电极的叠置区域可能相对减小，并且可能难以确保多层陶瓷电容器的高电容。
为了使多层陶瓷电容器的电容最大化，已考虑了使介电层纤薄化的方法、以相对高的密度堆叠纤薄化的介电层的方法、改善内电极的覆盖范围的方法等。
此外，已考虑了增大形成电容的内电极的叠置区域的方法。
为了增大内电极的叠置区域，应使没有形成内电极的边缘部的区域最小化。
具体地，当将多层陶瓷电容器小型化时，为了增大内电极的叠置区域，应使边缘部的区域最小化。
根据本实施例，其特征可在于：内电极在宽度方向上形成在整个介电层上，侧边缘部的厚度被设置为15μm或更小，并且内电极的叠置区域相对大。
通常，随着介电层以相对高的密度堆叠，介电层和内电极中的每者的厚度变得较薄。因此，可能频繁出现内电极短路的现象。此外，当内电极仅形成在介电层的一部分上时，可能出现由于内电极导致的台阶差，使得绝缘电阻的加速寿命和可靠性劣化。
根据本实施例，即使当形成薄膜的内电极和介电层时，但由于内电极可在宽度方向上形成在整个介电层上，因此内电极的叠置区域变大，并且多层陶瓷电容器的电容可增大。
此外，通过减小由于内电极导致的台阶差来提高绝缘电阻的加速寿命，能够提供具有改善的可靠性和优异的电容特性的多层陶瓷电容器。
图5是图4的区域B的放大图。
参照图5，第一侧边缘部112可包括与侧边缘部112的外侧表面相邻的第一区域112a以及与从陶瓷主体110的第一表面1暴露的内电极121和122相邻的第二区域112b，第二侧边缘部113可包括与侧边缘部113的外侧表面相邻的第一区域113a以及与从陶瓷主体110的第二表面2暴露的内电极121和122相邻的第二区域113b。第二区域112b和113b中的每单位面积的孔隙(P)的数量小于第一区域112a和113a中的每单位面积的孔隙(P)的数量。在一个示例中，单面面积可指在宽度-厚度平面中的截面中的单位面积。
布置在陶瓷主体110的侧表面上的第一侧边缘部112和第二侧边缘部113可包括具有不同尺寸的介电晶粒的两个区域。第二区域112b和113b中的每单位面积的孔隙(P)的数量可调节为小于第一区域112a和113a中的每单位面积的孔隙(P)的数量，以改善防潮可靠性。
第一区域112a和113a中包括的介电晶粒的尺寸(d1)可调节为小于第二区域112b和113b中包括的介电晶粒的尺寸(d2)，以形成高韧性间隙片(high-toughness gap sheet)并且改善安装裂纹。在一个示例中，第一区域112a和113a中包括的介电晶粒的平均尺寸可调节为小于第二区域112b和113b中包括的介电晶粒的平均尺寸。
通常，在形成侧边缘部的操作中，可能在陶瓷主体和侧边缘部彼此接触的界面处产生大量的孔隙，使得可靠性劣化。
此外，由于在陶瓷主体和侧边缘部彼此接触的界面处产生的孔隙，可能由外部的烧结致密度下降而导致防潮可靠性劣化。
根据本公开的实施例，侧边缘部的第二区域112b和113b(与从陶瓷主体110的第一表面1和第二表面2暴露的内电极121和122相邻)中的每单位面积的孔隙(P)的数量可调节为小于第一区域112a和113a(与第一侧边缘部112的外侧表面和第二侧边缘部113的外侧表面相邻)中的每单位面积的孔隙(P)的数量，以改善防潮可靠性。
根据本公开的实施例，第二区域112b和113b中的每单位面积的孔隙的数量与第一区域112a和113a中的每单位面积的孔隙的数量的比可为0.8或更小。
第二区域112b和113b中的每单位面积的孔隙的数量与第一区域112a和113a中的每单位面积的孔隙的数量的比可为0.8或更小，以改善防潮可靠性。
当第二区域112b和113b中的每单位面积的孔隙的数量与第一区域112a和113a中的每单位面积的孔隙的数量的比超过0.8时，第一区域112a和113a以及第二区域112b和113b中的每单位面积的孔隙的数量可能几乎不存在差异，从而对改善防潮可靠性几乎没有效果。
将侧边缘部的第二区域112b和113b(与从陶瓷主体110的第一表面1和第二表面2暴露的内电极121和122相邻)中的每单位面积的孔隙(P)的数量调节为小于第一区域112a和113a(与第一侧边缘部112的外侧表面和第二侧边缘部113的外侧表面相邻)中的每单位面积的孔隙(P)的数量的方法不受具体限制。例如，可通过调节将在形成第一区域112a和113a以及第二区域112b和113b的操作中引入的原料陶瓷粉末颗粒的尺寸来实现所述方法。
例如，可通过如下方式实现所述方法：将作为用于形成侧边缘部的与内电极121和122相邻的第二区域112b和113b的原材料的钛酸钡(BaTiO3)粉末颗粒的颗粒尺寸调节为大于作为用于形成与第一侧边缘部112的外侧表面和第二侧边缘部113的外侧表面相邻的第一区域112a和113a的原材料的钛酸钡(BaTiO3)粉末颗粒的颗粒尺寸。
尽管不受具体限制，但例如，作为用于形成侧边缘部的与内电极121和122相邻的第二区域112b和113b的原材料的钛酸钡(BaTiO3)粉末颗粒的颗粒尺寸可约为70nm，并且作为用于形成与第一侧边缘部112的外侧表面和第二侧边缘部113的外侧表面相邻的第一区域112a和113a的原材料的钛酸钡(BaTiO3)粉末颗粒的颗粒尺寸可约为40nm。在一个示例中，作为用于形成侧边缘部的与内电极121和122相邻的第二区域112b和113b的原材料的钛酸钡(BaTiO3)粉末颗粒的平均颗粒尺寸可约为70nm，并且作为用于形成与第一侧边缘部112的外侧表面和第二侧边缘部113的外侧表面相邻的第一区域112a和113a的原材料的钛酸钡(BaTiO3)粉末颗粒的平均颗粒尺寸可约为40nm。
根据本公开的实施例，可控制将在形成第一区域112a和113a以及第二区域112b和113b的操作中引入的原料陶瓷粉末颗粒的尺寸。因此，在烧结操作之后，第一区域112a和113a中包括的介电晶粒的尺寸(d1)可大于或等于90nm且小于或等于410nm，并且第二区域112b和113b中包括的介电晶粒的尺寸(d2)可大于或等于170nm且小于或等于700nm。在一个示例中，在烧结操作之后，第一区域112a和113a中包括的介电晶粒的平均尺寸可大于或等于90nm且小于或等于410nm，并且第二区域112b和113b中包括的介电晶粒的平均尺寸可大于或等于170nm且小于或等于700nm。
可通过测量从相应的区域中提取的介电晶粒的长轴和短轴上的长度来获得包括在第一区域112a和113a以及第二区域112b和113b中的介电晶粒的尺寸，以计算介电晶粒的平均尺寸。
当假设介电晶粒的形状为椭圆形时，介电晶粒的长轴上的长度可对应于在作为介电晶粒的尺寸测量的各点之中具有最长距离的点处的介电晶粒的颗粒尺寸，并且介电晶粒的短轴上的长度可对应于在作为介电晶粒的尺寸测量的各点之中具有最短距离的点处的介电晶粒的颗粒尺寸。
根据本公开的实施例，分别设置在陶瓷主体110的侧表面上的第一侧边缘部112和第二侧边缘部113可分别包括具有不同成分的两个区域，并且可使第一侧边缘部112和第二侧边缘部113的不同区域中包括的镁(Mg)的含量不同，以改善第一侧边缘部112和第二侧边缘部113的致密度，并且改善防潮性。
具体地，第一侧边缘部112和第二侧边缘部113的第二区域112b和113b的镁(Mg)的含量可大于第一侧边缘部112和第二侧边缘部113的第一区域112a和113a的镁(Mg)的含量。因此，可提高第一侧边缘部112和第二侧边缘部113的第二区域112b和113b的致密度，以改善防潮性。
具体地，可降低第一侧边缘部112的与第一侧边缘部112的外侧表面相邻的第一区域112a和第二侧边缘部113的与第二侧边缘部113的外侧表面相邻的第一区域113a的镁(Mg)的含量，以改善安装裂纹的缺陷。
可在制造多层陶瓷电容器100的过程中，通过使用于形成第一侧边缘部和第二侧边缘部的介电成分在第一区域和第二区域中彼此不同，来执行将第二区域112b和113b中包括的镁(Mg)的含量调节为大于第一区域112a和113a中包括的镁(Mg)的含量的方法。
例如，在用于形成第一侧边缘部和第二侧边缘部的介电成分中，可增大用于形成第二区域的介电成分中包括的镁(Mg)的含量，以将第二区域112b和113b中包括的镁(Mg)的含量调节为大于第一区域112a和113a中包括的镁(Mg)的含量。
因此，可提高边缘部112和113的第二区域112b和113b的致密度，以改善防潮性，可减轻集中在内电极端部中的电场，并且可防止可作为多层陶瓷电容器的主要缺陷之一的绝缘击穿，以改善多层陶瓷电容器的可靠性。
根据本公开的实施例，在第一侧边缘部和第二侧边缘部中，第二区域112b和113b中包括的镁(Mg)的含量可基于其中包括的100mol的钛(Ti)大于或等于10mol且小于或等于30mol。
在第一侧边缘部和第二侧边缘部中，第二区域112b和113b中包括的镁(Mg)的含量可控制为基于其中包括的100mol的钛(Ti)大于或等于10mol且小于或等于30mol，以提高击穿电压(BDV)并且改善防潮性。
在第一侧边缘部和第二侧边缘部中，当第二区域112b和113b中包括的镁(Mg)的含量基于其中包括的100mol的钛(Ti)小于10mol时，在陶瓷主体和侧边缘部彼此接触的界面处产生的孔隙中的氧化物层的形成可能不足，从而使击穿电压(BDV)降低，并且使短路故障增多。
在第一侧边缘部和第二侧边缘部中，当第二区域112b和113b中包括的镁(Mg)的含量基于其中包括的100mol的钛(Ti)超过30mol时，烧结特性可能会劣化，从而导致使可靠性劣化的问题。
根据本公开的实施例，非常小的多层陶瓷电容器的特征可在于：介电层111的厚度为0.4μm或更小，并且内电极121和122中的每者的厚度可为0.4μm或更小。
如在本公开的实施例中，当应用介电层111的厚度为0.4μm或更小并且内电极121和122中的每者的厚度为0.4μm或更小的薄膜时，由于在陶瓷主体和侧边缘部彼此接触的界面处产生的孔隙而导致的可靠性问题是非常重要的问题。
例如，在通常的多层陶瓷电容器的情况下，即使当不调节根据本公开的实施例的多层陶瓷电容器中包括的侧边缘部中的每者的介电晶粒的尺寸时，也可能不存在很大的可靠性方面的问题。
在应用薄膜的介电层和内电极的产品中(如在本公开的实施例中)，可控制侧边缘部中的每者的区域中包括的孔隙的数量，以防止BDV和可靠性由于在陶瓷主体和侧边缘部彼此接触的界面处产生的孔隙而降低。
例如，在本公开的实施例中，在介电层111以及第一内电极121和第二内电极122的厚度为0.4μm或更小的薄膜的情况下，可将第二区域112b和113b中包括的每单位面积的孔隙(P)的数量调节为小于第一区域112a和113a中的每单位面积的孔隙(P)的数量，以改善防潮可靠性。
在这种情况下，可理解为以下概念：薄膜不意味着介电层111以及第一内电极121和第二内电极122的厚度为0.4μm或更小，并且包括比通常产品薄的介电层和内电极。
第一区域112a和113a的厚度t1a可为12μm或更小，第二区域112b和113b的厚度t1b可为3μm或更小，但不限于此。
参照图4，第一侧边缘部或第二侧边缘部的与多个内电极121和122之中的设置在最外围(例如，堆叠方向上的最上部或最下部)处的内电极的端部接触的区域的厚度t2相对于第一侧边缘部或第二侧边缘部的与多个内电极121和122之中的设置在中央部分(例如，堆叠方向上的中央部分)中的内电极的端部接触的区域的厚度t1的比可为1.0或更小。
第一侧边缘部或第二侧边缘部的与设置在最外围处的内电极的端部接触的区域的厚度t2相对于第一侧边缘部或第二侧边缘部的与设置在中央部分中的内电极的端部接触的区域的厚度t1的比的下限没有具体限制，但优选为0.9或更大。
根据本公开的实施例，与现有技术不同，由于第一侧边缘部或第二侧边缘部通过将陶瓷生片附着到陶瓷主体的侧表面而形成，因此，无论第一侧边缘部或第二侧边缘部的位置如何，第一侧边缘部或第二侧边缘部的厚度都可保持恒定。
例如，在现有技术中，由于侧边缘部可通过涂敷或印刷陶瓷浆料来形成，因此侧边缘部的厚度可根据位置而变化很大。
具体地，在通常的情况下，第一侧边缘部或第二侧边缘部的与设置在陶瓷主体的中央部分中的内电极的端部接触的区域的厚度可能会形成为比其他区域的厚度厚。
例如，在通常的情况下，第一侧边缘部或第二侧边缘部的与设置在最外围处的内电极的端部接触的区域的厚度相对与第一侧边缘部或第二侧边缘部的与设置在中央部分中的内电极的端部接触的区域的厚度的比可能会小于0.9，并且可能会具有相对大的偏差。
在侧边缘部具有这样的根据位置的相对大的偏差的通常的情况下，由于在具有相同尺寸的多层陶瓷电容器中由侧边缘部占据的部分可能会相对大，因此可能会无法充分确保电容形成部分的尺寸以确保相对高电容。
在本公开的实施例中，由于第一侧边缘部112的平均厚度和第二侧边缘部113的平均厚度可大于或等于2μm且小于或等于10μm，并且第一侧边缘部或第二侧边缘部的与多个内电极121和122之中的设置在最外围处的内电极的端部接触的区域的厚度t2相对于第一侧边缘部或第二侧边缘部的与多个内电极121和122中的设置在中央部分中的内电极的端部接触的区域的厚度t1的比可大于或等于0.9且小于或等于1.0，因此侧边缘部的厚度可相对薄并且厚度偏差可相对小，以确保相对大尺寸的电容形成部分。
结果，可实现高电容多层陶瓷电容器。
参照图4，第一侧边缘部或第二侧边缘部的与陶瓷主体110的边缘(例如，上边缘或下边缘)接触的区域的厚度(t3)相对于第一侧边缘部或第二侧边缘部的与多个内电极121和122之中的设置在中央部分中的内电极的端部接触的区域的厚度(t1)的比可为1.0或更小。
第一侧边缘部或第二侧边缘部的与陶瓷主体110的边缘接触的区域的厚度(t3)相对于第一侧边缘部或第二侧边缘部的与设置在中央部分中的内电极的端部接触的区域的厚度(t1)的比的下限优选为0.9或更大。
因为这种特征，所以侧边缘部在每个区域中的厚度偏差可相对小，以确保相对大尺寸的电容形成部分。因此可实现高电容多层陶瓷电容器。
图6是根据本公开的另一实施例的在A方向上观察时图2的侧视图。
参照图6，在根据本公开的另一实施例的多层陶瓷电子装置中，覆盖部114和115可包括与陶瓷主体110的第五表面5和第六表面6相邻的第一区域114a和115a以及与内电极121和122相邻的第二区域114b和115b。在这种情况下，第二区域114b和115b中的每单位面积的孔隙的数量可小于第一区域114a和115a中的每单位面积的孔隙的数量。
覆盖部114和115可包括形成在有效部的上表面上的上覆盖部114和形成在有效部的下表面上的下覆盖部115。
上覆盖部114可包括与陶瓷主体110的第五表面5相邻的第一区域114a以及与第一内电极121和第二内电极122相邻的第二区域114b，下覆盖部115可包括与陶瓷主体110的第六表面6相邻的第一区域115a以及与第一内电极121和第二内电极122相邻的第二区域115b。
上覆盖部114和下覆盖部115可包括具有不同尺寸的介电晶粒的两个区域。可将第二区域114b和115b中的每单位面积的孔隙的数量调节为小于第一区域114a和115a中的每单位面积的孔隙的数量，以改善防潮可靠性。
根据本公开的实施例，第二区域114b和115b中的每单位面积的孔隙的数量与第一区域114a和115a中的每单位面积的孔隙的数量的比可为0.8或更小。
第二区域114b和115b中的每单位面积的孔隙的数量与第一区域114a和115a中的每单位面积的孔隙的数量的比可为0.8或更小，以改善防潮可靠性。
当第二区域114b和115b中的每单位面积的孔隙的数量与第一区域114a和115a中的每单位面积的孔隙的数量的比超过0.8时，第一区域114a和115a以及第二区域114b和115b中的每单位面积的孔隙的数量可能几乎不存在差异，从而对改善防潮可靠性几乎没有效果。
将与内电极121和122相邻的第二区域114b和115b中的每单位面积的孔隙的数量调节为小于与陶瓷主体110的第五表面5和第六表面6相邻的第一区域114a和115a中的每单位面积的孔隙的数量的方法不受具体限制。例如，可通过调节将在形成第一区域114a和115a以及第二区域114b和115b的操作中引入的原料陶瓷粉末颗粒的尺寸来实现所述方法。
例如，可通过如下方式实现所述方法：将作为用于形成与内电极121和122相邻的第二区域114b和115b的原材料的钛酸钡(BaTiO3)粉末颗粒的颗粒尺寸或平均颗粒尺寸调节为大于作为用于形成与陶瓷主体110的第五表面5和第六表面6相邻的第一区域114a和115a的原材料的钛酸钡(BaTiO3)粉末颗粒的颗粒尺寸或平均颗粒尺寸。
尽管不受具体限制，但例如，作为用于形成与内电极121和122相邻的第二区域114b和115b的原材料的钛酸钡(BaTiO3)粉末颗粒的颗粒尺寸或平均颗粒尺寸可约为70nm，并且作为用于形成与陶瓷主体110的第五表面5和第六表面6相邻的第一区域114a和115a的原材料的钛酸钡(BaTiO3)粉末颗粒的颗粒尺寸或平均颗粒尺寸可约为40nm。
根据本公开的实施例，可控制将在形成第一区域114a和115a以及第二区域114b和115b的操作中引入的原料陶瓷粉末颗粒的尺寸。因此，在烧结操作之后，第一区域114a和115a中包括的介电晶粒的尺寸或平均尺寸可大于或等于90nm且小于或等于410nm，并且第二区域114b和115b中包括的介电晶粒的尺寸或平均尺寸可大于或等于170nm且小于或等于700nm。
用于测量介电晶粒的尺寸的方法可与上述用于测量侧边缘部中包括的介电晶粒的尺寸的方法相同。
在上覆盖部114和下覆盖部115中，其特征在于，第二区域114b和115b中包括的镁(Mg)的含量可大于第一区域114a和115a中包括的镁(Mg)的含量。
陶瓷主体110的上覆盖部114和下覆盖部115可包括具有不同成分的两个区域，并且两个区域中的每个区域中包括的镁(Mg)含量可不同，以改善上覆盖部114和下覆盖部115的致密度，并且改善防潮性。
上覆盖部114和下覆盖部115的第二区域114b和115b的镁(Mg)的含量可大于上覆盖部114和下覆盖部115的第一区域114a和115a的镁(Mg)的含量。因此，可提高上覆盖部114的第二区域114b和下覆盖部115的第二区域115b的致密度，以改善防潮性。
在上覆盖部114和下覆盖部115中，上覆盖部114的第二区域114b和下覆盖部115的第二区域115b中的镁(Mg)的含量可基于其中包括的100mol的钛(Ti)大于或等于10mol且小于或等于30mol。
在上覆盖部114和下覆盖部115中，上覆盖部114的第二区域114b和下覆盖部115的第二区域115b中包括的镁(Mg)的含量可基于其中包括的100mol的钛(Ti)大于或等于10mol且小于或等于30mol，以改善防潮性。
图7A至图7G是示意性示出根据本公开的另一实施例的制造多层陶瓷电容器的方法的截面图和透视图。
根据本公开的另一实施例，一种制造多层陶瓷电容器的方法包括：制备具有以预定间隔形成的多个第一内电极图案的第一陶瓷生片和具有以预定间隔形成的多个第二内电极图案的第二陶瓷生片；通过将第一陶瓷生片和第二陶瓷生片堆叠为使第一内电极图案和第二内电极图案在厚度方向上交替布置来形成陶瓷生片堆叠体；切割陶瓷生片堆叠体，以具有使第一内电极图案和第二内电极图案的在宽度方向上的端部暴露的侧表面；在使第一内电极图案的端部和第二内电极图案的端部暴露的侧表面上形成第一侧边缘部和第二侧边缘部，以制备切割堆叠体；以及烧结切割堆叠体，以制备包括介电层以及内电极的陶瓷主体。陶瓷主体包括有效部以及形成在有效部的上表面和下表面上的覆盖部，有效部包括被布置为彼此相对且介电层介于内电极之间以形成电容的多个内电极，并且第一侧边缘部和第二侧边缘部分别被划分为与所述第一侧边缘部和所述第二侧边缘部中的每者的外侧表面相邻的第一区域以及与暴露的内电极相邻的第二区域。第二区域中的每单位面积的孔隙的数量小于第一区域中的每单位面积的孔隙的数量。
在下文中，将描述根据本公开的另一实施例的制造多层陶瓷电容器的方法。
如图7A中所示，可在陶瓷生片211上以预定间隔形成多个条形第一内电极图案221。多个条形第一内电极图案221可形成为彼此平行。
陶瓷生片211可利用包括陶瓷粉末颗粒、有机溶剂和有机粘合剂的陶瓷膏形成。
陶瓷粉末颗粒可以是具有高介电常数的材料，但不限于此。其示例可包括钛酸钡(BaTiO3)基材料、铅复合钙钛矿基材料、钛酸锶(SrTiO3)基材料等，并且优选可使用钛酸钡(BaTiO3)基粉末颗粒。当烧结陶瓷生片211时，可形成构成陶瓷主体110的介电层111。
条形第一内电极图案221可通过包含导电金属的内电极膏形成。导电金属可以是镍(Ni)、铜(Cu)、钯(Pd)或它们的合金，但不限于此。
在陶瓷生片211上形成条形第一内电极图案221的方法不受具体限制，但可通过诸如丝网印刷法或凹版印刷法的印刷方法形成。
此外，尽管未示出，但可在另一陶瓷生片211上以预定间隔形成多个条形第二内电极图案222。
在下文中，其上形成有第一内电极图案221的陶瓷生片可被称作第一陶瓷生片，其上形成有第二内电极图案222的陶瓷生片可被称作第二陶瓷生片。
接着，如图7B中所示，可将第一陶瓷生片和第二陶瓷生片交替地堆叠为使条形第一内电极图案221和条形第二内电极图案222交替地堆叠。
条形第一内电极图案221可成为第一内电极121，条形第二内电极图案222可成为第二内电极122。
根据本公开的另一实施例，第一陶瓷生片和第二陶瓷生片中的每者的厚度(td)可为0.6μm或更小，并且第一内电极图案和第二内电极图案中的每者的厚度(te)可为0.5μm或更小。
由于本公开的特征可在于一种超小的高电容多层陶瓷电容器具有厚度为0.4μm或更小的介电层以及厚度为0.4μm或更小的内电极，因此第一陶瓷生片和第二陶瓷生片中的每者的厚度(td)可为0.6μm或更小，并且第一内电极图案和第二内电极图案中的每者的厚度(te)可为0.5μm或更小。
图7C是示出根据本公开的实施例的堆叠有第一陶瓷生片和第二陶瓷生片的陶瓷生片堆叠体220的截面图，图7D是示出堆叠有第一陶瓷生片和第二陶瓷生片的陶瓷生片堆叠体220的透视图。
参照图7C和图7D，其上印刷有多个平行的条形第一内电极图案221的第一陶瓷生片和其上印刷有多个平行的条形第二内电极图案222的第二陶瓷生片可彼此交替地堆叠。
具体地，可将第一陶瓷生片和第二陶瓷生片堆叠为：使印刷在第一陶瓷生片上的条形第一内电极图案221的中央部分与印刷在第二陶瓷生片上的条形第二内电极图案222之间的间隔彼此叠置。
接着，如图7D中所示，可将陶瓷生片堆叠体220切割为使多个条形第一内电极图案221和多个条形第二内电极图案222交叉。例如，陶瓷生片堆叠体220可通过沿着彼此正交的切割线C1-C1和C2-C2执行切割而成为堆叠体210。
具体地，条形第一内电极图案221和条形第二内电极图案222可被划分为在长度方向上被切割并且具有恒定宽度的多个内电极。在这种情况下，堆叠的陶瓷生片也可与内电极图案一起被切割。因此，介电层可形成为具有与内电极的宽度相同的宽度。
还可沿着切割线C2-C2按照单个陶瓷主体的尺寸进行切割。例如，可在形成第一侧边缘部和第二侧边缘部之前通过沿着切割线C2-C2将棒形堆叠体切割为单个陶瓷主体的尺寸来形成堆叠体210。
例如，通过沿着第二内电极图案之间的预定间隔与第一内电极图案的中央部分之间的重叠线进行切割，棒形堆叠体可被切割并分为堆叠体210。因此，形成的第一内电极和第二内电极中的每者的一端可从切割表面交替地暴露。
之后，可在堆叠体210的第一侧表面上形成第一侧边缘部，可在堆叠体210的第二侧表面上形成第二侧边缘部。
接着，如图7E中所示，可在堆叠体210的第一侧表面上形成第一侧边缘部的第二区域212b。
具体地，在形成第一侧边缘部的第二区域212b的方法中，可将用于侧表面的陶瓷生片设置在橡胶材料的冲压弹性材料300上。
接着，堆叠体210可旋转90度，使得堆叠体210的第一侧表面面向用于侧表面的陶瓷生片，然后，可将堆叠体210紧密地压靠在用于侧表面的陶瓷生片上。
当将堆叠体210压靠在用于侧表面的陶瓷生片上以将用于侧表面的陶瓷生片转印到堆叠体210时，由于橡胶材料的冲压弹性材料300，可将用于侧表面的陶瓷生片形成为直到堆叠体210的侧边缘部，并且可切割剩余部分。
因此，如图7F中所示，可在堆叠体210的第一侧表面上形成第一侧边缘部的第二区域212b。
之后，可旋转堆叠体210，以在堆叠体210的第二侧表面上形成第二侧边缘部的第二区域。
接着，如图7G中所示，可在堆叠体210的第一侧表面上形成第一侧边缘部的第一区域212a。
在堆叠体210的第一侧表面上形成第一侧边缘部的第一区域212a的方法可与如上所述的在堆叠体210的第一侧表面上形成第一侧边缘部的第二区域212b的方法相同。
接着，可焙烧和烧结在堆叠体210的两个侧表面上具有第一侧边缘部和第二侧边缘部的堆叠体，以形成包括介电层以及第一内电极和第二内电极的陶瓷主体。
在下文中，可在陶瓷主体的使第一内电极从其暴露的第三侧表面上和陶瓷主体的使第二内电极从其暴露的第四侧表面上分别形成外电极。
根据本公开的另一实施例，用于侧表面的陶瓷生片可相对薄并且厚度偏差可相对小，以确保相对大尺寸的电容形成部分。
具体地，在烧结操作之后，由于第一侧边缘部112的平均厚度和第二侧边缘部113的平均厚度可大于或等于2μm且小于或等于15μm，因此第一侧边缘部112的厚度偏差和第二侧边缘部113的厚度偏差可相对小。
结果，可实现高电容多层陶瓷电容器。
为了避免重复，这里将省略与本公开的上述实施例的特征相同的特征的描述。
在下文中，将参照试验示例更详细地描述本公开，这样的试验示例仅在于提供本公开的具体理解，并且本公开不受试验示例限制。
试验示例
根据本公开的实施例，分别提供了对比示例和发明示例，在对比示例中，形成通常的侧边缘部，在发明示例中，形成包括具有不同尺寸的介电晶粒的第一区域和第二区域的侧边缘部。
如在以上发明示例中，通过将用于侧表面的陶瓷生片分别附着到陶瓷生片堆叠体的使内电极在宽度方向上从其暴露的电极暴露部分以形成侧边缘部，来形成陶瓷主体。
通过在使片的变形最小化条件下对其施加恒定温度和恒定压力，将用于侧表面的陶瓷生片附着到陶瓷生片堆叠体的两个侧表面，来制备具有0603尺寸(长×宽×高：0.6mm×0.3mm×0.3mm)的多层陶瓷电容器生片。
使由此制备的多层陶瓷电容器样品在氮气气氛下且在400℃或更低的温度下经受焙烧处理，在1200℃或更低的烧结温度以及0.5％或更低的H2浓度的条件下进行烧结，并且可确认与电特性有关的缺陷(诸如绝缘电阻和防潮性)以及外观缺陷等。
图8是比较根据本公开的发明示例和对比示例的防潮可靠性测试的结果的曲线图。
图8的(a)部分示出了使用通常的多层陶瓷电容器结构的对比示例，在对比示例中，侧边缘部中包括的孔隙的数量不存在差异，图8的(b)部分示出了发明示例，在发明示例中，在侧边缘部112和113中，第二区域112b和113b中的每单位面积的孔隙的数量小于第一区域112a和113a中的每单位面积的孔隙的数量。
可以看出，对比示例具有防潮可靠性的问题，并且在发明示例中具有优异的防潮可靠性。
根据本公开的实施例，第一侧边缘部和第二侧边缘部可被划分为与所述第一侧边缘部和所述第二侧边缘部中的每者的外侧表面相邻的第一区域以及与在陶瓷主体的第一表面和第二表面上暴露的内电极相邻的第二区域。第二区域中的每单位面积的孔隙的数量小于第一区域中的每单位面积的孔隙的数量，从而改善防潮可靠性。
此外，由于可将第一区域中包括的介电晶粒的尺寸控制为小于第二区域中包括的介电晶粒的尺寸，因此可形成高韧性间隙片，并且可改善安装裂纹。
此外，可调节侧边缘部的与陶瓷主体的在宽度方向上的侧表面相邻的区域中包括的镁(Mg)的含量，以改善防潮可靠性。
覆盖部可包括与陶瓷主体的外表面相邻的第一区域以及与多个内电极之中的设置在最外面的内电极相邻的第二区域，并且可调节第一区域和第二区域中包括的镁(Mg)的含量和孔隙的数量，以改善防潮可靠性。
虽然上面已经示出和描述了示例实施例，但是对于本领域技术人员将显而易见的是，在不脱离本公开的如由所附的权利要求限定的范围的情况下，可做出变型和改变。

Claims (17)

1.一种多层陶瓷电容器，包括：
陶瓷主体，包括介电层，并且包括彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面且彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面且彼此相对的第五表面和第六表面；
多个内电极，设置在所述陶瓷主体中，从所述第一表面和所述第二表面暴露，并且具有从所述第三表面或所述第四表面暴露的一端；以及
第一侧边缘部和第二侧边缘部，分别布置在所述内电极的从所述第一表面暴露的端部和从所述第二表面暴露的端部上，
其中，所述陶瓷主体包括有效部和覆盖部，所述有效部包括被布置为彼此相对且所述介电层介于内电极之间以形成电容的多个所述内电极，所述覆盖部分别设置在所述有效部的上表面和下表面上，
所述第一侧边缘部和所述第二侧边缘部分别包括与所述第一侧边缘部和所述第二侧边缘部中的每者的外侧表面相邻的第一区域以及与从所述第一表面和所述第二表面暴露的所述内电极相邻的第二区域，其中，所述第二区域中的每单位面积的孔隙的数量小于所述第一区域中的每单位面积的孔隙的数量，
其中，所述第一区域和所述第二区域包括镁，所述介电层的厚度为0.4μm或更小。
2.根据权利要求1所述的多层陶瓷电容器，其中，所述第二区域中的每单位面积的孔隙的数量与所述第一区域中的每单位面积的孔隙的数量的比为0.8或更小。
3.根据权利要求1所述的多层陶瓷电容器，其中，所述覆盖部分别包括与所述陶瓷主体的所述第五表面和所述第六表面相邻的第一区域以及与所述有效部相邻的第二区域，其中，所述覆盖部中的每者的所述第二区域中的每单位面积的孔隙的数量小于所述覆盖部中的每者的所述第一区域中的每单位面积的孔隙的数量。
4.根据权利要求3所述的多层陶瓷电容器，其中，所述覆盖部中的每者的所述第二区域中的每单位面积的孔隙的数量与所述覆盖部中的每者的所述第一区域中的每单位面积的孔隙的数量的比为0.8或更小。
5.根据权利要求3所述的多层陶瓷电容器，其中，所述覆盖部中的每者的所述第二区域中包括的镁的含量大于所述覆盖部中的每者的所述第一区域中包括的镁的含量。
6.根据权利要求1所述的多层陶瓷电容器，其中，所述内电极中的每个内电极的厚度为0.4μm或更小。
7.根据权利要求1所述的多层陶瓷电容器，其中，所述第一区域的厚度为12μm或更小，并且所述第二区域的厚度为3μm或更小。
8.根据权利要求1所述的多层陶瓷电容器，其中，所述第二区域中包括的镁的含量大于所述第一区域中包括的镁的含量。
9.根据权利要求1所述的多层陶瓷电容器，其中，所述第一区域中包括的介电晶粒的平均尺寸小于所述第二区域中包括的介电晶粒的平均尺寸。
10.一种多层陶瓷电容器，包括：
陶瓷主体，包括介电层，并且包括彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面且彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面且彼此相对的第五表面和第六表面；
多个内电极，设置在所述陶瓷主体中，从所述第一表面和所述第二表面暴露，并且具有从所述第三表面或所述第四表面暴露的一端；以及
第一侧边缘部和第二侧边缘部，分别布置在所述内电极的从所述第一表面暴露的端部和从所述第二表面暴露的端部上，
其中，所述陶瓷主体包括有效部和覆盖部，所述有效部包括被布置为彼此相对且所述介电层介于内电极之间以形成电容的多个所述内电极，所述覆盖部分别设置在所述有效部的上表面和下表面上，
所述第一侧边缘部和所述第二侧边缘部分别包括与所述第一侧边缘部和所述第二侧边缘部中的每者的外侧表面相邻的第一区域以及与从所述第一表面和所述第二表面暴露的所述内电极相邻的第二区域，其中，所述第二区域中的每单位面积的孔隙的数量小于所述第一区域中的每单位面积的孔隙的数量，
其中，所述第一区域和所述第二区域包括镁，所述内电极中的每个的厚度为0.4μm或更小。
11.根据权利要求10所述的多层陶瓷电容器，其中，所述第二区域中的每单位面积的孔隙的数量与所述第一区域中的每单位面积的孔隙的数量的比为0.8或更小。
12.根据权利要求10所述的多层陶瓷电容器，其中，所述覆盖部分别包括与所述陶瓷主体的所述第五表面和所述第六表面相邻的第一区域以及与所述有效部相邻的第二区域，其中，所述覆盖部中的每者的所述第二区域中的每单位面积的孔隙的数量小于所述覆盖部中的每者的所述第一区域中的每单位面积的孔隙的数量。
13.根据权利要求12所述的方法，其中，所述覆盖部中的每者的所述第二区域中的每单位面积的孔隙的数量与所述覆盖部中的每者的所述第一区域中的每单位面积的孔隙的数量的比为0.8或更小。
14.根据权利要求12所述的方法，其中，所述覆盖部中的每者的所述第二区域中包括的镁的含量大于所述覆盖部中的每者的所述第一区域中包括的镁的含量。
15.根据权利要求10所述的多层陶瓷电容器，其中，所述第一区域的厚度为12μm或更小，并且所述第二区域的厚度为3μm或更小。
16.根据权利要求1所述的多层陶瓷电容器，其中，所述第二区域中包括的镁的含量大于所述第一区域中包括的镁的含量。
17.根据权利要求1所述的多层陶瓷电容器，其中，所述第一区域中包括的介电晶粒的平均尺寸小于所述第二区域中包括的介电晶粒的平均尺寸。
CN202111279577.7A 2019-07-01 2019-12-05 多层陶瓷电容器 Pending CN113990662A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0078902 2019-07-01
KR1020190078902A KR20190116119A (ko) 2019-07-01 2019-07-01 적층 세라믹 커패시터 및 그 제조 방법
CN201911235343.5A CN112185698B (zh) 2019-07-01 2019-12-05 多层陶瓷电容器及制造多层陶瓷电容器的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201911235343.5A Division CN112185698B (zh) 2019-07-01 2019-12-05 多层陶瓷电容器及制造多层陶瓷电容器的方法

Publications (1)

Publication Number Publication Date
CN113990662A true CN113990662A (zh) 2022-01-28

Family

ID=68171851

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111279577.7A Pending CN113990662A (zh) 2019-07-01 2019-12-05 多层陶瓷电容器
CN201911235343.5A Active CN112185698B (zh) 2019-07-01 2019-12-05 多层陶瓷电容器及制造多层陶瓷电容器的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201911235343.5A Active CN112185698B (zh) 2019-07-01 2019-12-05 多层陶瓷电容器及制造多层陶瓷电容器的方法

Country Status (4)

Country Link
US (2) US11170936B2 (zh)
JP (1) JP2021010000A (zh)
KR (1) KR20190116119A (zh)
CN (2) CN113990662A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116113A (ko) 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190116119A (ko) * 2019-07-01 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20210081668A (ko) * 2019-12-24 2021-07-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2021174829A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174822A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
KR20220059150A (ko) * 2020-11-02 2022-05-10 삼성전기주식회사 적층형 커패시터
KR20220098620A (ko) * 2021-01-04 2022-07-12 삼성전기주식회사 적층형 전자 부품
JP2022125694A (ja) * 2021-02-17 2022-08-29 株式会社村田製作所 積層セラミックコンデンサ
CN113822892B (zh) * 2021-11-24 2022-02-08 腾讯科技（深圳）有限公司 仿真雷达的评测方法、装置、设备及计算机存储介质
KR20230090738A (ko) * 2021-12-15 2023-06-22 삼성전기주식회사 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터
WO2024057733A1 (ja) * 2022-09-12 2024-03-21 太陽誘電株式会社 積層セラミック電子部品及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278557A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層セラミック電子部品
CN103854858A (zh) * 2012-12-04 2014-06-11 三星电机株式会社 多层陶瓷电容器以及用于安装该多层陶瓷电容器的板
US20180182555A1 (en) * 2016-12-26 2018-06-28 Taiyo Yuden Co., Ltd. Multi-Layer Ceramic Capacitor and Method of Producing the Same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2915796B1 (fr) 2007-05-03 2009-06-12 Siemens Vdo Automotive Sas Dispositif de suppression du phenomene d'interferences entre zones de detection capacitives d'un capteur
KR101120004B1 (ko) 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
KR101523630B1 (ko) 2009-12-11 2015-05-28 가부시키가이샤 무라타 세이사쿠쇼 적층형 세라믹 전자부품
KR101565640B1 (ko) * 2013-04-08 2015-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101514512B1 (ko) 2013-04-08 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
KR102145315B1 (ko) * 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6416744B2 (ja) * 2015-12-15 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6345208B2 (ja) * 2016-02-18 2018-06-20 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US10020117B2 (en) * 2016-02-18 2018-07-10 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same
JP6500801B2 (ja) 2016-02-18 2019-04-17 株式会社村田製作所 電子部品の製造方法
JP6996854B2 (ja) * 2017-03-08 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP7036430B2 (ja) * 2018-05-09 2022-03-15 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US10971302B2 (en) * 2018-06-19 2021-04-06 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of the same
KR20190116113A (ko) * 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190116119A (ko) * 2019-07-01 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278557A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層セラミック電子部品
CN103854858A (zh) * 2012-12-04 2014-06-11 三星电机株式会社 多层陶瓷电容器以及用于安装该多层陶瓷电容器的板
US20180182555A1 (en) * 2016-12-26 2018-06-28 Taiyo Yuden Co., Ltd. Multi-Layer Ceramic Capacitor and Method of Producing the Same

Also Published As

Publication number Publication date
KR20190116119A (ko) 2019-10-14
US11170936B2 (en) 2021-11-09
CN112185698B (zh) 2022-11-18
US11587732B2 (en) 2023-02-21
US20220028612A1 (en) 2022-01-27
JP2021010000A (ja) 2021-01-28
CN112185698A (zh) 2021-01-05
US20210005382A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
CN112185698B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN112117126B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
US11551866B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR101474138B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
CN112563026B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN110828171B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN110828166B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN103887063A (zh) 多层陶瓷电子器件
CN110828163A (zh) 多层陶瓷电容器及制造该多层陶瓷电容器的方法
KR20230040972A (ko) 적층 세라믹 커패시터 및 그 제조 방법
CN110853921B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination