JP6996854B2 - 積層セラミックコンデンサ及びその製造方法 - Google Patents

積層セラミックコンデンサ及びその製造方法 Download PDF

Info

Publication number
JP6996854B2
JP6996854B2 JP2017043820A JP2017043820A JP6996854B2 JP 6996854 B2 JP6996854 B2 JP 6996854B2 JP 2017043820 A JP2017043820 A JP 2017043820A JP 2017043820 A JP2017043820 A JP 2017043820A JP 6996854 B2 JP6996854 B2 JP 6996854B2
Authority
JP
Japan
Prior art keywords
ceramic
side margin
laminated
magnesium
ceramic layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017043820A
Other languages
English (en)
Other versions
JP2018148118A (ja
Inventor
大輔 坂手
高太郎 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017043820A priority Critical patent/JP6996854B2/ja
Priority to TW107106108A priority patent/TWI743317B/zh
Priority to KR1020180022739A priority patent/KR20180102998A/ko
Priority to US15/909,680 priority patent/US10522293B2/en
Priority to CN201810191188.0A priority patent/CN108573811B/zh
Publication of JP2018148118A publication Critical patent/JP2018148118A/ja
Priority to JP2021203897A priority patent/JP7238086B2/ja
Application granted granted Critical
Publication of JP6996854B2 publication Critical patent/JP6996854B2/ja
Priority to KR1020230019990A priority patent/KR20230025846A/ko
Priority to JP2023031253A priority patent/JP2023065579A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes

Description

本発明は、サイドマージン部が後付けされる積層セラミックコンデンサ及びその製造方法に関する。
積層セラミックコンデンサの製造方法において内部電極の周囲を保護する保護部(サイドマージン部)を後付けする技術が知られている。例えば、特許文献1には、側面に内部電極が露出したセラミック素体を作製し、このセラミック素体の側面に保護部を設ける技術が開示されている。
また、特許文献2には、Niで形成された内部電極の側面近傍の領域に酸化化合物を生成することにより、耐湿性を向上する技術が開示されている。
より詳細に、特許文献2に記載の技術では、焼成前の側面側ギャップ部にMg含有率の高いセラミックスを用いる。これにより、内部電極の側面近傍の領域では、Niが側面側ギャップ部から由来するMgとともに酸化化合物を生成することにより、内部電極と側面側ギャップ部との境界部が充填され、耐湿性が向上する。
特開2014-143392号公報 特開2009-016796号公報
焼成温度の低い内部電極が配置されていない保護部では、焼結性が低くなりやすい。焼結性が不充分な保護部では、剥離などの不具合が発生しやすくなる。保護部において焼結性を確保するためには、焼結性を向上させる作用を有するマグネシウムを保護部に多く含ませることが有効である。
この一方で、マグネシウムは、焼成時の粒成長を阻害する作用を有する。このため、内部電極の間に配置されたセラミック層にマグネシウムが多く含まれると、セラミック層における結晶粒が微細になることにより、容量が低下しやすくなる。このため、セラミック層では、マグネシウムの量が多いことは好ましくない。
この点、特許文献2に記載の技術では、充分な酸化化合物を形成しつつ側面側ギャップ部の焼結性を確保するためには、側面側ギャップ部におけるマグネシウムの量を多くする必要がある。ところが、側面側ギャップ部におけるマグネシウムの量が多いと、焼成時におけるセラミック層へのマグネシウムの拡散量が多くなるため、容量が低下しやすくなる。
以上のような事情に鑑み、本発明の目的は、容量及び焼結性を損なわずに高い信頼性が得られる積層セラミックコンデンサ及びその製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、積層部と、サイドマージン部と、接合部と、を具備する。
上記積層部は、第1方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置され、ニッケルを主成分とする複数の内部電極と、を有する。
上記サイドマージン部は、上記第1方向に直交する第2方向から上記積層部を覆う。
上記接合部は、上記積層部と上記サイドマージン部との間に配置され、上記複数のセラミック層及び上記サイドマージン部よりもマグネシウム濃度が高い。
上記複数の内部電極は、上記接合部に隣接し、ニッケル及びマグネシウムを含む酸化領域を有してもよい。
この構成は、焼成前の接合部におけるマグネシウム濃度を複数のセラミック層及びサイドマージン部よりも高くしておくことにより実現可能である。
この積層セラミックコンデンサでは、焼成時に接合部から積層部にマグネシウムが拡散するため、接合部に隣接する領域に的確にマグネシウムが供給される。このため、複数の内部電極にニッケル及びマグネシウムを含む酸化領域が効率よく形成される。これにより、複数の内部電極間のショートが発生しにくくなるため、積層セラミックコンデンサの信頼性が向上する。
また、この積層セラミックコンデンサでは、焼成時に接合部からサイドマージン部にもマグネシウムが拡散するため、サイドマージン部におけるマグネシウム濃度が高くなる。更に、サイドマージン部と積層部との間にサイドマージン部よりもマグネシウム濃度が高い接合部が配置されているため、焼成時にサイドマージン部から積層部へのマグネシウムの移動が生じにくい。したがって、サイドマージン部における高いマグネシウム濃度と、積層部における低いマグネシウム濃度と、を両立することができる。
このように、この積層セラミックコンデンサでは、容量及び焼結性を損なわずに高い信頼性が得られる
上記サイドマージン部の上記第2方向の中央部では、上記複数のセラミック層の上記第2方向の中央部よりもマグネシウム濃度が高くてもよい。
この構成では、サイドマージン部のマグネシウム濃度が高いため、サイドマージン部における良好な焼結性が得られる。また、複数のセラミック層のマグネシウム濃度が低いため、大容量が得られる。
上記複数のセラミック層及び上記サイドマージン部では、上記接合部に向けてマグネシウム濃度が高くなっていてもよい。
本発明の一形態に係る積層セラミックコンデンサの製造方法では、第1方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された複数の内部電極と、を有する未焼成の積層チップが用意される。
上記第1方向に直交する第2方向を向いた上記積層チップの側面に、サイドマージン部を、上記複数のセラミック層及び上記サイドマージン部よりもマグネシウム濃度が高い接合部を介して設けることによりセラミック素体が作製される。
上記セラミック素体が焼成される。
容量及び焼結性を損なわずに高い信頼性が得られる積層セラミックコンデンサ及びその製造方法を提供することができる。
本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図1のA-A'線に沿った断面図である。 上記積層セラミックコンデンサの図1のB-B'線に沿った断面図である。 上記積層セラミックコンデンサのセラミック素体におけるマグネシウム濃度の分布を示すグラフである。 上記積層セラミックコンデンサの図3の領域Pを拡大して示す部分断面図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程におけるマグネシウムの拡散挙動を示す部分断面図である。 上記実施形態の実施例に係る積層セラミックコンデンサのセラミック素体におけるマグネシウム濃度の分布の評価結果を示すグラフである。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
[積層セラミックコンデンサ10の全体構成]
図1~3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA-A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB-B'線に沿った断面図である。
積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を具備する。セラミック素体11は、典型的には、X軸方向を向いた2つの端面と、Y軸方向を向いた2つの側面と、Z軸方向を向いた2つの主面と、を有する。セラミック素体11の各面を接続する稜部は面取りされている。
なお、セラミック素体11の形状は、上記のものに限定されない。つまり、セラミック素体11は、図1~3に示すような直方体形状でなくてもよい。例えば、セラミック素体11の各面は曲面であってもよく、セラミック素体11は全体として丸みを帯びた形状であってもよい。
外部電極14,15は、セラミック素体11のX軸方向両端面を覆い、X軸方向両端面に接続する4つの面(2つの主面及び2つの側面)に延出している。これにより、外部電極14,15のいずれにおいても、X-Z平面に平行な断面及びX-Y平面に平行な断面の形状がU字状となっている。
セラミック素体11は、積層部16と、サイドマージン部17と、接合部18と、を有する。サイドマージン部17は、積層部16のY軸方向を向いた両側面の全領域をそれぞれ覆っている。接合部18は、積層部16とサイドマージン部17との間に配置され、積層部16とサイドマージン部17とを接合している。
積層部16は、容量形成部19と、カバー部20と、を有する。カバー部20は、容量形成部19のZ軸方向上下面をそれぞれ覆っている。容量形成部19は、複数のセラミック層21と、複数の第1内部電極12と、複数の第2内部電極13と、を有する。カバー部20には、内部電極12,13が設けられていない。
内部電極12,13は、ニッケル(Ni)を主成分とし、複数のセラミック層21の間に、Z軸方向に沿って交互に配置されている。第1内部電極12は、第1外部電極14に接続され、第2外部電極15から離間している。第2内部電極13は、第2外部電極15に接続され、第1外部電極14から離間している。
このように、セラミック素体11では、容量形成部19における外部電極14,15が設けられたX軸方向両端面以外の面がサイドマージン部17及びカバー部20によって覆われている。サイドマージン部17及びカバー部20は、主に、容量形成部19の周囲を保護し、内部電極12,13の絶縁性を確保する機能を有する。
容量形成部19における内部電極12,13間のセラミック層21は、誘電体セラミックスによって形成されている。積層セラミックコンデンサ10では、容量形成部19における容量を大きくするために、セラミック層21を構成する誘電体セラミックスとして高誘電率のものが用いられる。
より具体的に、積層セラミックコンデンサ10では、セラミック層21を構成する高誘電率の誘電体セラミックスとして、チタン酸バリウム(BaTiO)系材料の多結晶体、つまりバリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の多結晶体を用いる。これにより、積層セラミックコンデンサ10では大容量が得られる。
なお、セラミック層21は、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸マグネシウム(MgTiO)系、ジルコン酸カルシウム(CaZrO)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)系、ジルコン酸バリウム(BaZrO)系、酸化チタン(TiO)系などで構成してもよい。
サイドマージン部17、接合部18、及びカバー部20も、誘電体セラミックスによって形成されている。サイドマージン部17、接合部18、及びカバー部20を形成する材料は、絶縁性セラミックスであればよいが、セラミック層21と同様の誘電体セラミックスを用いることよりセラミック素体11における内部応力が抑制される。
上記の構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層21に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。
なお、本実施形態に係る積層セラミックコンデンサ10の構成は、図1~3に示す構成に限定されず、適宜変更可能である。例えば、内部電極12,13の枚数やセラミック層21の厚さは、積層セラミックコンデンサ10に求められるサイズや性能に応じて、適宜決定可能である。
[セラミック素体11の詳細]
図4は、セラミック素体11のY-Z平面に平行な断面におけるY軸方向に沿ったマグネシウム(Mg)濃度の分布を示すグラフである。なお、図4では、積層部16におけるマグネシウム濃度として、セラミック層21のZ軸方向中央部におけるマグネシウム濃度を示している。
図4に示すように、セラミック素体11におけるY軸方向に沿ったマグネシウム濃度の分布は、接合部18においてピークを持っている。つまり、セラミック素体11では、接合部18においてセラミック層21及びサイドマージン部17よりもマグネシウム濃度が高くなっている。
より詳細に、セラミック層21は、凹状のマグネシウム濃度の分布を有する。つまり、セラミック層21のマグネシウム濃度は、Y軸方向の中央部から接合部18に向けて上昇している。したがって、セラミック層21では、Y軸方向の中央部においてマグネシウム濃度が低く、接合部18に隣接する領域においてマグネシウム濃度が高い。
マグネシウムは、焼成時にセラミック層21の粒成長を抑制する作用を有する。このため、セラミック層21では、マグネシウム濃度が低いY軸方向の中央部において大きい結晶粒が得られやすい。これにより、各セラミック層21における比誘電率εが大きくなるため、積層セラミックコンデンサ10では容量が確保されやすい。
また、積層部16では、内部電極12,13間のショートが発生しやすい接合部18に隣接する領域において、セラミック層21のマグネシウム濃度が高く、セラミック層21の結晶粒が小さく保たれる。これにより、内部電極12,13間における高い絶縁性が得られるため、積層セラミックコンデンサ10の信頼性が向上する。
図5は、セラミック素体11の図3の一点鎖線で囲んだ領域Pを拡大して示す部分断面図である。内部電極12,13の接合部18に隣接する領域には、導電性の低い酸化領域12a,13aが形成されている。酸化領域12a、13aは、ニッケル及びマグネシウムを含み、典型的にはニッケル及びマグネシウムを含む三元酸化物で構成される。
この構成により、積層セラミックコンデンサ10の製造過程において、積層部16のY軸方向を向いた側面に導電性の異物が付着した場合や、積層部16の変形によって酸化領域12a,13a同士が近接又は接触した場合にも、内部電極12,13間のショートが発生しにくい。これにより、積層セラミックコンデンサ10の信頼性が更に向上する。
また、マグネシウムは、誘電体セラミックスの焼結性を向上させる作用を有する。このため、セラミック層21よりも焼結性が確保されにくいサイドマージン部17では、セラミック層21よりもマグネシウム濃度を高くすることが好ましい。これにより、サイドマージン部17の積層部16からの剥離などの不良を防止することができる。
セラミック層21及びサイドマージン部17のマグネシウム濃度は、例えば、Y軸方向の中央部において比較することができる。つまり、サイドマージン部17のY軸方向の中央部のマグネシウム濃度を、セラミック層21のY軸方向の中央部のマグネシウム濃度よりも高くすることができる。
また、サイドマージン部17では、Y軸方向外側ほど焼成時に熱が加わりやすいため、焼結性が確保されやすい。このため、図4に示すように、サイドマージン部17では、接合部18からY軸方向外側に向けてマグネシウム濃度が低くなっていることが好ましい。これにより、マグネシウムの使用量を抑制することができる。
[積層セラミックコンデンサ10の製造方法]
図6は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図7~12は、積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図6に沿って、図7~12を適宜参照しながら説明する。
(ステップS01:セラミックシート準備)
ステップS01では、容量形成部19を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部20を形成するための第3セラミックシート103と、を準備する。セラミックシート101,102,103は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。
セラミックシート101,102,103は、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。セラミックシート101,102には、マグネシウムが含まれていることは必須ではないが、必要に応じて少量のマグネシウムが含まれていてもよい。
図7は、セラミックシート101,102,103の平面図である。この段階では、セラミックシート101,102,103が、個片化されていない大判のシートとして構成される。図7には、各積層セラミックコンデンサ10ごとに個片化する際の切断線Lx,Lyが示されている。切断線LxはX軸に平行であり、切断線LyはY軸に平行である。
図7に示すように、第1セラミックシート101には第1内部電極12に対応する未焼成の第1内部電極112が形成され、第2セラミックシート102には第2内部電極13に対応する未焼成の第2内部電極113が形成されている。なお、カバー部20に対応する第3セラミックシート103には内部電極が形成されていない。
内部電極112,113は、任意の導電性ペーストをセラミックシート101,102に塗布することによって形成することができる。導電性ペーストの塗布方法は、公知の技術から任意に選択可能である。例えば、導電性ペーストの塗布には、スクリーン印刷法やグラビア印刷法を用いることができる。
内部電極112,113には、切断線Lyに沿ったX軸方向の隙間が、切断線Ly1本置きに形成されている。第1内部電極112の隙間と第2内部電極113の隙間とはX軸方向に互い違いに配置されている。つまり、第1内部電極112の隙間を通る切断線Lyと第2内部電極113の隙間を通る切断線Lyとが交互に並んでいる。
(ステップS02:積層)
ステップS02では、ステップS01で準備したセラミックシート101,102,103を、図8に示すように積層することにより積層シート104を作製する。積層シート104では、容量形成部19に対応する第1セラミックシート101及び第2セラミックシート102がZ軸方向に交互に積層されている。
また、積層シート104では、交互に積層されたセラミックシート101,102のZ軸方向上下面にカバー部20に対応する第3セラミックシート103が積層される。なお、図8に示す例では、第3セラミックシート103がそれぞれ3枚ずつ積層されているが、第3セラミックシート103の枚数は適宜変更可能である。
積層シート104は、セラミックシート101,102,103を圧着することにより一体化される。セラミックシート101,102,103の圧着には、例えば、静水圧加圧や一軸加圧などを用いることが好ましい。これにより、積層シート104を高密度化することが可能である。
(ステップS03:切断)
ステップS03では、ステップS02で得られた積層シート104を、図9に示すように切断線Lx,Lyに沿って切断することにより、未焼成の積層チップ116を作製する。積層チップ116は、焼成後の積層部16に対応する。積層シート104の切断には、例えば、回転刃や押し切り刃などを用いることができる。
より詳細に、積層シート104は、保持部材Cによって保持された状態で、切断線Lx,Lyに沿って切断される。これにより、積層シート104が個片化され、積層チップ116が得られる。このとき、保持部材Cは切断されておらず、各積層チップ116は保持部材Cによって接続されている。
図10は、ステップS03で得られる積層チップ116の斜視図である。積層チップ116には、容量形成部119及びカバー部120が形成されている。積層チップ116では、切断面であるY軸方向を向いた両側面に内部電極112,113が露出している。内部電極112,113の間にはセラミック層121が形成されている。
(ステップS04:サイドマージン部形成)
ステップS04では、ステップS03で得られた積層チップ116における内部電極112,113が露出した側面に、未焼成の接合部118を介して未焼成のサイドマージン部117を設けることにより、未焼成のセラミック素体111を作製する。サイドマージン部117は、セラミックシートから形成される。
ステップS04では、ステップS03における積層チップ116の切断面であるY軸方向を向いた両側面にサイドマージン部117が設けられる。このため、ステップS04では、予め保持部材Cから積層チップ116を剥がし、積層チップ116の向きを90度回転させておくことが好ましい。
接合部118では、セラミック層121を構成するセラミックシート101,102及びサイドマージン部117を構成するセラミックシートよりもマグネシウム濃度が高い。これにより、接合部118は、焼成時に、積層チップ116及びサイドマージン部117に対するマグネシウムの供給源として機能する。
サイドマージン部117を形成するセラミックシートは、焼成時に接合部118から供給されるマグネシウムのみでは充分な焼結性が得られない場合には、予め所定量のマグネシウムを含んでいてもよい。サイドマージン部117のマグネシウム濃度は、接合部118よりも低い範囲内において適宜決定可能である。
また、接合部118は、積層チップ116とサイドマージン部117とを良好に結合し、焼成時に積層チップ116及びサイドマージン部117におけるクラックや剥離などの発生を防止する機能を有する。この機能を実現するための接合部118の構成の具体例については次項(ステップS05)において説明する。
(ステップS05:焼成)
ステップS05では、ステップS04で得られた未焼成のセラミック素体111を焼結させることにより、図1~3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。つまり、ステップS05により、積層チップ116が積層部16になり、サイドマージン部117がサイドマージン部17になり、接合部118が接合部18になる。
ステップS05における焼成温度は、セラミック素体111の焼結温度に基づいて決定可能である。例えば、誘電体セラミックスとしてチタン酸バリウム系材料を用いる場合には、焼成温度を1000~1300℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
図12は、焼成時におけるマグネシウムの拡散挙動を示す部分断面図である。図12に示すように接合部118に含まれるマグネシウムが、積層チップ116及びサイドマージン部117の双方に拡散する。これにより、焼成後のセラミック素体11では、図4に示すような特徴的なマグネシウム濃度の分布が得られる。
また、図12に示すように、焼成時には、接合部118に含まれるマグネシウムが内部電極112,113のY軸方向の端部に供給され、内部電極112,113を構成するニッケルがマグネシウム及び酸素を取り込みながら酸化領域12a,13aが形成される。酸化領域12a,13aは、焼成中にY軸方向中央部に向けて成長する。
このように、接合部118のマグネシウム濃度を高くすることにより、内部電極112,113における酸化領域12a,13aを形成する領域に的確にマグネシウムを供給することができる。これにより、内部電極112,113に効率的かつ確実に酸化領域12a,13aを形成することができる。
また、接合部118のマグネシウム濃度がサイドマージン部117及びセラミック層121よりも高いため、サイドマージン部117からセラミック層121へのマグネシウムの移動が生じにくい。つまり、接合部118が、サイドマージン部117からセラミック層121へのマグネシウムの移動を妨げるバリア層として機能する。
これにより、サイドマージン部117にセラミック層121よりもマグネシウムが多く含まれる場合であっても、サイドマージン部117に含まれるマグネシウムがセラミック層121に拡散することを防止することができる。これにより、サイドマージン部117において、マグネシウム濃度が保持されるため、焼結性を確保することができる。
また、サイドマージン部117からセラミック層121に多量のマグネシウムが拡散することを防止できるため、セラミック層21における比誘電率εの低下を抑制することができる。このため、この製造方法により得られる積層セラミックコンデンサ10では容量を確保することができる。
上記のように、接合部118は、積層チップ116とサイドマージン部117とを良好に結合し、焼成時にサイドマージン部117が積層チップ116から剥離することを防止する機能を有する。この機能を実現するための接合部118の構成は、特定のものに限定されない。以下、接合部118の構成の具体例について説明する。
接合部118は、積層チップ116及びサイドマージン部117よりも平均粒径の小さい誘電体セラミックスを用いた構成とすることができる。これにより、接合部118が積層チップ116及びサイドマージン部117の微細な凹凸形状に食い込み、接合部118の積層チップ116及びサイドマージン部117に対する密着性が向上する。
また、平均粒径の小さい誘電体セラミックスで構成された接合部118では、焼成時に柔軟に変形可能であるため、積層チップ116とサイドマージン部117との間の収縮挙動の差を緩和することができる。これにより、積層チップ116及びサイドマージン部117におけるクラックや剥離などの発生を防止することができる。
積層チップ116、サイドマージン部117、及び接合部118を構成する誘電体セラミックスの平均粒径は適宜決定可能である。一例として、積層チップ116及びサイドマージン部117を構成する誘電体セラミックスの平均粒径を数百nmとし、接合部118を構成する誘電体セラミックスの平均粒径を数十nmとすることができる。
また、接合部118にケイ素を含有させることによっても、焼成時における積層チップ116とサイドマージン部117との間の収縮挙動の差を緩和することができる。つまり、この構成の接合部118では、焼成時にケイ素が周囲の成分を取り込みながら溶融相を生成するため、柔軟に変形可能となる。
(ステップS06:外部電極形成)
ステップS06では、ステップS05で得られたセラミック素体11に外部電極14,15を形成することにより、図1~3に示す積層セラミックコンデンサ10を作製する。ステップS06では、例えば、セラミック素体11のX軸方向端面に、外部電極14,15を構成する下地膜、中間膜、及び表面膜を形成する。
より詳細に、ステップS06では、まず、セラミック素体11のX軸方向両端面を覆うように未焼成の電極材料を塗布する。塗布された未焼成の電極材料を、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付けを行うことにより、セラミック素体11に外部電極14,15の下地膜が形成される。
そして、セラミック素体11に焼き付けられた外部電極14,15の下地膜の上に、外部電極14,15の中間膜が形成され、更に外部電極14,15の表面膜が形成される。外部電極14,15の中間膜及び下地膜の形成には、例えば、電解メッキなどのメッキ処理を用いることができる。
なお、上記のステップS06における処理の一部を、ステップS05の前に行ってもよい。例えば、ステップS05の前に未焼成のセラミック素体111のX軸方向両端面に未焼成の電極材料を塗布してもよい。これにより、ステップS05において、未焼成のセラミック素体111の焼成と電極材料の焼き付けとを同時に行うことができる。
[実施例]
(サンプルの作製)
本実施形態の実施例として、上記の製造方法を用いて積層セラミックコンデンサ10のサンプルを作製した。このサンプルでは、X軸方向の寸法を1mmとし、Y軸方向及びZ軸方向の寸法を0.5mmとした。また、このサンプルでは、誘電体セラミックスとしてチタン酸バリウム系材料を用いた。
本実施例に係るサンプルのセラミック素体11におけるY-Z平面に平行な断面について、マグネシウム濃度の分析を行った。マグネシウム濃度の分析には、レーザーアブレーションICP質量分析法(LA-ICP-MS:Laser Ablation Inductively Coupled Plasma Mass Spectrometry)を用いた。
レーザーアブレーションICP質量分析法では、セラミック素体11の断面の微小領域にある誘電体セラミックスを蒸発・微粒子化し、更にイオン化することにより生成されたイオンを質量分析計で測定する。これにより、セラミック素体11の断面における微小領域の組成を分析することができる。
本実施例では、マグネシウム濃度の分析に、天然同位体比で78.70%を占める24Mgを用いた。また、マグネシウム濃度の基準としては、誘電体セラミックスに多く含まれるチタンの同位体である47Tiを用いた。
本実施例では、サイドマージン部17、接合部18、及び積層部16についてY軸方向に15μm間隔でマグネシウム濃度の分析を行った。積層部16におけるマグネシウム濃度の分析は、セラミック層21のZ軸方向中央部を中心とする微小領域において行った。
図13は、本実施例に係るサンプルのセラミック素体11のY-Z平面に平行な断面におけるY軸方向に沿ったマグネシウム濃度の分布を示すグラフである。図13の横軸は、セラミック素体11におけるY軸方向の位置を示している。
より詳細に、図13の横軸では、接合部18のY軸方向の中央部を「0」とし、サイドマージン部17の位置をマイナス領域で示し、積層部16の位置をプラス領域で示している。つまり、図13の横軸は、接合部18のY軸方向の中央部からの距離を示している。
図13の縦軸は、サイドマージン部17、接合部18、及び積層部16の各位置におけるマグネシウム濃度を示している。図13では、積層部16におけるY軸方向105μmの位置のマグネシウム濃度を1とし、各位置におけるマグネシウム濃度を規格化して示している。したがって、図13の縦軸は任意単位である。
図13に示すように、本実施例に係るサンプルの積層部16及びサイドマージン部17では、接合部18に向けてマグネシウム濃度が高くなっている。したがって、本実施例では、上記の製造方法を用いることによって、積層セラミックコンデンサ10のセラミック素体11における図4に示すようなマグネシウム濃度の分布を実現できることが確認された。
(サンプルの評価)
焼成前の接合部118におけるマグネシウム濃度が異なる条件で作製したサンプル1~4についてショート率の評価を行った。
接合部118におけるマグネシウム濃度は、サンプル1では0atm%とし、サンプル2では0.95atm%とし、サンプル3では4.75atm%とし、サンプル4では9.5atm%とした。つまり、接合部118にマグネシウムが含まれていないサンプル1は本実施形態の比較例であり、サンプル2~4は本実施形態の実施例である。なお、濃度(atm%)は、接合部118に用いられる誘電体セラミックスにおいて、一般式ABOで表されるペロブスカイト構造を有する主成分セラミックスのBサイトを100atm%とした場合の濃度のことである。
ショート率の評価は、LCRメータを用い、Osc(Oscillation level)が0.5Vであり、周波数が1kHzの電圧を印加する条件下で行った。各200個のサンプル1~4について評価を行い、サンプル1~4について200個のうちショートが発生していたもの個数の割合をショート率とした。
この結果、比較例に係るサンプル1ではショート率が50%であった。サンプル1では、接合部18にマグネシウムが含まれていないため、内部電極12,13に充分な酸化領域12a,13aが形成されず、内部電極12,13間のショートが発生しやすくなっているものと考えられる。
この一方で、サンプル2ではショート率が10%であり、サンプル3ではショート率が7%であり、サンプル4ではショート率が3%であった。つまり、実施例に係るサンプル2~4ではいずれも、ショート率が10%以内に収まっており、高い信頼性が得られることが確認された。
また、サンプル2~4について容量の評価を行ったところ、サンプル2~4ではいずれも容量が充分に得られていた。ただし、積層セラミックコンデンサ10において大容量を得るためには、接合部118におけるマグネシウム濃度を9.5atm%以下に留めることが好ましいことが確認された。
[その他の実施形態]
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
例えば、積層セラミックコンデンサ10では、容量形成部19がZ軸方向に複数に分割して設けられていてもよい。この場合、各容量形成部19において内部電極12,13がZ軸方向に沿って交互に配置されていればよく、容量形成部19が切り替わる部分において第1内部電極12又は第2内部電極13が連続して配置されていてもよい。
10…積層セラミックコンデンサ
11…セラミック素体
12,13…内部電極
14,15…外部電極
16…積層部
17…サイドマージン部
19…容量形成部
20…カバー部
21…セラミック層

Claims (4)

  1. 第1方向に積層された複数のセラミック層と、前記複数のセラミック層の間に配置され、ニッケルを主成分とする複数の内部電極と、を有する積層部と、
    前記第1方向に直交する第2方向から前記積層部を覆うサイドマージン部と、
    前記積層部と前記サイドマージン部との間に配置され、前記複数のセラミック層及び前記サイドマージン部よりもマグネシウム濃度が高い接合部と、
    を具備し、
    前記複数のセラミック層の結晶粒径が、前記第2方向の中央部よりも前記接合部に隣接する領域において小さく、
    前記複数のセラミック層における前記接合部に隣接する領域では、前記複数のセラミック層の前記第2方向の中央部よりもマグネシウム濃度が高く、
    前記複数のセラミック層及び前記サイドマージン部では、前記接合部に向けてマグネシウム濃度が高くなる
    積層セラミックコンデンサ。
  2. 請求項1に記載の積層セラミックコンデンサであって、
    前記複数の内部電極は、前記接合部に隣接し、ニッケル及びマグネシウムを含む酸化領域を有する
    積層セラミックコンデンサ。
  3. 請求項1又は2に記載の積層セラミックコンデンサであって、
    前記サイドマージン部の前記第2方向の中央部では、前記複数のセラミック層の前記第2方向の中央部よりもマグネシウム濃度が高い
    積層セラミックコンデンサ。
  4. 第1方向に積層された複数のセラミック層と、前記複数のセラミック層の間に配置された複数の内部電極と、を有する未焼成の積層チップを用意し、
    前記第1方向に直交する第2方向を向いた前記積層チップの側面に、サイドマージン部を、前記複数のセラミック層及び前記サイドマージン部よりもマグネシウム濃度が高い接合部を介して設けることによりセラミック素体を作製し、
    前記セラミック素体を焼成することで、前記複数のセラミック層の結晶粒径が、前記第2方向の中央部よりも前記接合部に隣接する領域において小さく、前記複数のセラミック層における前記接合部に隣接する領域では、前記複数のセラミック層の前記第2方向の中央部よりもマグネシウム濃度が高く、前記複数のセラミック層及び前記サイドマージン部では、前記接合部に向けてマグネシウム濃度が高くなる、前記セラミック素体の焼結体を得る
    積層セラミックコンデンサの製造方法。
JP2017043820A 2017-03-08 2017-03-08 積層セラミックコンデンサ及びその製造方法 Active JP6996854B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2017043820A JP6996854B2 (ja) 2017-03-08 2017-03-08 積層セラミックコンデンサ及びその製造方法
TW107106108A TWI743317B (zh) 2017-03-08 2018-02-23 積層陶瓷電容器及其製造方法
KR1020180022739A KR20180102998A (ko) 2017-03-08 2018-02-26 적층 세라믹 콘덴서 및 그 제조 방법
US15/909,680 US10522293B2 (en) 2017-03-08 2018-03-01 Multi-layer ceramic capacitor and method of producing the same
CN201810191188.0A CN108573811B (zh) 2017-03-08 2018-03-08 层叠陶瓷电容器及其制造方法
JP2021203897A JP7238086B2 (ja) 2017-03-08 2021-12-16 積層セラミックコンデンサ
KR1020230019990A KR20230025846A (ko) 2017-03-08 2023-02-15 적층 세라믹 콘덴서 및 그 제조 방법
JP2023031253A JP2023065579A (ja) 2017-03-08 2023-03-01 積層セラミックコンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017043820A JP6996854B2 (ja) 2017-03-08 2017-03-08 積層セラミックコンデンサ及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021203897A Division JP7238086B2 (ja) 2017-03-08 2021-12-16 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2018148118A JP2018148118A (ja) 2018-09-20
JP6996854B2 true JP6996854B2 (ja) 2022-01-17

Family

ID=63445520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017043820A Active JP6996854B2 (ja) 2017-03-08 2017-03-08 積層セラミックコンデンサ及びその製造方法

Country Status (5)

Country Link
US (1) US10522293B2 (ja)
JP (1) JP6996854B2 (ja)
KR (2) KR20180102998A (ja)
CN (1) CN108573811B (ja)
TW (1) TWI743317B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102141217B1 (ko) * 2018-07-26 2020-08-04 삼성전기주식회사 적층 세라믹 커패시터
KR102497972B1 (ko) * 2018-08-09 2023-02-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102543977B1 (ko) * 2018-08-09 2023-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102495669B1 (ko) * 2018-08-10 2023-02-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190121225A (ko) * 2018-11-23 2019-10-25 삼성전기주식회사 커패시터 부품
KR20190116113A (ko) 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190116119A (ko) * 2019-07-01 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190116131A (ko) * 2019-07-10 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20190116142A (ko) 2019-07-24 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102283078B1 (ko) * 2019-09-10 2021-07-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20210081668A (ko) * 2019-12-24 2021-07-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2022083829A (ja) * 2020-11-25 2022-06-06 株式会社村田製作所 積層セラミックコンデンサ
JP2022125694A (ja) * 2021-02-17 2022-08-29 株式会社村田製作所 積層セラミックコンデンサ
KR20230068724A (ko) * 2021-11-11 2023-05-18 삼성전기주식회사 커패시터 부품
KR20230100293A (ko) * 2021-12-28 2023-07-05 삼성전기주식회사 적층 세라믹 커패시터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227197A (ja) 2011-04-15 2012-11-15 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP2014146669A (ja) 2013-01-29 2014-08-14 Murata Mfg Co Ltd 積層型セラミック電子部品
JP2016001721A (ja) 2014-05-21 2016-01-07 株式会社村田製作所 積層セラミックコンデンサ
JP2017011172A (ja) 2015-06-24 2017-01-12 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4591537B2 (ja) 2007-06-08 2010-12-01 株式会社村田製作所 積層セラミック電子部品
JP4883110B2 (ja) * 2009-02-25 2012-02-22 株式会社村田製作所 積層セラミックコンデンサ
JP2012094696A (ja) * 2010-10-27 2012-05-17 Kyocera Corp 積層セラミックコンデンサ
WO2013145421A1 (ja) * 2012-03-30 2013-10-03 太陽誘電株式会社 積層セラミックコンデンサ
JP5900449B2 (ja) 2012-12-28 2016-04-06 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
JP6213337B2 (ja) * 2014-03-26 2017-10-18 Tdk株式会社 誘電体磁器組成物および電子部品
KR102089695B1 (ko) * 2014-04-30 2020-03-16 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227197A (ja) 2011-04-15 2012-11-15 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP2014146669A (ja) 2013-01-29 2014-08-14 Murata Mfg Co Ltd 積層型セラミック電子部品
JP2016001721A (ja) 2014-05-21 2016-01-07 株式会社村田製作所 積層セラミックコンデンサ
JP2017011172A (ja) 2015-06-24 2017-01-12 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Also Published As

Publication number Publication date
JP2018148118A (ja) 2018-09-20
TWI743317B (zh) 2021-10-21
CN108573811B (zh) 2022-02-22
TW201835952A (zh) 2018-10-01
KR20230025846A (ko) 2023-02-23
KR20180102998A (ko) 2018-09-18
US10522293B2 (en) 2019-12-31
CN108573811A (zh) 2018-09-25
US20180261390A1 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
JP6996854B2 (ja) 積層セラミックコンデンサ及びその製造方法
US10622152B2 (en) Multi-layer ceramic capacitor and method of producing the same
US10224148B2 (en) Multi-layer ceramic capacitor and method of producing the same
JP6933326B2 (ja) 積層セラミックコンデンサ及びその製造方法
US10373761B2 (en) Multi-layer ceramic capacitor and method of producing the same
JP6786549B2 (ja) 積層セラミックコンデンサ
JP7167227B2 (ja) 積層セラミックコンデンサ
CN109712812B (zh) 层叠陶瓷电容器和层叠陶瓷电容器的制造方法
JP2023015365A (ja) 積層セラミックコンデンサ及びその製造方法
US10861649B2 (en) Ceramic electronic component and method of producing a ceramic electronic component
JP7238086B2 (ja) 積層セラミックコンデンサ
US11508523B2 (en) Multi-layer ceramic electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210906

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211216

R150 Certificate of patent or registration of utility model

Ref document number: 6996854

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150