KR102089695B1 - 적층 세라믹 전자부품 및 그 제조방법 - Google Patents

적층 세라믹 전자부품 및 그 제조방법 Download PDF

Info

Publication number
KR102089695B1
KR102089695B1 KR1020140052843A KR20140052843A KR102089695B1 KR 102089695 B1 KR102089695 B1 KR 102089695B1 KR 1020140052843 A KR1020140052843 A KR 1020140052843A KR 20140052843 A KR20140052843 A KR 20140052843A KR 102089695 B1 KR102089695 B1 KR 102089695B1
Authority
KR
South Korea
Prior art keywords
magnesium
green sheet
mol
active
cover portion
Prior art date
Application number
KR1020140052843A
Other languages
English (en)
Other versions
KR20150125443A (ko
Inventor
이충은
김두영
조항규
이종호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140052843A priority Critical patent/KR102089695B1/ko
Priority to JP2014144781A priority patent/JP6342245B2/ja
Priority to US14/335,532 priority patent/US9390854B2/en
Publication of KR20150125443A publication Critical patent/KR20150125443A/ko
Application granted granted Critical
Publication of KR102089695B1 publication Critical patent/KR102089695B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/24—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer not being coherent before laminating, e.g. made up from granular material sprinkled onto a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0036—Heat treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/14—Printing or colouring
    • B32B38/145—Printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/77—Uncured, e.g. green
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/204—Di-electric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B32B2315/02—Ceramics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/16—Capacitors

Abstract

본 발명의 일 실시형태는 번갈아 배치된 복수의 유전체층 및 복수의 내부전극을 포함하며 적층 배치되는 복수의 액티브부, 인접한 액티브부 사이에 배치되며 마그네슘을 포함하는 층간 마진부, 최상측에 배치된 액티브부의 상측에 배치되며 마그네슘을 포함하는 상부 커버부 및 최하측에 배치된 액티브부의 하측에 배치되며 마그네슘을 포함하는 하부 커버부를 포함하며, 상기 상부 커버부, 하부 커버부 및 층간 마진부는 액티브부와 인접한 계면에 형성된 마그네슘니켈산화물층을 포함하는 적층 세라믹 전자부품을 제공한다.

Description

적층 세라믹 전자부품 및 그 제조방법{Multilayer ceramic electronic component and method of manufacturing the same}
본 발명은 적층 세라믹 전자 부품 및 그 제조 방법에 관한 것이다.
일반적으로 커패시터, 인턱터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 본체, 본체 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 본체 표면에 설치된 외부전극을 구비한다.
고신뢰성을 요구하는 분야들의 많은 기능들이 전자화되고 수요가 증가함에 따라 이에 부합되게 적층 세라믹 전자부품 역시 고신뢰성이 요구된다.
이러한 고신뢰성에서 문제가 되는 요소는 크랙발생, 딜라미네이션, 내전압 특성 등이 있으며, 적층 세라믹 전자부품의 세라믹 본체 내에 존재하는 잔류 탄소 역시 적층 세라믹 전자부품의 신뢰성에 영향을 미칠 수 있다. 따라서 적층 세라믹 전자부품의 신뢰성을 향상시키기 위해서는 세라믹 본체 내의 잔탄량의 감소가 필요하다.
대한민국 등록 특허공보 제10-1069989호
본 발명의 일 실시예의 목적은 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법을 제공하는 것이다.
본 발명의 일 실시형태는 복수의 액티브부, 인접한 액티브부 사이에 배치되는 층간 마진부 및 상부 커버부 및 하부 커버부를 포함하는 적층 세라믹 전자부품을 제공한다.
상기 층간 마진부, 상부 커버부 및 하부 커버부는 마그네슘을 포함하며, 1 mol% 이상의 마그네슘을 포함할 수 있다.
본 발명의 일 실시형태에 의한 적층 세라믹 전자부품은 상기 상부 커버부, 하부 커버부 및 층간 마진부는 액티브부와 인접한 계면에 형성된 마그네슘니켈산화물층을 포함할 수 있다.
본 발명의 다른 일 실시형태는 액티브부 형성을 위한 복수의 제1 그린시트, 층간 마진부 형성을 위한 복수의 제2 그린시트 및 커버부 형성을 위한 복수의 제3 그린시트를 마련하는 단계, 상기 복수의 제1 그린시트에 내부전극 패턴을 인쇄하는 단계 및 상기 제1 그린시트, 제2 그린시트 및 제3 그린시트를 적층하여 그린시트 적층체를 마련하는 단계, 상기 그린시트 적층체를 소성하여 복수의 액티브부, 상기 액티브부를 구분하는 층간마진부 및 최상측에 배치된 액티브부의 상측 및 최하측에 배치된 액티브부의 하측에 배치된 커버부를 포함하는 세라믹 본체를 마련하는 단계를 포함하는 적층 세라믹 전자부품의 제조방법을 제공한다.
상기 제2 그린시트 및 상기 제3 그린시트는 1 mol% 이상의 마그네슘을 포함할 수 있다.
본 발명의 일 실시형태에 의하면 기계적 강도와 전기적 특성이 우수한 적층 세라믹 전자부품 및 그 제조방법의 제공이 가능하다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 일부를 절개하여 대략적으로 도시한 사시도이다.
도 2는 도 1의 A-A'단면도이다.
도 3은 도 2의 P 영역을 확대한 확대도이다.
도 4는 본 발명의 다른 일 실시형태에 따른 적층 세라믹 전자부품의 제조방법을 나타내는 흐름도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
적층 세라믹 전자부품
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 일부를 절개하여 대략적으로 도시한 사시도이고, 도 2는 도 1의 A-A'단면도이다.
도 1을 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)은 세라믹 본체(110) 및 외부전극(131, 132)을 포함한다.
본 발명의 일 실시형태에 따르면, 도 1 및 도 2에 도시된 T-방향은 세라믹 본체(110)의 두께 방향, L-방향은 세라믹 본체(110)의 길이 방향이며, W-방향은 세라믹 본체(110)의 폭 방향이다.
상기 두께(T) 방향은 상기 내부전극 및 유전체층의 적층 방향을 의미한다.
도 1 및 도 2를 참조하면, 상기 세라믹 본체(110)는 폭 방향으로 마주보는 제1 측면(1) 및 제2 측면(2), 길이 방향으로 마주보는 제3 측면(3) 및 제4 측면(4) 및 두께 방향으로 마주보는 제1 주면(5) 및 제2 주면(6), 을 가질 수 있다. 상기 세라믹 본체(110)의 형상은 특별히 제한은 없다. 예를 들어, 상기 세라믹 본체(110)는 완전한 직선을 가진 육면체 형상은 아니지만 대략적인 육면체 형상으로 이루어질 수 있다.
도 2에 도시된 바와 같이 상기 세라믹 본체는 복수 개의 액티브부(115), 두개의 커버부(116, 117) 및 적어도 하나 이상의 층간 마진부(118)를 포함하며, 상기 액티브부(115) 사이에 층간 마진부(118)가 배치되고 최상부에 배치된 액티브부의 상측 및 최하부에 배치된 액티브부의 하측에는 커버부(116, 117)가 배치될 수 있다.
상기 상측 및 하측, 상부 및 하부는 특별한 표시가 없는 한 세라믹 본체에서 별도로 구별되는 것은 아니고 각각 두께 방향 일측 및 타측, 두께 방향 일방의 일부 영역 및 그와 반대되는 두께 방향 타방의 일부 영역의 의미로 이해될 수 있다.
도 2를 참조하면, 상기 액티브부(115)는 내부전극(121, 122) 및 유전체층(111)을 포함하며, 내부전극(121, 122)과 유전체층(111)이 번갈아 적층되어 형성될 수 있다. 상기 내부전극(121, 122)은 제1 내부전극(121) 및 제2 내부전극(122)을 포함할 수 있다. 상기 제1 내부전극(121)과 제2 내부전극(122)은 유전체층(111)을 사이에 두고 번갈아 배치될 수 있다. 예를 들어, 제1 내부전극, 유전체층, 제2 내부전극, 유전체층의 순서가 반복되도록 세라믹 본체의 두께 방향으로 내부전극 및 유전체층이 적층되어 액티브부를 형성할 수 있으며, 상기 액티브부(115)는 상기 세라믹 본체의 두께 방향으로 복수 개 배치될 수 있다. 상기 액티브부(115)는 사이에 배치된 층간 마진부(118)에 의해 구분될 수 있다.
상기 액티브부(115)와 상기 액티브부 사이에 배치된 층간 마진부(118)가 적층된 영역은 이하에서 필요한 경우 중간부로 지칭하여 설명하도록 한다.
상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨(BaTiO3) 분말일 수 있다. 또한 상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
상기 층간 마진부(118)와 커버부(116, 117)는 상기 유전체층(111)을 형성하는 원료와 유사한 조성으로 형성될 수 있으며, 본 발명의 일 실시형태에 따라 마그네슘(Mg)을 포함한다.
상기 제1 내부전극(121)은 상기 세라믹 본체의 제3 측면(3)을 통해 노출되고 상기 제2 내부전극(122)은 상기 세라믹 본체의 제4 측면(4)을 통해 노출될 수 있다.
상기 내부 전극을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어, 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
본 발명의 일 실시형태에 의하면 상기 내부전극(121, 122)은 니켈(Ni)을 포함할 수 있다.
상기 외부전극(131, 132)은 상기 세라믹 본체의 제3 측면(3) 및 제4 측면(4)에 배치되어 상기 제1 내부전극(121) 및 제2 내부전극(122)과 연결될 수 있다. 상기 외부전극(131, 132)은 제1 외부전극(131) 및 제2 외부전극(132)을 포함할 수 있으며, 상기 제1 내부전극(121)은 제1 외부전극(131)과 연결되고 상기 제2 내부전극(122)은 제2 외부전극(132)과 연결될 수 있다.
상기 외부전극(131, 132)은 전도성 페이스트를 상기 세라믹 본체의 제3 측면 및 제4 측면에 도포하고 소성하여 형성할 수 있으며, 외부전극의 형상 및 형성방법은 특별히 한정되지 않는다.
상기 커버부(116, 117)는 상기 액티브부(115)를 외부 충격으로부터 보호하기 위해 최상부 및 최하부에 배치된 액티브부(115)의 상측 및 하측에 각각 배치될 수 있다. 다시 말해 상기 커버부는 상기 중간부의 상측 및 하측에 배치될 수 있다.
상기 커버부(116, 117)는 상기 중간부의 상측에 배치된 상부 커버부(116)와 상기 중간부의 하측에 배치된 하부 커버부(117)를 포함할 수 있다.
일반적으로 내부전극 및 유전체층이 박층화 되는 경우 액티브부의 두께는 감소하고 커버부와 같은 두께 방향 마진부의 두께는 증가 될 수 있다. 내부전극이 박층화되는 경우 금속을 주성분으로 하는 내부전극의 비율이 감소함에 따라 적층 세라믹 전자부품의 제조 비용이 저감되는 장점이 있다. 하지만 세라믹 본체 내에서 두께 방향 마진부의 두께가 증가하는 경우 세라믹 본체의 소성과정에서 제거되어야할 탄소 성분이 제거되지 않고 세라믹 본체 내에 남아 잔탄 제거가 어려운 문제가 있다.
또한 상기와 같이 내부전극의 박층화로 세라믹 본체의 두께 방향 마진부가 증가할 때, 상부 커버부 및 하부 커버부로만 두께 방향 마진부를 구성하는 경우 상부 커버부 및 하부 커버부의 두께가 증가할 수 있다.
세라믹 본체는 내부전극 패턴이 배치된 복수의 그린시트와 내부전극 패턴이 배치되지 않은 그린시트를 적층한 다음 적층 방향으로 압착하는 공정을 거쳐 형성될 수 있다. 이때, 커버부를 형성하기 위한 그린시트는 액티브부를 형성하기 위한 내부전극이 배치된 그린시트 적층체의 상부 및 하부에 배치될 수 있는데, 커버부 형성을 위한 그린시트 적층체의 두께가 증가하는 경우 액티브부를 형성하기 위한 그린시트 적층체의 압착이 원활하지 않을 수 있다.
액티브부를 형성하는 그린시트 적층체의 압착이 원활하지 않은 경우 내부전극과 유전체층 사이에 들뜸이 발생할 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 종래 세라믹 본체 내에서 단수로 포함되던 액티브부를 복수 개로 분리하여 배치하고 액티브부(115) 사이에 층간 마진부(118)를 배치하여 두께 방향 마진부를 분산시킴으로써 세라믹 본체에 잔류하는 유기성분을 효과적으로 외부로 배출할 수 있으며, 세라믹 본체의 형성 과정에서 액티브부를 형성하는 그린시트 간의 압착 공정성을 향상시킬 수 있다.
본 발명의 일 실시형태에서 두께 방향 마진부는 커버부(116, 117)와 층간 마진부(118)를 포함한다.
상기 세라믹 본(110)체는 내부전극 페이스트가 인쇄된 그린 시트 및 내부전극 페이스트가 인쇄되지 않은 그린시트가 적층된 그린시트 적층체의 소성으로 형성될 수 있다. 내부전극 페이스트가 인쇄된 그린 시트는 적층되어 액티브부(115)를 형성하고 내부전극 페이스트가 인쇄되지 않은 그린시트는 커버부(116, 117) 또는 층간 마진부(118)를 형성할 수 있다.
본 발명의 일 실시형태와 달리, 액티브부가 층간 마진부로 분리되어 배치되지 않고 단일의 액티브부로 배치되는 경우 커버부의 두께가 두껍게 형성되고, 커버부의 두께 방향 중심부에서 내부전극 또는 외부면까지의 거리 증가로 커버부의 잔탄 배출이 원활하지 못할 수 있다. 또한 적층 세라믹 전자부품의 제조 공정 중 그린 시트 적층체를 가압하는 공정에서는 커버부 두께 증가로 액티브부를 형성하는 그린시트 시트의 압착이 원활하지 못한 문제가 있을 수 있다.
하지만 본 발명의 일 실시형태와 같이 액티브부(115)를 두께 방향으로 복수개 배치하고 액티브부(115) 사이에 층간 마진부(118)를 배치하는 경우, 두께 방향 마진부의 잔탄 배출 경로가 증가되는 효과가 나타날 수 있으며, 두께 방향 마진부를 세라믹 본체 두께 방향 중심부까지 분산할 수 있어 액티부를 형성하는 그린시트의 압착이 용이할 수 있다.
다만, 액티브부(115) 사이에 층간 마진부(118)가 배치되는 경우, 세라믹 본체의 외부로 완전히 배출되지 못한 층간 마진부(118)의 잔탄이 층간 마진부(118)와 액티브부(115) 사이에 축적되며, 이로 인해 층간 마진부(118)와 액티브부(115)의 결합력이 액티브부(115) 내의 층간 결합력 보다 약한 문제가 있다.
또한 커버부(116, 117)의 잔탄이 완전히 배출되지 못한 경우에도 액티브부(115)와 커버부(116, 117) 사이의 결합력이 액티브부(115) 내의 층간 결합력 보다 약할 수 있다.
하지만, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 커버부(116, 117)와 층간 마진부(118)가 마그네슘(Mg)을 포함하도록 하여 층간 마진부(118)와 액티브부(115) 사이의 결합력 및 커버부(116, 117)와 액티브부(115) 사이의 결합력을 증가시킬 수 있다.
또한 층간 마진부(118)가 마그네슘을 포함함으로써, 층간 마진부(118)의 강도를 상승시킬 수 있으며, 이로 인해 세라믹 본체(110)의 전체적인 강도 향상이 가능하다.
도 3은 도 2의 P영역에 대한 확대도이다.
도 3을 참조하면, 커버부(116, 117) 및 층간 마진부(118)에 포함된 마그네슘은 세라믹 본체의 소성과정에서 인접한 내부전극(121, 122)에 포함된 니켈(Ni)과 반응하여 액티브부(115)와 인접한 커버부(116, 117)의 경계면 및 액티브부(115)와 인접한 층간 마진부(118)의 경계면에 마그네슘니켈산화물층(140)을 형성할 수 있으며, 상기 마그네슘니켈산화물층(140)은 층간 결합력을 향상시킬 수 있다.
상기 마그네슘니켈산화물층(140)은 화학식이 (MgxNi1 -x)O로 표시되며, 산화마그네슘과 산화니켈이 고용되어 형성될 수 있다. 상기 X는 0＜X＜1을 만족하는 유리수 일 수 있다.
본 발명의 일 실시형태에 의하면, 상기 층간 마진부(118)의 두께는 상기 유전체층(111) 두께의 5배 이상일 수 있다. 층간 마진부(118)의 두께를 상기 액티브부 내의 유전체층(111) 두께의 5배 이상으로 하는 경우, 층간 마진부를 사이에 두고 배치되는 내부전극에 의해 정전용량이 발생하는 것을 감소시킬 수 있어 설계용량 구현이 용이하다.
본 발명의 일 실시형태에 의하면, 상기 층간 마진부(118)의 두께는 상기 커버부(116, 117) 두께의 1/2 이상으로 형성될 수 있다. 도 2를 참조하면, 상기 커버부(116, 117)의 두께를 C, 상기 층간 마진부(118)의 두께를 Bn으로 규정할 때 C/2≤Bn를 만족할 수 있다. 층간 마진부의 두께를 커버부 두께의 1/2 이상으로 하는 경우, 세라믹 본체의 두께 방향 마진부의 분산 효율이 향상되고 적층 세라믹 전자부품의 제조 단계에서 그린시트 적층체의 압착 시 액티브부를 구성하는 그린시트까지 압력을 효과적으로 전달할 수 있다. 이로 인해, 적층 세라믹 전자부품의 전기적 특성 및 신뢰성을 향상시킬 수 있다.
본 발명의 일 실시형태에 의하면 상기 층간 마진부(118)의 두께는 상기 커버(116, 117)부 두께 이하일 수 있다.
상기 커버부(116, 117)의 두께 C는 상부 커버부의 두께와 하부 커버부의 두께의 평균일 수 있으며, 상부 커버부(116)의 두께를 C1, 하부 커버부(117)의 두께를 C2 라고 할 때, C=(C1+C2)/2로 규정할 수 있다.
본 발명의 일 실시형태에 의하면 상기 커버부(116, 117)는 1 mol% 내지 2.5 mol%의 마그네슘(Mg)을 포함할 수 있다. 상기 커버부(116, 117)에 포함되는 마그네슘의 함량이 1 mol% 미만인 경우 커버부(116, 117)와 액티브부(115) 사이에 마그네슘니켈산화물층(140) 형성이 미비하여 층간 결합력 확보에 어려움이 있으며, 상기 커버부(116, 117)에 포함되는 마그네슘의 함량이 2.5 mol%를 초과하는 경우 커버부 내에 2차상이 형성될 수 있고, 전기적 특성이 열화되는 문제가 발생할 수 있다.
본 발명의 일 실시형태에 의하면 상기 층간 마진부(118)는 커버부(116, 117)의 최소 마그네슘 함량인 1 mol% 이상의 마그네슘을 포함할 수 있다. 층간 마진부(118)가 1 mol% 이상의 마그네슘을 포함하는 경우 층간 마진부와 액티브부 사이의 결합력을 향상시킬 수 있으며, 층간 마진부(118)의 기계적 강도 향상으로 층간 마진부의 열크랙 발생율을 감소시킬 수 있다.
본 발명의 일 실시형태에 의하면, 상기 상부 커버부(116) 또는 상기 하부 커버부(117)에 포함된 마그네슘의 mol%를 [Mg]C, 상기 층간 마진부(118)에 포함된 마그네슘의 mol%를 [Mg]B, 상기 커버부(116, 117)의 두께를 C, 상기 층간 마진부(118)의 두께를 Bn으로 규정할 때, [Mg]B≤2×[Mg]C×(Bn/C)를 만족할 수 있다. 상기 커버부(116, 117)의 두께 C는 상부 커버부의 두께와 하부 커버부의 두께의 평균일 수 있으며, 상부 커버부(116)의 두께를 C1, 하부 커버부(117)의 두께를 C2 라고 할 때, C=(C1+C2)/2로 규정할 수 있다.
상기 층간 마진부(118)는 커버부와 달리 인접한 액티브부가 층간 마진부의 상측 및 하측 2곳에 배치되므로 층간 마진부에 포함된 마그네슘은 인접한 2 개의 액티브부와 반응할 수 있다.
따라서 층간 마진부(118)는 마그네슘을 커버부 마그네슘의 함량과 커버부에 대한 층간마진부의 두께 비의 곱([Mg]C×(Bn/C))의 2배까지 포함할 수 있다.
상기 층간 마진부(118)의 마그네슘 함량이 커버부(116, 117) 마그네슘의 함량과 커버부에 대한 층간마진부의 두께 비(Bn/C)의 곱의 2 배를 초과하는 경우, 즉, 층간 마진부가 2×[Mg]C×(Bn/C)를 초과하여 마그네슘을 포함하는 경우 층간 마진부(118)와 액티브부(115)의 계면에서 수축 거동 차이로 인한 크랙이 발생할 수 있다.
또한 층간 마진부(118)가 2×[Mg]C×(Bn/C)를 초과하여 마그네슘을 포함하는 경우 마그네슘니켈산화물층을 형성하지 못하고 잔류한 마그네슘에 의한 2차상 형성으로 인한 전기적 특성의 열화가 발생할 수 있다.
상기 커버부(116, 117) 및 층간 마진부(118)에 포함된 마그네슘은 산화마그네슘(MgO), 탄산마그네슘(MgCO3) 등의 형태로 포함될 수 있으며 특별히 제한되지 않는다.
적층 세라믹 전자부품의 제조방법
도 4는 본 발명의 다른 일 실시형태에 따른 적층 세라믹 전자부품의 제조방법을 나타내는 흐름도이다.
본 실시형태에 의한 적층 세라믹 전자부품의 제조 방법은 제1 그린시트, 제2 그린시트 및 제3 그린시트를 마련하는 단계(S1), 상기 제1 그린시트에 내부전극 패턴을 인쇄하는 단계(S2), 그린시트 적층체를 마련하는 단계(S3), 세라믹 본체를 마련하는 단계(S4)를 포함할 수 있다.
본 실시형태에 따른 적층 세라믹 전자부품의 제조방법에 관한 설명 중 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품과 중복되는 내용은 여기서는 생략하고 차이점을 중심으로 서술하도록 한다.
상기 제1 그린시트는 액티브부 형성을 위한 그린시트(S1a)이며, 상기 제2 그린시트는 층간 마진부 형성을 위한 그린시트(S1b)이고, 상기 제3 그린시트는 커버부 형성을 위한 그린시트(S1c)이다. 상기 제1 내지 제3 그린시트는 각각 복수 개로 형성될 수 있다.
상기 제1 그린시트에는 내부전극 패턴이 인쇄될 수 있으며 내부전극 패턴이 인쇄된 제1 그린시트는 적층되어 액티브부를 형성할 수 있다.
상기 제2 그린시트는 1층 이상 적층되어 층간 마진부를 형성할 수 있으며, 상기 제3 그린시트는 1층 이상 적층되어 커버부를 형성할 수 있다.
다음으로 액티브부 사이에 층간 마진부가 배치되고 최외측 액티브부의 상측 및 하측에 커버부가 형성되도록 상기 제1 내지 제3 그린시트를 적층하여 그린시트 적층체를 마련한 다음 상기 그린시트 적층체를 소성하여 세라믹 본체를 형성할 수 있다.
상기 제2 그린시트 및 제3 그린시트는 1mol% 이상의 마그네슘을 포함하여 층간 마진부와 커버부가 1mol% 이상의 마그네슘을 포함할 수 있다.
상기 제3 그린시트는 적층 세라믹 전자부품의 전기적 특성 열화 방지를 위하여 2.5mol% 이하의 마그네슘을 포함할 수 있다.
본 발명의 일 실시형태에 의하면 상기 제2 그린시트에 포함된 마그네슘의 mol%를 [Mg]2로, 상기 제3 그린시트에 포함된 마그네슘의 mol%를 [Mg]3, 상기 커버부의 두께를 C, 상기 층간 마진부의 두께를 Bn으로 규정할 때, [Mg]2≤2×[Mg]3×(Bn/C)을 만족할 수 있다. [Mg]2이 2×[Mg]3×(Bn/C)를 초과하는 경우 층간 마진부와 액티브부 사이에서 크랙이 발생할 수 있고 전기적 특성이 저하될 수 있다.
상기 그린시트 적층체의 소성은 액티브부와 커버층 사이 및 액티브부와 층간 마진부 사이에 마그네슘니켈산화물층이 형성되도록 약 1150℃ 이하 약 10-11atm 내지 약 10-10atm의 산소 분압 (PO2)하에서 소성될 수 있다.
실험 예
아래의 표 1은 커버부의 마그네슘 함량과 층간 마진부의 마그네슘 함량의 관계에 따른 층간 마진부의 열크랙 발생률 및 층간 마진부와 액티브부 사이의 계면 크랙 발생율을 조사한 데이터이다.
표 1의 적층 세라믹 전자부품은 하기와 같이 제작되었다.
티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film) 상에 도포 및 건조하여 복수 개의 제1 그린 시트를 마련한다.
티탄산바륨(BaTiO3) 등의 파우더와 마그네슘을 포함하는 제2 그린시트 및 제3 그린시트를 복수 개 마련한다. 상기 제3 그린시트는 형성될 커버부가 마그네슘을 1 mol% 포함하도록([Mg]C=1mol%) 제작되었으며, 상기 제2 그린시트는 형성될 층간 마진부에 포함되는 마그네슘의 농도가 하기 표 1의 '[Mg]B(층간 마진부에 포함된 마그네슘의 농도)' 되도록 다양하게 제작되었다.
다음으로, 상기 제1 그린시트에 스크린 인쇄 공정으로 니켈을 포함하는 내부 전극용 도전성 페이스트를 도포하여 내부전극 패턴을 형성한다.
다음으로, 내부전극이 인쇄된 제1 그린시트와 제2 그린시트 및 제3 그린시트를 적층하고 등압 압축하였다. 압착이 완료된 그린시트 적층체를 내부전극 패턴의 일단이 절단면을 통해 번갈아 노출되도록 개별 칩의 형태로 절단하였고, 절단된 칩은 탈바인더를 진행하였다.
이후, 마그네슘니켈산화물층이 형성되도록 약 1150℃ 이하 약 10-11atm 내지 약 10-10atm의 분위기에서 소성하여 세라믹 본체를 형성하였다. 소성 후 세라믹 본체의 사이즈는 길이×폭×두께(L×W×T)가 약 1.0mm×0.5mm×0.5mm(L×W, 1005사이즈, 오차 범위 ±0.2mm)이었다. 세라믹 본체 내에서 액티브부는 4개, 층간 마진부는 3개, 커버부는 상부 커버부 및 하부 커버부 각각 하나씩 배치되었다. 상기 층간 마진부와 커버부의 두께는 약 15μm로 실질적으로 동일하게 제작되었다.
상기 액티브부에 포함된 유전체층의 두께는 약 1.2μm, 내부전극의 두께는 약 1.1μm 이었다.
하기 표 1에서 층간 마진부의 열크랙 발생률은 제작된 100개의 적층 세라믹 전자 부품에 대해 350℃ 납내열 평가 조건에서 층간 마진부 내 크랙이 박생한 적층 세라믹 적층 세라믹 전자부품의 개수를 조사하여 측정되었으며, 층간 마진부의 계면 크랙 발생률은 100개의 적층 세라믹 전자 부품에 대해 350℃ 납내열 평가 조건에서 층간 마진부 계에서면 크랙이 발생한 적층 세라믹 전자부품의 개수를 조사하여 측정하였다.
하기 표 1의 실험 예는 2×[Mg]C×(Bn/C)값이 2×1 mol%×1= 2mol% 인 조건에서 수행되었다.
샘플 [Mg]B
(mol%)		 층간 마진부 열 크랙 발생률
(개/개)		 층간 마진부 계면 크랙 발생율
(개/개)
1* 0 7/100 6/100
2* 0.2 6/100 4/100
3* 0.4 4/100 3/100
4* 0.6 6/100 0/100
5* 0.8 4/100 0/100
6 1 0/100 0/100
7 1.2 0/100 0/100
8 1.4 0/100 0/100
9 1.6 0/100 0/100
10 1.8 0/100 0/100
11 2 0/100 0/100
12* 2.2 0/100 2/100
13* 2.4 0/100 3/100
14* 2.6 0/100 8/100
15* 2.8 0/100 10/100
16* 3 0/100 13/100
* 표시는 비교 예를 나타냄.
표 1에 나타난 바와 같이, 층간 마진부의 마그네슘 함량이 1 mol% 미만인 샘플 1 내지 5 경우 기계적 강도가 충분히 확보되지 않아 층간 마진부의 열 크랙 발생률이 높은 것을 확인할 수 있으며 층간 마진부의 마그네슘 함량이 2×[Mg]C×(Bn/C)값인 2 mol% 를 초과하는 샘플 12 내지 16의 경우, 커버부의 마그네슘함량과 층간 마진부의 마그네슘 함량 차이 증가로 커버부 층간 마진부의 소결 거동 차이가 증가하고 이로 인해 층간 마진부의 계면 크랙 발생률이 증가하는 것을 확인할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100 : 적층 세라믹 전자부품
110 : 세라믹 본체
111 : 유전체층
115 : 액티브부
116, 117 : 커버부
118 : 층간 마진부
121, 122 : 내부전극
131, 132 : 외부전극
140 : 마그네슘니켈산화물층

Claims (14)

  1. 번갈아 배치된 복수의 유전체층 및 복수의 내부전극을 포함하며 적층 배치되는 복수의 액티브부;
    인접한 액티브부 사이에 배치되며 유전체층보다 더 두껍고 마그네슘을 포함하는 층간 마진부;
    최상측에 배치된 액티브부의 상측에 배치되며 마그네슘을 포함하는 상부 커버부; 및
    최하측에 배치된 액티브부의 하측에 배치되며 마그네슘을 포함하는 하부 커버부; 를 포함하며,
    상기 상부 커버부, 하부 커버부 및 층간 마진부는 액티브부와 인접한 계면에 형성된 마그네슘니켈산화물층을 포함하고,
    상기 상부 커버부 또는 상기 하부 커버부에 포함된 마그네슘의 mol%를 [Mg]C, 상기 층간 마진부에 포함된 마그네슘의 mol%를 [Mg]B, 상기 상부 커버부의 두께를 C1, 상기 하부 커버부의 두께를 C2, 상기 층간 마진부의 두께를 Bn으로 규정할 때, [Mg]B≤2×[Mg]C×[Bn/{(C1+C2)/2}]을 만족하는 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 상부 커버부 또는 상기 하부 커버부는 1 mol% 내지 2.5mol%의 마그네슘을 포함하는 적층 세라믹 전자부품.
  3. 번갈아 배치된 복수의 유전체층 및 복수의 내부전극을 포함하며 적층 배치되는 복수의 액티브부;
    인접한 액티브부 사이에 배치되며 마그네슘을 포함하는 층간 마진부;
    최상측에 배치된 액티브부의 상측에 배치되며 마그네슘을 포함하는 상부 커버부; 및
    최하측에 배치된 액티브부의 하측에 배치되며 마그네슘을 포함하는 하부 커버부; 를 포함하며,
    상기 상부 커버부, 하부 커버부 및 층간 마진부는 액티브부와 인접한 계면에 형성된 마그네슘니켈산화물층을 포함하고,
    상기 층간 마진부는 유전체층보다 더 두껍고 1 mol% 이상 2 mol% 이하의 마그네슘을 포함하는 적층 세라믹 전자부품.
  4. 삭제
  5. 제1항에 있어서,
    (C1+C2)/4≤Bn을 만족하는 적층 세라믹 전자부품.
  6. 제5항에 있어서,
    상기 마그네슘니켈산화물층은 (MgxNi1 -x)O로 표시되며, 산화마그네슘과 산화니켈의 고용체인 적층 세라믹 전자부품.
  7. 번갈아 배치된 복수의 유전체층 및 복수의 내부전극을 구비한 복수의 액티브부를 포함하는 세라믹 본체;
    상기 세라믹 본체 내에서 상기 액티브부 각각을 구분하는 층간 마진부; 및
    상기 세라믹 본체 내에서 최상측 내부전극의 상측과 최하측 내부전극의 하측에 배치된 커버부; 를 포함하며
    상기 층간 마진부 및 상기 커버부는 상기 유전체층과 다른 조성의 유전체 조성물로 형성되며, 상기 층간 마진부는 1 mol% 이상 2 mol% 이하의 마그네슘을 포함하는 적층 세라믹 전자부품.
  8. 제7항에 잇어서,
    상기 커버부는 1 mol% 내지 2.5mol%의 마그네슘을 포함하는 적층 세라믹 전자부품.
  9. 번갈아 배치된 복수의 유전체층 및 복수의 내부전극을 구비한 복수의 액티브부를 포함하는 세라믹 본체;
    상기 세라믹 본체 내에서 상기 액티브부 각각을 구분하는 층간 마진부; 및
    상기 세라믹 본체 내에서 최상측 내부전극의 상측과 최하측 내부전극의 하측에 배치된 커버부; 를 포함하며
    상기 층간 마진부 및 상기 커버부는 상기 유전체층과 다른 조성의 유전체 조성물로 형성되며, 상기 층간 마진부 및 상기 커버부는 1 mol% 이상의 마그네슘을 포함하고,
    상기 커버부에 포함된 마그네슘의 mol%를 [Mg]C, 상기 층간 마진부에 포함된 마그네슘의 mol%를 [Mg]B, 상기 커버부의 두께를 C, 상기 층간 마진부의 두께를 Bn으로 규정할 때, [Mg]B≤2×[Mg]C×(Bn/C)을 만족하는 적층 세라믹 전자부품.
  10. 제7항에 있어서,
    상기 커버부 및 층간 마진부는 내부전극과의 계면에 인접한 영역에 배치된 마그네슘니켈산화물층을 포함하는 적층 세라믹 전자부품.
  11. 제10항에 있어서,
    상기 마그네슘니켈산화물층은 (MgxNi1 -x)O로 표시되며, 산화마그네슘과 산화니켈의 고용체인 적층 세라믹 전자부품.
  12. 액티브부 형성을 위한 복수의 제1 그린시트, 층간 마진부 형성을 위한 복수의 제2 그린시트 및 커버부 형성을 위한 복수의 제3 그린시트를 마련하는 단계;
    상기 복수의 제1 그린시트에 내부전극 패턴을 인쇄하는 단계; 및
    상기 제1 그린시트, 제2 그린시트 및 제3 그린시트를 적층하여 그린시트 적층체를 마련하는 단계;
    상기 그린시트 적층체를 소성하여 복수의 액티브부, 상기 액티브부를 구분하는 층간마진부 및 최상측에 배치된 액티브부의 상측 및 최하측에 배치된 액티브부의 하측에 배치된 커버부를 포함하는 세라믹 본체를 마련하는 단계; 를 포함하며,
    상기 제2 그린시트는 제1 그린시트보다 더 두껍고 1 mol% 이상 2 mol% 이하의 마그네슘을 포함하는 적층 세라믹 전자부품의 제조방법.
  13. 제12항에 있어서,
    상기 제3 그린시트는 1 mol% 내지 2.5mol%의 마그네슘을 포함하는 적층 세라믹 전자부품의 제조방법.
  14. 액티브부 형성을 위한 복수의 제1 그린시트, 층간 마진부 형성을 위한 복수의 제2 그린시트 및 커버부 형성을 위한 복수의 제3 그린시트를 마련하는 단계;
    상기 복수의 제1 그린시트에 내부전극 패턴을 인쇄하는 단계; 및
    상기 제1 그린시트, 제2 그린시트 및 제3 그린시트를 적층하여 그린시트 적층체를 마련하는 단계;
    상기 그린시트 적층체를 소성하여 복수의 액티브부, 상기 액티브부를 구분하는 층간마진부 및 최상측에 배치된 액티브부의 상측 및 최하측에 배치된 액티브부의 하측에 배치된 커버부를 포함하는 세라믹 본체를 마련하는 단계; 를 포함하며,
    상기 제2 그린시트 및 제3 그린시트는 제1 그린시트와 다른 조성의 유전체 조성물로 형성되며, 상기 제2 그린시트 및 상기 제3 그린시트는 1 mol% 이상의 마그네슘을 포함하고,
    상기 제2 그린시트에 포함된 마그네슘의 mol%를 [Mg]2로, 상기 제3 그린시트에 포함된 마그네슘의 mol%를 [Mg]3, 상기 커버부의 두께를 C, 상기 층간 마진부의 두께를 Bn으로 규정할 때, [Mg]2≤2×[Mg]3×(Bn/C)을 만족하는 적층 세라믹 전자부품의 제조방법.
KR1020140052843A 2014-04-30 2014-04-30 적층 세라믹 전자부품 및 그 제조방법 KR102089695B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140052843A KR102089695B1 (ko) 2014-04-30 2014-04-30 적층 세라믹 전자부품 및 그 제조방법
JP2014144781A JP6342245B2 (ja) 2014-04-30 2014-07-15 積層セラミック電子部品及びその製造方法
US14/335,532 US9390854B2 (en) 2014-04-30 2014-07-18 Multilayer ceramic electronic component and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140052843A KR102089695B1 (ko) 2014-04-30 2014-04-30 적층 세라믹 전자부품 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150125443A KR20150125443A (ko) 2015-11-09
KR102089695B1 true KR102089695B1 (ko) 2020-03-16

Family

ID=54355719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140052843A KR102089695B1 (ko) 2014-04-30 2014-04-30 적층 세라믹 전자부품 및 그 제조방법

Country Status (3)

Country Link
US (1) US9390854B2 (ko)
JP (1) JP6342245B2 (ko)
KR (1) KR102089695B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200066571A (ko) 2018-11-30 2020-06-10 뉴 시코 모터 컴퍼니 리미티드 구동장치, 카메라 장치 및 전자기기

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109074956B (zh) * 2016-04-28 2020-07-10 株式会社村田制作所 陶瓷电子部件及陶瓷电子部件的制造方法
JP6996854B2 (ja) * 2017-03-08 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2020053577A (ja) * 2018-09-27 2020-04-02 株式会社村田製作所 電子部品
KR20200075287A (ko) * 2018-12-18 2020-06-26 삼성전기주식회사 커패시터 부품
JP7183051B2 (ja) * 2019-01-22 2022-12-05 太陽誘電株式会社 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
US11699552B2 (en) * 2020-12-31 2023-07-11 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
CN112992431B (zh) * 2021-04-16 2021-08-03 西安宏星电子浆料科技股份有限公司 多层片式陶瓷电容器用高分散镍内电极浆料及其制备方法
KR20230089157A (ko) 2021-12-13 2023-06-20 삼성전기주식회사 적층형 커패시터
KR20230117793A (ko) * 2022-02-03 2023-08-10 삼성전기주식회사 적층형 전자 부품

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231561A (ja) * 2001-02-02 2002-08-16 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2007149780A (ja) * 2005-11-24 2007-06-14 Tdk Corp 積層型セラミック電子部品およびその製造方法
JP2011249525A (ja) * 2010-05-26 2011-12-08 Kyocera Corp 積層セラミックコンデンサ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244050A (ja) * 1993-02-16 1994-09-02 Mitsubishi Materials Corp 積層セラミックコンデンサ及びその積層グリーン体の製造方法
EP0739019B1 (en) * 1994-10-19 2003-12-03 TDK Corporation Multilayer ceramic chip capacitor
JPH09180956A (ja) * 1995-10-03 1997-07-11 Tdk Corp 積層型セラミックコンデンサ
US7545626B1 (en) * 2008-03-12 2009-06-09 Samsung Electro-Mechanics Co., Ltd. Multi-layer ceramic capacitor
KR101069989B1 (ko) 2009-09-10 2011-10-04 삼성전기주식회사 적층형 칩 커패시터 및 회로 기판 장치
KR101079478B1 (ko) 2009-12-30 2011-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231561A (ja) * 2001-02-02 2002-08-16 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2007149780A (ja) * 2005-11-24 2007-06-14 Tdk Corp 積層型セラミック電子部品およびその製造方法
JP2011249525A (ja) * 2010-05-26 2011-12-08 Kyocera Corp 積層セラミックコンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200066571A (ko) 2018-11-30 2020-06-10 뉴 시코 모터 컴퍼니 리미티드 구동장치, 카메라 장치 및 전자기기

Also Published As

Publication number Publication date
KR20150125443A (ko) 2015-11-09
JP6342245B2 (ja) 2018-06-13
US9390854B2 (en) 2016-07-12
US20150318109A1 (en) 2015-11-05
JP2015211210A (ja) 2015-11-24

Similar Documents

Publication Publication Date Title
KR102089695B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
JP6812477B2 (ja) 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板
JP7319022B2 (ja) 積層セラミックキャパシタ
KR101843182B1 (ko) 적층 세라믹 전자부품
KR102089694B1 (ko) 적층 세라믹 전자부품
KR101946259B1 (ko) 적층 세라믹 전자부품
US10147547B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP5093351B2 (ja) 積層セラミックコンデンサ
JP5315856B2 (ja) 積層セラミック電子部品
JP5751259B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
KR101079478B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR20190012106A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR20190116113A (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP7131955B2 (ja) 積層セラミックコンデンサおよびその製造方法
CN102637527A (zh) 多层陶瓷电子元件及其制备方法
TWI474352B (zh) 積層陶瓷電容器
KR20130122770A (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
WO2015005027A1 (ja) 積層セラミックコンデンサ
KR101933426B1 (ko) 적층 세라믹 전자부품
KR102107026B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2017204562A (ja) 積層セラミックコンデンサの製造方法
KR20170112381A (ko) 세라믹 조성물 및 이를 포함하는 적층형 커패시터
WO2013190718A1 (ja) 積層セラミックコンデンサ
JP2021052103A (ja) セラミック電子部品の製造方法及びセラミック電子部品
KR20140077347A (ko) 적층 세라믹 전자부품 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant