KR20190012106A - 적층 세라믹 콘덴서 및 그 제조 방법 - Google Patents

적층 세라믹 콘덴서 및 그 제조 방법 Download PDF

Info

Publication number
KR20190012106A
KR20190012106A KR1020180082317A KR20180082317A KR20190012106A KR 20190012106 A KR20190012106 A KR 20190012106A KR 1020180082317 A KR1020180082317 A KR 1020180082317A KR 20180082317 A KR20180082317 A KR 20180082317A KR 20190012106 A KR20190012106 A KR 20190012106A
Authority
KR
South Korea
Prior art keywords
internal electrode
main component
particle diameter
ceramic
average particle
Prior art date
Application number
KR1020180082317A
Other languages
English (en)
Other versions
KR102648161B1 (ko
Inventor
야스유끼 이노마따
야스히사 고노
미나 아마노
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20190012106A publication Critical patent/KR20190012106A/ko
Application granted granted Critical
Publication of KR102648161B1 publication Critical patent/KR102648161B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/129Ceramic dielectrics containing a glassy phase, e.g. glass ceramic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • H01G4/308Stacked capacitors made by transfer techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps

Abstract

[과제] 사이드 마진 영역의 크랙을 억제할 수 있는 적층 세라믹 콘덴서 및 그 제조 방법을 제공한다.
[해결 수단] 적층 세라믹 콘덴서는, 세라믹을 주성분으로 하는 유전체층과, 내부 전극층이 교대로 적층되고, 대략 직육면체 형상을 갖고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 2단부면에 노출되도록 형성된 적층 구조를 구비하고, 상기 적층 구조에 있어서 적층된 복수의 상기 내부 전극층이 상기 2단부면 이외의 2측면으로 연장된 단부를 덮도록 형성된 사이드 마진 영역에 있어서, 상기 내부 전극층의 단부로부터 20㎛의 범위에 있어서의 주성분 세라믹의 평균 입경을 Da로 하고, 표층으로부터 20㎛의 범위의 주성분 세라믹의 평균 입경을 Db로 한 경우에, 1.5≤Db/Da≤10.0인 것을 특징으로 한다.

Description

적층 세라믹 콘덴서 및 그 제조 방법{MULTILAYER CERAMIC CAPACITOR AND MANUFACTURING METHOD THEREOF}
본 발명은 적층 세라믹 콘덴서 및 그 제조 방법에 관한 것이다.
근년, 소형이며 대용량의 적층 세라믹 콘덴서에 대한 요구가 강해지고 있다. 치수를 크게 하지 않고 대용량화를 실현하는 방법으로서는, (1) 유전체 재료의 비유전율을 크게 하고, (2) 유전체 층 두께를 얇게 하고, (3) 유전체층 수를 많게 하고, (4) 유전체부의 유효 교차 면적(내부 전극과 내부 전극이 대향하는 면적)을 크게 한다는 방법이 있다. 정격 전압이 낮은 적층 세라믹 콘덴서에서는 어느 방법으로든 대용량화는 가능하다고 할 수 있다.
일례로서, 적층 세라믹 콘덴서는, 평활 회로에 사용된다. 평활 회로에서는, DC 바이어스 특성이 중요시된다. 이것은, 강유전체 재료를 사용한 콘덴서에서는, DC 성분에 의해, 실질적인 용량값이 저하되는 현상이 발생할 수 있기 때문이다(예를 들어, 특허문헌 1 참조). 실효적인 용량이 감소되면, 평활 용도의 콘덴서로서는 유효하지 않게 된다.
(1)의 방법에서 유전체 재료의 유전율을 상승시키면, 바이어스 특성이 악화되기 때문에, 평활 용도를 목적으로 한 콘덴서에서는 바람직하지 않다. (2)의 방법에서 유전체 층 두께를 얇게 하면, 내부 전극 사이에 가해지는 전계 강도가 증가되어, 바이어스 특성을 악화시키기 때문에, 바람직한 방법이 아니다. (3)의 방법에서는, 단순히 적층 수를 증가시키는 것은 적층 콘덴서의 높이를 증가시킬 필요가 있어, 형상이 대형화되어 버린다. 이상으로부터, 치수를 크게 하지 않고, 대용량화, 특히 실효 용량을 중시한 적층 콘덴서로서는, (4)의 방법이 가장 효과적이라고 할 수 있다.
유효 교차 면적을 크게 하는 구체적인 방법으로서, 예를 들어 그린 시트를 적층한 후에, 사이드 마진 영역을 형성하기 위한 슬러리를 도포하는 방법을 채용할 수 있다(예를 들어, 특허문헌 2 참조).
일본 특허 공개 제2004-323315호 공보 일본 특허 공개 (평)3-108306호 공보
강유전체 재료를 사용한 적층 세라믹 콘덴서에서는, 전압을 인가하면, 용량 영역이 역압전 효과에 의해 적층 방향으로 신장되는 성질을 갖고 있다. 한편, 사이드 마진 영역에는 전압이 인가되지 않기 때문에, 사이드 마진 영역 자체에 자기 변위는 없어, 용량 영역의 변위에 의해, 인장 응력이 발생한다. 용량 영역의 확대를 위하여 사이드 마진 영역을 얇게 형성하면, 사이드 마진 영역이 인장 응력에 견디지 못하여, 크랙이 발생한다. 따라서, 저전압 인가에서 고장이 발생하여, 신뢰성의 저하로 이어진다.
본 발명은 상기 과제를 감안하여 이루어진 것이며, 사이드 마진 영역의 크랙을 억제할 수 있는 적층 세라믹 콘덴서 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 관한 적층 세라믹 콘덴서는, 세라믹을 주성분으로 하는 유전체층과, 내부 전극층이 교대로 적층되고, 대략 직육면체 형상을 갖고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 2단부면에 노출되도록 형성된 적층 구조를 구비하고, 상기 적층 구조에 있어서 적층된 복수의 상기 내부 전극층이 상기 2단부면 이외의 2측면으로 연장된 단부를 덮도록 형성된 사이드 마진 영역에 있어서, 상기 내부 전극층의 단부로부터 20㎛의 범위에 있어서의 주성분 세라믹의 평균 입경을 Da로 하고, 표층으로부터 20㎛의 범위의 주성분 세라믹의 평균 입경을 Db로 한 경우에, 1.5≤Db/Da≤10.0인 것을 특징으로 한다.
상기 적층 세라믹 콘덴서에 있어서, 상기 사이드 마진 영역에 있어서의 Mn과 Mg의 총합은, 0.3atm% 이하로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 사이드 마진 영역의 주성분 세라믹은, 티타늄산바륨으로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 평균 입경 Db와 비교하여, 상기 평균 입경 Da가, 상기 적층 구조가 상이한 단부면에 노출되는 내부 전극층끼리 대향하는 용량 영역의 주성분 세라믹의 평균 입경에 가까워도 된다.
본 발명에 관한 적층 세라믹 콘덴서의 제조 방법은, 주성분 세라믹 입자를 포함하는 그린 시트 위에 금속 도전 페이스트의 패턴을 배치하는 제1 공정과, 상기 제1 공정에 의해 얻어진 적층 단위를, 상기 패턴의 배치 위치가 교대로 어긋나도록 복수 적층하여 얻어진 세라믹 적층체를 얻는 제2 공정과, 상기 세라믹 적층체를 소성함으로써, 유전체층과 내부 전극층이 교대로 적층되고, 대략 직육면체 형상을 갖고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 2단부면에 노출되도록 형성된 적층 구조를 얻는 제3 공정을 포함하고, 상기 제3 공정에 있어서, 적층된 복수의 내부 전극층이 상기 2단부면 이외의 2측면으로 연장된 단부를 덮도록 형성된 사이드 마진 영역의 표층부의 입성장을 내부의 입성장보다도 촉진함으로써, 상기 내부 전극층의 단부로부터 20㎛의 범위에 있어서의 주성분 세라믹의 평균 입경을 Da로 하고, 표층으로부터 20㎛의 범위의 주성분 세라믹의 평균 입경을 Db로 한 경우에, 1.5≤Db/Da≤10.0이 되도록 한다.
본 발명에 따르면, 사이드 마진 영역의 크랙을 억제할 수 있다.
도 1은 적층 세라믹 콘덴서의 부분 단면 사시도.
도 2는 도 1의 A-A선 단면도.
도 3은 도 1의 B-B선 단면도.
도 4는 사이드 마진 영역의 확대도.
도 5는 적층 세라믹 콘덴서의 제조 방법의 플로우를 예시하는 도면.
도 6은 측정 결과를 도시하는 도면.
이하, 도면을 참조하면서, 실시 형태에 대하여 설명한다.
(실시 형태)
도 1은 실시 형태에 관한 적층 세라믹 콘덴서(100)의 부분 단면 사시도이다. 도 2는 도 1의 A-A선 단면도이다. 도 3은 도 1의 B-B선 단면도이다. 도 1 내지 도 3에서 예시하는 바와 같이, 적층 세라믹 콘덴서(100)는, 직육면체 형상을 갖는 적층 칩(10)과, 적층 칩(10)의 어느 것의 대향하는 2단부면에 형성된 외부 전극(20a, 20b)을 구비한다. 또한, 적층 칩(10)의 당해 2단부면 이외의 4면 중, 적층 방향의 상면 및 하면 이외의 2면을 측면이라고 칭한다. 외부 전극(20a, 20b)은 적층 칩(10)의 적층 방향의 상면, 하면 및 2측면으로 연장되어 있다. 단, 외부 전극(20a, 20b)은, 서로 이격되어 있다.
적층 칩(10)은, 유전체로서 기능하는 세라믹 재료를 포함하는 유전체층(11)과, 비금속 재료를 포함하는 내부 전극층(12)이, 교대로 적층된 구성을 갖는다. 각 내부 전극층(12)의 단부 테두리는, 적층 칩(10)의 외부 전극(20a)이 형성된 단부면과, 외부 전극(20b)이 형성된 단부면에, 교대로 노출되어 있다. 그것에 의하여, 각 내부 전극층(12)은, 외부 전극(20a)과 외부 전극(20b)에, 교대로 도통하고 있다. 그 결과, 적층 세라믹 콘덴서(100)는, 복수의 유전체층(11)이 내부 전극층(12)을 개재시켜 적층된 구성을 갖는다. 또한, 유전체층(11)과 내부 전극층(12)의 적층체에 있어서, 적층 방향의 최외층에는 내부 전극층(12)이 배치되고, 당해 적층체의 상면 및 하면은, 커버층(13)에 의해 덮여 있다. 커버층(13)은, 세라믹 재료를 주성분으로 한다. 예를 들어, 커버층(13)의 재료는, 유전체층(11)과 세라믹 재료의 주성분이 동일하다.
적층 세라믹 콘덴서(100)의 사이즈는, 예를 들어 길이 0.2㎜, 폭 0.125㎜, 높이 0.125㎜이고, 또는 길이 0.4㎜, 폭 0.2㎜, 높이 0.2㎜, 또는 길이 0.6㎜, 폭 0.3㎜, 높이 0.3㎜이고, 또는 길이 1.0㎜, 폭 0.5㎜, 높이 0.5㎜이고, 또는 길이 3.2㎜, 폭 1.6㎜, 높이 1.6㎜이고, 또는 길이 4.5㎜, 폭 3.2㎜, 높이 2.5㎜이지만, 이들 사이즈에 한정되는 것은 아니다.
내부 전극층(12)은, Ni(니켈), Cu(구리), Sn(주석) 등의 비금속을 주성분으로 한다. 내부 전극층(12)으로서, Pt(백금), Pd(팔라듐), Ag(은), Au(금) 등의 귀금속이나 이들을 포함하는 합금을 사용해도 된다. 유전체층(11)은, 예를 들어 일반식 ABO3으로 표현되는 페로브스카이트 구조를 갖는 세라믹 재료를 주성분으로 한다. 또한, 당해 페로브스카이트 구조는, 비화학양론 조성의 ABO3 를 포함한다. 예를 들어, 당해 세라믹 재료로서, BaTiO3(티타늄산바륨), BaCaTiO3(티타늄산바륨칼슘), BaTiZrO3(티타늄산지르콘산바륨), 페로브스카이트 구조를 형성하는 Ba1-xCaxTi1-yZryO3(0≤x≤1, 0≤y≤1) 등의 강유전체를 사용할 수 있다.
도 2에서 예시하는 바와 같이, 외부 전극(20a)에 접속된 내부 전극층(12)과 외부 전극(20b)에 접속된 내부 전극층(12)이 대향하는 영역은, 적층 세라믹 콘덴서(100)에 있어서 전기 용량을 발생시키는 영역이다. 그래서, 당해 영역을, 용량 영역(14)이라고 칭한다. 즉, 용량 영역(14)은, 상이한 외부 전극에 접속된 2개의 인접하는 내부 전극층(12)이 대향하는 영역이다.
외부 전극(20a)에 접속된 내부 전극층(12)끼리, 외부 전극(20b)에 접속된 내부 전극층(12)을 개재하지 않고 대향하는 영역을, 엔드 마진 영역(15)이라고 칭한다. 또한, 외부 전극(20b)에 접속된 내부 전극층(12)끼리, 외부 전극(20a)에 접속된 내부 전극층(12)을 개재하지 않고 대향하는 영역도, 엔드 마진 영역(15)이다. 즉, 엔드 마진 영역(15)은, 동일한 외부 전극에 접속된 내부 전극층(12)이 상이한 외부 전극에 접속된 내부 전극층(12)을 개재하지 않고 대향하는 영역이다. 엔드 마진 영역(15)은, 용량을 발생하지 않는 영역이다.
도 3에서 예시하는 바와 같이, 적층 칩(10)에 있어서, 적층 칩(10)의 2측면으로부터 내부 전극층(12)에 이르기까지의 영역을 사이드 마진 영역(16)이라고 칭한다. 즉, 사이드 마진 영역(16)은, 상기 적층 구조에 있어서 적층된 복수의 내부 전극층(12)이 2측면측으로 연장된 단부를 덮도록 형성된 영역이다. 사이드 마진 영역(16)도, 용량을 발생하지 않는 영역이다. 예를 들어, 사이드 마진 영역(16)의 두께 SMW(적층 칩(10)의 측면부터 내부 전극층(12)까지의 거리)는, 40㎛ 이상 100㎛ 이하이다. 또한, 예를 들어 적층 세라믹 콘덴서(100)의 폭 W(적층 칩(10)의 2측면 사이의 거리)는 1.3㎜ 이상 1.9㎜ 이하이다.
외부 전극(20a) 및 외부 전극(20b)에, 전위차가 발생하도록 전압을 인가하면, 적층 세라믹 콘덴서(100)를 콘덴서로서 사용할 수 있다. 유전체 재료는, 역압전 효과에 의해, 전압 인가에 의해 전압 인가 방향으로 연장되는 성질을 갖고 있다. 따라서, 전압 인가 시에는, 적층 세라믹 콘덴서(100)에 있어서, 용량 영역(14)에 있어서 유전체층(11)이 적층 방향으로 연장되는 경향이 있다. 한편, 사이드 마진 영역(16)에 있어서는 유전체층(11)에 전압이 인가되지 않는다. 따라서, 사이드 마진 영역(16)에 자기 변위가 발생하지 않는다. 이 경우, 사이드 마진 영역(16)에는 인장 응력이 작용한다. 그 결과, 사이드 마진 영역(16)에 크랙이 발생하는 경우가 있다. 특히, 용량 영역(14)을 확대하기 위하여 사이드 마진 영역(16)이 얇게 형성되어 있으면, 크랙이 발생하기 쉬워진다.
그래서, 본 실시 형태에 있어서는, 사이드 마진 영역(16)에 있어서, 표층 근방의 주성분 세라믹 입자의 평균 입경이, 내부 전극층(12) 근방의 주성분 세라믹 입자의 평균 입경보다도 크게 되어 있다. 이 구성에 의하면, 전압 인가 시에 용량 영역(14)에 인장 응력이 발생해도, 사이드 마진 영역(16)의 크랙이 억제되어, 그 결과, 파괴 전압을 향상시킬 수 있다. 그 이유로서는, 전압 인가에 의해 발생한 용량 영역(14)의 인장 응력을 상쇄하도록, 사이드 마진 영역(16)이 내부 압축 응력을 갖기 때문이라고 생각할 수 있다. 환언하면, 사이드 마진 영역(16)에 있어서, 표층 근방의 주성분 세라믹 입자의 평균 입경이, 내부 전극층(12) 근방의 주성분 세라믹 입자의 평균 입경보다도 크게 되어 있음으로써, 전압 인가에 의해 발생하는 용량 영역(14)의 인장 응력을 상쇄하도록, 사이드 마진 영역(16)이 내부 압축 응력을 갖게 된다고 생각할 수 있다. 또한, 사이드 마진 영역(16)의 크랙이 억제되면, 사이드 마진 영역(16)에 요구되는 강도가 저하된다. 그것에 의하여, 사이드 마진 영역(16)을 얇게 형성할 수 있다. 그 결과, 적층 세라믹 콘덴서(100)에 있어서의 용량 영역(14)의 체적 비율이 높아져, 대용량화를 실현할 수 있다.
평균 입경차가 작으면, 인장 응력 상쇄의 효과가 작아짐이 확인되었다. 그래서, 본 실시 형태에 있어서는, 평균 입경차에 하한을 설정한다. 구체적으로는, 도 4에서 예시하는 바와 같이, 사이드 마진 영역(16)에 있어서, 내부 전극층(12)의 단부로부터 20㎛의 범위의 주성분 세라믹의 평균 입경을 Da로 하고, 표층으로부터 20㎛의 범위의 주성분 세라믹의 평균 입경을 Db로 한 경우, 1.5≤Db/Da로 한다. 이에 의해, 충분히 인장 응력 상쇄의 효과를 얻을 수 있다. 또한, 인장 응력 상쇄의 관점에서, Db/Da는, 2 이상인 것이 바람직하다.
한편, 평균 입경차가 과도하게 크면, 전압 인가 전에 사이드 마진 영역(16)에 크랙이 발생할 우려가 있다. 이것은, 사이드 마진 영역(16)에 있어서의 내부 압축 응력이 과도하게 커지기 때문으로 생각된다. 그래서, 본 실시 형태에 있어서는, 평균 입경차에 상한을 설정한다. 구체적으로는, Db/Da≤10.0으로 한다. 이에 의해, 사이드 마진 영역(16)에 있어서의 내부 압축 응력이 과도하게 커지는 것이 억제되어, 전압 인가 전에 있어서의 사이드 마진 영역(16)의 크랙 발생이 억제된다. 또한, 내부 압축 응력 억제의 관점에서, Db/Da는, 8 이하인 것이 바람직하다.
또한, 인장 응력을 상쇄하는 관점 및 내부 압축 응력이 과도하게 커지는 것을 억제하는 관점에서, 평균 입경 Da는, 100㎚ 이상 300㎚ 이하인 것이 바람직하고, 120㎚ 이상 200㎚ 이하인 것이 보다 바람직하다. 평균 입경 Db는, 150㎚ 이상 3000㎚ 이하인 것이 바람직하고, 180㎚ 이상 2000㎚ 이하인 것이 보다 바람직하다.
또한, 용량 영역(14)에 있어서의 유전체층(11)에 있어서의 주성분 세라믹의 평균 입경은, 50㎚ 이상 300㎚ 이하인 것이 바람직하다. 이 경우, 평균 입경 Db와 비교하여, 평균 입경 Da가 용량 영역(14)의 평균 입경에 가까워지기 때문에, 평균 입경 Db와 용량 영역(14)의 평균 입경의 차를 완화시킬 수 있어, 크랙의 발생이 억제된다.
계속하여, 적층 세라믹 콘덴서(100)의 제조 방법에 대하여 설명한다. 도 5는 적층 세라믹 콘덴서(100)의 제조 방법의 플로우를 예시하는 도면이다.
(원료 분말 제작 공정)
먼저, 유전체층(11)을 형성하기 위한 유전체 재료를 준비한다. 유전체층(11)에 포함되는 A 사이트 원소 및 B 사이트 원소는, 통상은 ABO3의 입자의 소결체의 형태로 유전체층(11)에 포함된다. 예를 들어, BaTiO3은, 페로브스카이트 구조를 갖는 정방정 화합물이며, 높은 유전율을 나타낸다. 이 BaTiO3은, 일반적으로 이산화티타늄 등의 티타늄 원료와 탄산바륨 등의 바륨 원료를 반응시켜 티타늄산바륨을 합성함으로써 얻을 수 있다. 유전체층(11)을 구성하는 세라믹의 합성 방법으로서는, 종래 다양한 방법이 알려져 있고, 예를 들어 고상법, 졸-겔법, 수열법 등이 알려져 있다. 본 실시 형태에 있어서는, 이들 모두 채용할 수 있다.
얻어진 세라믹 분말에, 목적에 따라 소정의 첨가 화합물을 첨가한다. 첨가 화합물로서는, Mg(마그네슘), Mo(몰리브덴), Mn(망간), V(바나듐), Cr(크롬), 희토류 원소(Y(이트륨), Sm(사마륨), Eu(유로퓸), Gd(가돌리늄), Tb(테르븀), Dy(디스프로슘), Ho(홀뮴), Er(에르븀), Tm(툴륨) 및 Yb(이테르븀))의 산화물, 및 Co(코발트), Ni, Zn(아연), Li(리튬), B(붕소), Na(나트륨), K(칼륨) 및 Si(실리콘)의 산화물 혹은 유리를 들 수 있다.
본 실시 형태에 있어서는, 바람직하게는 먼저 유전체층(11)을 구성하는 세라믹의 입자에 첨가 화합물을 포함하는 화합물을 혼합하여 820 내지 1150℃에서 하소를 행한다. 계속하여, 얻어진 세라믹 입자를 첨가 화합물과 함께 습식 혼합하고, 건조 및 분쇄하여 세라믹 분말을 조제한다. 예를 들어, 세라믹 분말의 평균 입자 직경은, 유전체층(11)의 박층화의 관점에서, 바람직하게는 50 내지 300㎚이다. 예를 들어, 상기한 바와 같이 하여 얻어진 세라믹 분말에 대하여, 필요에 따라 분쇄 처리하여 입경을 조절하거나, 혹은 분급 처리와 조합함으로써 입경을 조정해도 된다.
본 실시 형태에 있어서는, 유전체 재료는, 입성장하기 쉬운 것이 바람직하다. 그래서, 유전체 재료에 있어서, Mg 및 Mn의 총합을 0.3atm% 이하로 하는 것이 바람직하다. Mg 및 Mn의 총합이란, 어느 것을 포함하지 않아도 됨을 의미한다. 또한, Cr, Co, Ni 및 Zn을 첨가하는 경우에는, 이들과 Mg 및 Mn의 총합을 0.3atm% 이하로 하는 것이 바람직하다. 또한, 농도(atm%)는, 일반식 ABO3으로 표현되는 페로브스카이트 구조를 갖는 주성분 세라믹의 B 사이트를 100atm%로 한 경우의 농도를 의미한다.
(적층 공정)
이어서, 얻어진 유전체 재료에, 폴리비닐부티랄(PVB) 수지 등의 바인더와, 에탄올, 톨루엔 등의 유기 용제와, 프탈산디옥틸(DOP) 등의 가소제를 첨가하여 습식 혼합한다. 얻어진 슬러리를 사용하여, 예를 들어 다이 코터법이나 닥터 블레이드법에 의해, 기재 위에 예를 들어 두께 0.8㎛ 이하의 띠 형상의 유전체 그린 시트를 도공하여 건조시킨다.
이어서, 유전체 그린 시트의 표면에, 유기 바인더를 포함하는 내부 전극 형성용의 금속 도전 페이스트를 스크린 인쇄, 그라비아 인쇄 등에 의해 인쇄함으로써, 극성이 상이한 1쌍의 외부 전극에 교대로 인출되는 내부 전극층 패턴을 배치한다. 금속 도전 페이스트에는, 공재로서 세라믹 입자를 첨가한다. 세라믹 입자의 주성분은, 특별히 한정하는 것은 아니지만, 유전체층(11)의 주성분 세라믹과 동일한 것이 바람직하다. 예를 들어, 평균 입자 직경이 50㎚ 이하인 BaTiO3을 균일하게 분산시켜도 된다. 또한, 금속 도전 페이스트에는, 유전체 재료의 입성장을 억제하는 작용을 갖는 Ni 또는 Ni 합금을 사용한다. 혹은, Cu나 Ag(은), Pd(팔라듐) 또는 그들의 합금을 사용하는 경우, 입성장을 억제하는 성분을 포함하고 있어도 된다. 예를 들어, Mg, Mn, Cr, Co, Ni, Zn의 어느 것 또는 복합 화합물 등이 첨가되어 있어도 된다.
그 후, 내부 전극층 패턴이 인쇄된 유전체 그린 시트를 소정의 크기로 펀칭하고, 펀칭된 유전체 그린 시트를, 기재를 박리한 상태에서, 내부 전극층(12)과 유전체층(11)이 엇갈리게 되도록, 또한 내부 전극층(12)이 유전체층(11)의 긴 변 방향 양 단부면에 단부 테두리가 교대로 노출되어 극성이 상이한 1쌍의 외부 전극(20a, 20b)에 교대로 인출되도록, 소정층 수(예를 들어 100 내지 500층)만큼 적층한다. 적층된 유전체 그린 시트의 상하로 커버층(13)이 되는 커버 시트를 압착시키고, 소정 칩 치수(예를 들어 3.5㎜×1.8㎜)로 커트함으로써 적층체를 얻는다.
(소성 공정)
이와 같이 하여 얻어진 적층체를, 250 내지 500℃의 N2 분위기 중에서 탈바인더 처리한 후에, 산소 분압 10-5 내지 10-8atm의 환원 분위기 중에서 1100 내지 1300℃에서 10분 내지 2시간 소성함으로써, 각 화합물이 소결하여 입성장한다. 이와 같이 하여, 적층 세라믹 콘덴서(100)가 얻어진다.
(재산화 처리 공정)
그 후, N2 가스 분위기 중에서 600℃ 내지 1000℃에서 재산화 처리를 행해도 된다.
(외부 전극 형성 공정)
소결체의 양 단부면에 Cu 페이스트를 도포하여 베이킹하고, 도금을 실시함으로써, 외부 전극(20a, 20b)을 형성한다.
본 실시 형태에 관한 제조 방법에 의하면, 유전체 재료가 입성장하기 쉬운 조성을 갖고, 금속 도전 페이스트가 유전체 재료의 입성장을 억제하는 성분을 포함하고 있다. 이 경우, 사이드 마진 영역(16)에 있어서, 내부 전극층(12)의 근방의 주성분 세라믹 입자의 입성장이 억제되어, 표층 근방의 주성분 세라믹 입자의 입성장을 촉진시킬 수 있다. 그것에 의하여, 전압 인가 시에 용량 영역(14)에 인장 응력이 발생해도, 사이드 마진 영역(16)의 크랙이 억제되어, 그 결과, 파괴 전압을 향상시킬 수 있다. 그 이유로서는, 전압 인가에 의해 발생한 용량 영역(14)의 인장 응력을 상쇄하도록, 사이드 마진 영역(16)에 내부 압축 응력을 발생시키기 때문이라고 생각할 수 있다. 환언하면, 사이드 마진 영역(16)에 있어서, 내부 전극층(12)의 근방의 주성분 세라믹 입자의 입성장이 억제되어, 표층 근방의 주성분 세라믹 입자의 입성장을 촉진시킴으로써, 전압 인가에 의해 발생하는 용량 영역(14)의 인장 응력을 상쇄하도록, 사이드 마진 영역(16)에 내부 압축 응력이 발생하고 있다고 생각할 수 있다. 또한, 사이드 마진 영역(16)의 크랙이 억제되면, 사이드 마진 영역(16)에 요구되는 강도가 저하된다. 그것에 의하여, 사이드 마진 영역(16)을 얇게 형성할 수 있다. 그 결과, 적층 세라믹 콘덴서(100)에 있어서의 용량 영역(14)의 체적 비율이 높아져, 대용량화를 실현할 수 있다. 본 실시 형태에 있어서는, 입성장 억제 성분의 함유량 등을 조정함으로써, 1.5≤Db/Da≤10.0으로 한다.
또한, 평균 입경 Db와 비교하여, 평균 입경 Da가 용량 영역(14)의 평균 입경에 가까워지면, 평균 입경 Db와 용량 영역(14)의 평균 입경의 차를 완화시킬 수 있어, 크랙의 발생이 억제된다.
또한, 사이드 마진 영역(16)의 표층 근방의 입자를 입성장시킴으로써 주성분 세라믹 중의 포어수를 저감시킬 수 있다. 그것에 의하여, 내습성을 향상시킬 수 있다.
(변형예 1)
상기 제조 방법에 있어서는, 유전체 재료가 입성장하기 쉬운 조성을 갖고, 금속 도전 페이스트가 유전체 재료의 입성장을 억제하는 성분을 포함하고 있었지만, 이에 한정되지 않는다. 예를 들어, 유전체 재료에 입성장을 억제하는 성분(예를 들어, Mg, Mn, Cr, Co, Ni, Zn의 어느 것 또는 복합 화합물)을 첨가하고, 적층 공정에서 적층체를 얻은 후, 사이드 마진 영역(16)에 상당하는 영역의 표층부에 입성장 촉진제를 도포, 함침시켜도 된다. 이 경우, 소성 공정에 있어서, 소성 시에 당해 표층부에 입성장시킬 수 있다. 또한, 입성장 촉진제로서, SiO2를 포함하는 유리 성분 등을 사용할 수 있다.
(변형예 2)
또는 일단 소성을 행한 후에, 분위기, 기압, 온도 등을 소성 공정으로부터 변경하여 다시 소성을 행하여, 사이드 마진 영역(16)에 상당하는 영역의 표층부의 입성장을 촉진하는 방법을 채용해도 된다. 예를 들어, 소성 공정에 있어서의 산소 분압보다도 산소 분압을 올려도 된다. 또한, 당해 방법을 상기 어느 제조 방법에 조합해도 된다.
(변형예 3)
또는 유전체 재료에 입성장을 억제하는 성분(예를 들어, Mg, Mn, Cr, Co, Ni, Zn의 어느 것 또는 복합 화합물)을 첨가하고, 적층 공정에서 적층체를 얻은 후에, 사이드 마진 영역(16)에 상당하는 개소에 입성장하기 쉬운 조성(예를 들어, Mg와 Mn의 총합이 0.3atm% 이하)을 갖는 다른 유전체 재료를 포함하는 슬러리 등을 도포해도 된다.
[실시예]
이하, 실시 형태에 관한 적층 세라믹 콘덴서를 제작하고, 특성에 대하여 조사했다.
평균 입경이 150㎚이고, 각종 첨가물을 첨가한 BaTiO3을 준비했다. 도 6에 도시하는 바와 같이, 실시예 1 내지 9에서는, Mn과 Mg의 총합이 0.3atm% 이하로 되도록 했다. 실시예 1, 3, 4에서는, Mn과 Mg의 총합을 0.3atm%로 했다. 실시예 2, 5에서는, Mn과 Mg의 총합을 0.2atm%로 했다. 실시예 6 내지 8에서는, Mn과 Mg의 총합을 0.1atm%로 했다. 실시예 9에서는, Mn과 Mg의 총합을 0.05atm%로 했다.
비교예 1, 2에서는, Mn과 Mg의 총합이 0.3atm%를 초과하도록 했다. 비교예 1에서는, Mn과 Mg의 총합을 1.0atm%로 했다. 비교예 2에서는, Mn과 Mg의 총합을 0.5atm%로 했다. 비교예 3에서는, Mn과 Mg의 총합을 0.1atm%로 했다.
유전체 재료에 유기 바인더로서 부티랄계, 용제로서 톨루엔, 에틸알코올을 첨가하여 닥터 블레이드법으로 소결 후의 유전체층(11)의 두께가 5㎛가 되도록 그린 시트를 제작했다. 얻어진 시트에 내부 전극 형성용의 금속 도전 페이스트를 스크린 인쇄했다. 금속 도전 페이스트는, 입성장 억제를 위한 Ni를 주성분으로 했다. 인쇄된 시트를 소정의 사이즈로 펀칭하고, 170매 겹치게 하고, 그 상하로 커버 시트를 각각 적층했다. 그 후, 열 압착에 의해 적층체를 얻어, 소정의 형상으로 절단했다. 그 후, N2 분위기에서 탈바인더 처리 후, 환원 분위기 하에서(O2 분압: 10-5 내지 10-8atm), 1220℃ 내지 1250℃에서 소성하여 소결체를 얻었다. 실시예 1, 2, 6 및 비교예 2에서는, 소성 온도를 1220℃로 했다. 실시예 3, 7에서는, 소성 온도를 1225℃로 했다. 실시예 4, 5, 8, 9에서는 소성 온도를 1230℃로 했다. 비교예 1, 3에서는 소성 온도를 1250℃로 했다. 소결체를 N2 분위기 하의 조건에서 재산화 처리를 행한 후, Cu 페이스트를 양 단부면에 도포하여 베이킹하고, 도금을 실시하여, 길이 3.2㎜, 폭 1.6㎜, 높이 1.6㎜의 형상을 갖는 적층 세라믹 콘덴서를 얻었다.
(분석)
실시예 1 내지 9에서는, 유전체 재료에 입성장하기 쉬운 조성을 갖게 하고, 내부 전극 형성용의 금속 도전 페이스트의 주성분을 Ni로 했기 때문에, 평균 입경 Da를 억제하면서 평균 입경 Db를 크게 할 수 있었다. 도 6에 도시하는 바와 같이, Mn과 Mg의 총합을 작게 함에 따라, 평균 입경 Db가 커졌다. 비교예 1, 2에서는, 평균 입경 Db가 억제되었다. 이것은, 유전체량에 있어서의 Mn과 Mg의 총합이 0.3atm%를 초과했기 때문에, 입성장이 억제되었기 때문이라고 생각된다. 또한, 연마 후의 표면을 케미컬 에칭 처리하고, SEM 관찰(3만배)을 행했다. 복수의 SEM 화상으로부터, 약 500개의 입자의 입자 직경을 측정하여, 그의 평균값을 평균 입경으로 했다.
실시예 1 내지 9 및 비교예 1, 2의 적층 세라믹 콘덴서에 대하여, DC 내전압 시험을 행했다. 충전 전류 50㎃ 이하를 유지하여 승전압시키고, 최대 500V의 전압을 60초간 인가했다. 그 때, 절연 파괴 및 외관 이상을 확인했다. 시험수는 20이며, 그 중 상기 이상의 발생 개수를 세어, 0개의 경우를 ○로 하고, 1 내지 3개의 경우를 △로 하고, 4개 이상의 경우는 NG라고 판정했다. 도 6에 도시하는 바와 같이, 실시예 3 내지 7에서는 ○가 되고, 실시예 1, 2, 8, 9에서는 △가 되었다. 이것은, 1.5≤Db/Da≤10.0으로 함으로써, 전압 인가 시에 용량 영역(14)에 발생하는 인장 응력이 사이드 마진 영역(16)의 내부 압축 응력에 의해 상쇄되어, 사이드 마진 영역(16)의 크랙이 억제되었기 때문이라고 생각된다.
한편, 비교예 1, 2에서는, DC 내전압 시험에서 이상이 발생했다. 이것은, Db/Da가 1.5 미만이 됨으로써, 인장 응력 상쇄의 효과가 작아졌기 때문이라고 생각된다. 또한, 비교예 3에서는, DC 내전압 시험을 행하기 전에 사이드 마진 영역(16)에 크랙이 발생하고 있었기 때문에, DC 내전압 시험을 행할 수 없었다. 이것은, Db/Da가 10.0을 초과하여 평균 입경차가 과도하게 커져, 사이드 마진 영역(16)의 표층에 있어서의 내부 압축 응력이 과도하게 커졌기 때문이라고 생각된다.
이상으로부터, 1.5≤Db/Da≤10.0으로 함으로써, 사이드 마진 영역(16)의 크랙이 억제됨을 알 수 있다.
이상, 본 발명의 실시예에 대하여 상세하게 설명했지만, 본 발명은 이러한 특정한 실시예에 한정되는 것은 아니며, 특허 청구 범위에 기재된 본 발명의 요지 범위 내에 있어서, 다양한 변형·변경이 가능하다.
10: 적층 칩
11: 유전체층
12: 내부 전극층
13: 커버층
14: 용량 영역
15: 엔드 마진 영역
16: 사이드 마진 영역
20a, 20b: 외부 전극
100: 적층 세라믹 콘덴서

Claims (5)

  1. 세라믹을 주성분으로 하는 유전체층과, 내부 전극층이 교대로 적층되고, 대략 직육면체 형상을 갖고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 2단부면에 노출되도록 형성된 적층 구조를 구비하고,
    상기 적층 구조에 있어서 적층된 복수의 상기 내부 전극층이 상기 2단부면 이외의 2측면으로 연장된 단부를 덮도록 형성된 사이드 마진 영역에 있어서, 상기 내부 전극층의 단부로부터 20㎛의 범위에 있어서의 주성분 세라믹의 평균 입경을 Da로 하고, 표층으로부터 20㎛의 범위의 주성분 세라믹의 평균 입경을 Db로 한 경우에, 1.5≤Db/Da≤10.0인 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서, 상기 사이드 마진 영역의 주성분 세라믹은, 티타늄산바륨인 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 제2항에 있어서, 상기 사이드 마진 영역에 있어서의 Mn과 Mg의 총합은, 0.3atm% 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 평균 입경 Db와 비교하여, 상기 평균 입경 Da가, 상기 적층 구조가 상이한 단부면에 노출되는 내부 전극층끼리 대향하는 용량 영역의 주성분 세라믹의 평균 입경에 가까운 것을 특징으로 하는 적층 세라믹 콘덴서.
  5. 주성분 세라믹 입자를 포함하는 그린 시트 위에 금속 도전 페이스트의 패턴을 배치하는 제1 공정과,
    상기 제1 공정에 의해 얻어진 적층 단위를, 상기 패턴의 배치 위치가 교대로 어긋나도록 복수 적층하여 얻어진 세라믹 적층체를 얻는 제2 공정과,
    상기 세라믹 적층체를 소성함으로써, 유전체층과 내부 전극층이 교대로 적층되고, 대략 직육면체 형상을 갖고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 2단부면에 노출되도록 형성된 적층 구조를 얻는 제3 공정
    을 포함하고,
    상기 제3 공정에 있어서, 적층된 복수의 내부 전극층이 상기 2단부면 이외의 2측면으로 연장된 단부를 덮도록 형성된 사이드 마진 영역의 표층부의 입성장을 내부의 입성장보다도 촉진함으로써, 상기 내부 전극층의 단부로부터 20㎛의 범위에 있어서의 주성분 세라믹의 평균 입경을 Da로 하고, 표층으로부터 20㎛의 범위의 주성분 세라믹의 평균 입경을 Db로 한 경우에, 1.5≤Db/Da≤10.0이 되도록 하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
KR1020180082317A 2017-07-26 2018-07-16 적층 세라믹 콘덴서 및 그 제조 방법 KR102648161B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-144958 2017-07-26
JP2017144958A JP7227690B2 (ja) 2017-07-26 2017-07-26 積層セラミックコンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20190012106A true KR20190012106A (ko) 2019-02-08
KR102648161B1 KR102648161B1 (ko) 2024-03-18

Family

ID=65138363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180082317A KR102648161B1 (ko) 2017-07-26 2018-07-16 적층 세라믹 콘덴서 및 그 제조 방법

Country Status (5)

Country Link
US (1) US10672559B2 (ko)
JP (1) JP7227690B2 (ko)
KR (1) KR102648161B1 (ko)
CN (1) CN109326442B (ko)
TW (1) TWI746867B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210084285A (ko) * 2019-12-27 2021-07-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7089402B2 (ja) * 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7145652B2 (ja) * 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP2020167201A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
KR20190116113A (ko) 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2021002604A (ja) * 2019-06-24 2021-01-07 株式会社村田製作所 積層セラミック電子部品
KR102262902B1 (ko) * 2019-08-23 2021-06-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190116181A (ko) * 2019-09-20 2019-10-14 삼성전기주식회사 적층형 전자 부품
JP7192741B2 (ja) * 2019-10-30 2022-12-20 株式会社村田製作所 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
KR20210081668A (ko) * 2019-12-24 2021-07-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2021108364A (ja) * 2019-12-27 2021-07-29 株式会社村田製作所 積層セラミックコンデンサ
US11569035B2 (en) * 2020-06-29 2023-01-31 Taiyo Yuden Co., Ltd. Ceramic electronic device
US11961681B2 (en) * 2020-12-28 2024-04-16 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor including internal electrodes having pores on ends thereof and board having the same mounted thereon
JP2022125694A (ja) * 2021-02-17 2022-08-29 株式会社村田製作所 積層セラミックコンデンサ
JP2022133553A (ja) * 2021-03-02 2022-09-14 太陽誘電株式会社 積層セラミックコンデンサ
WO2023234314A1 (ja) * 2022-06-03 2023-12-07 株式会社村田製作所 積層セラミックコンデンサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108306A (ja) 1989-09-21 1991-05-08 Murata Mfg Co Ltd 積層コンデンサの製造方法
JP2004323315A (ja) 2003-04-25 2004-11-18 Nec Tokin Corp 誘電体磁器組成物及びその製造方法並びにそれを用いた積層セラミックコンデンサ
KR20110018936A (ko) * 2009-06-15 2011-02-24 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품 및 그 제조방법
JP2016001721A (ja) * 2014-05-21 2016-01-07 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3435190A1 (de) * 1984-09-25 1986-04-03 Siemens AG, 1000 Berlin und 8000 München Elektrischer kondensator mit geschichteten dielektrikumslagen und verfahren zu seiner herstellung
JP2987995B2 (ja) * 1991-05-13 1999-12-06 松下電器産業株式会社 内部電極用ペーストおよびそれを用いた積層セラミックコンデンサ
JPH08138968A (ja) 1994-11-10 1996-05-31 Tdk Corp 積層型コンデンサ
JPH11135357A (ja) * 1997-10-30 1999-05-21 Kyocera Corp 積層セラミックコンデンサ
JP4574267B2 (ja) 2004-07-28 2010-11-04 京セラ株式会社 積層型電子部品の製法および積層型電子部品
JP2007173714A (ja) 2005-12-26 2007-07-05 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP5164463B2 (ja) 2007-07-26 2013-03-21 太陽誘電株式会社 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
US9368281B2 (en) 2010-08-18 2016-06-14 Taiyo Yuden Co., Ltd. Laminated ceramic electronic component
KR101771728B1 (ko) * 2012-07-20 2017-08-25 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101681358B1 (ko) * 2013-04-08 2016-11-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP2015156470A (ja) * 2014-01-14 2015-08-27 Tdk株式会社 積層型セラミック電子部品
JP6632808B2 (ja) * 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
US10020117B2 (en) * 2016-02-18 2018-07-10 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108306A (ja) 1989-09-21 1991-05-08 Murata Mfg Co Ltd 積層コンデンサの製造方法
JP2004323315A (ja) 2003-04-25 2004-11-18 Nec Tokin Corp 誘電体磁器組成物及びその製造方法並びにそれを用いた積層セラミックコンデンサ
KR20110018936A (ko) * 2009-06-15 2011-02-24 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품 및 그 제조방법
JP2016001721A (ja) * 2014-05-21 2016-01-07 株式会社村田製作所 積層セラミックコンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210084285A (ko) * 2019-12-27 2021-07-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서

Also Published As

Publication number Publication date
TW201911346A (zh) 2019-03-16
CN109326442A (zh) 2019-02-12
US10672559B2 (en) 2020-06-02
KR102648161B1 (ko) 2024-03-18
JP2019029422A (ja) 2019-02-21
JP7227690B2 (ja) 2023-02-22
US20190035554A1 (en) 2019-01-31
TWI746867B (zh) 2021-11-21
CN109326442B (zh) 2021-10-29

Similar Documents

Publication Publication Date Title
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6955363B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6909011B2 (ja) 積層セラミックコンデンサ
JP7290914B2 (ja) 積層セラミックコンデンサの製造方法
KR102412983B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR102520018B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP2019062100A (ja) セラミック電子部品およびその製造方法
JP6823975B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7262181B2 (ja) 積層セラミックコンデンサおよびその製造方法
TWI790267B (zh) 積層陶瓷電容器及其製造方法
JP6986360B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR20190017655A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR20190009707A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP7441120B2 (ja) 積層セラミックコンデンサおよび誘電体材料
US11721483B2 (en) Multilayer ceramic capacitor
KR20190121143A (ko) 적층 세라믹 커패시터
KR20210063238A (ko) 세라믹 전자 부품 및 그 제조 방법
CN114765097A (zh) 电介质材料、陶瓷电子器件、电介质材料的制造方法及陶瓷电子器件的制造方法
KR20180094786A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US10879002B2 (en) Ceramic capacitor and manufacturing method thereof
KR20220136140A (ko) 세라믹 전자 부품 및 그 제조 방법
JP2021082644A (ja) セラミック電子部品の製造方法
JP2021158276A (ja) セラミック原料粉末、セラミック電子部品の製造方法、およびセラミック原料粉末の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant