JP5164463B2 - 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ Download PDF

Info

Publication number
JP5164463B2
JP5164463B2 JP2007193963A JP2007193963A JP5164463B2 JP 5164463 B2 JP5164463 B2 JP 5164463B2 JP 2007193963 A JP2007193963 A JP 2007193963A JP 2007193963 A JP2007193963 A JP 2007193963A JP 5164463 B2 JP5164463 B2 JP 5164463B2
Authority
JP
Japan
Prior art keywords
layer
dielectric
internal electrode
chip
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007193963A
Other languages
English (en)
Other versions
JP2009032833A (ja
Inventor
淳 小笠原
Original Assignee
太陽誘電株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 太陽誘電株式会社 filed Critical 太陽誘電株式会社
Priority to JP2007193963A priority Critical patent/JP5164463B2/ja
Publication of JP2009032833A publication Critical patent/JP2009032833A/ja
Application granted granted Critical
Publication of JP5164463B2 publication Critical patent/JP5164463B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、積層セラミックコンデンサの製造方法及び積層セラミックコンデンサに関し、さらに詳細には、チップ本体の表面近傍の焼結遅延を抑制する積層セラミックコンデンサの製造方法及びこの製造方法を用いて得られる積層セラミックコンデンサに関する。

従来の積層セラミックコンデンサ110は、図14に示すようにセラミック誘電体層115aと内部電極層112とを交互に積層しかつ該内部電極層112を一つ置きに相対向する端面115cに露出するように形成された略直方体形状の静電容量形成層115Aと、該静電容量形成層115Aの上下両主面に重ねられたセラミック誘電体からなるカバー層115Bと、前記静電容量形成層115A及び前記カバー層115Bとで構成された略直方体形状のチップ本体115の内部電極層112の端部が露出している端面115cに形成されかつ前記内部電極層112と電気的に接続する一対の外部電極116a,116bとを有する。該積層コンデンサ110の製造方法は、例えば、内部電極パターン形成工程、積層体形成工程、積層体ブロック形成工程、積層体チップ形成工程、焼成工程、外部電極形成工程を有するものが一般的である。上記積層体形成工程は、シート積層法とスラリービルド法の2つの方法が一般的である。本発明にとっては、いずれの方法も背景技術として用いることが可能であるが、ここではシート積層法を例にその概要を説明する。例えば主成分としてチタン酸バリウム1molに対し、Ho等の希土類元素1.0mol%、MgO 0.5mol%及びMnO 0.1mol%、およびSiO 1.5mol%を添加・混合した第1の誘電体材料粉末と、有機バインダーと、水またはアルコール等の溶媒と、を混合してセラミックスラリーを準備する。次に、得られたセラミックスラリーをポリエチレンテレフタラート(PET)等からなる担体フィルム上に公知の手法により塗工して未焼成誘電体層を作成する。次に、図9に示すように、X方向にはエンドギャップG1を隔てて互いに離間するとともにY方向にはサイドギャップG2を隔てて互いに離間するように、未焼成誘電体層111a1,111a2の表面に例えばNi,Cu等の卑金属電極材料ペーストの印刷により、複数の内部電極パターン112’を形成する。次に、前記内部電極パターン112’のサイドギャップG2の位置が積層軸方向で揃い且つ前記エンドギャップG1の位置が積層体方向で一層置きに揃うように、上記で得られた複数の未焼成誘電体層111a1,111a2を交互に積層して未焼成静電容量形成層111Aを構成するとともに、該未焼成静電容量形成層111Aの上下に未焼成誘電体層111b1,111b2からなる未焼成カバー層111Bを積層して、図10に示すように、略直方体形状の積層体113aを形成する。また、上記積層体113aの最上部に位置する未焼成誘電体層111b2の表面には、積層体ブロック113bを形成するための切断位置の目安となるX方向に沿ったカットラインCL1と、積層体チップ113cを形成するための切断位置の目安となるY方向に沿ったカットラインCL2とが互いに交差するように焼失性インキ等のスクリーン印刷により形成されている。次に、上記積層体ブロック形成工程は、図10に示すように前記積層体113aを前記カットラインCL1に沿って厚さ方向に切断することにより、図11に示すように、複数のコンデンサユニットCUが連結された長棒形状の積層体ブロック113bを得る。次に、上記積層体チップ形成工程は、図11に示すように上記で得られた積層体ブロック113bをY方向に沿う少なくとも2つの切断線CL2、CL2によって図12に示すようにコンデンサユニットCU毎に厚さ方向に切断して図13に示すように複数の積層体チップ113cを形成し、これによって前記積層体チップ113cの両端面に内部電極パターンの端部を一つ置きに露出させる。次に、上記焼成工程は、図視省略したが、上記で得られた積層体チップ113cを例えばジルコニア製セッター上に載置し、例えば500℃で5時間加熱して脱バインダー処理したのち、1200℃で2時間焼成して、チップ本体115を得る。次に、上記外部電極付与工程は、上記で得られたチップ本体115の対向する一対の端面に前記内部電極112に接続するようにAg電極材料ペーストをディップ法等により塗布し焼き付けして図14に示すように、第1及び第2の外部電極116a,116bを形成する。

また、図示省略したが、特許文献1には、誘電体層を含む焼結前素子本体を準備する工程と、焼結前素子本体をリチウム、ホウ素および/またはナトリウムを含む供給源物質と共に、焼成炉内に入れて焼成を行う工程と、を有する誘電体層含有電子部品の製造方法が提案されている。これによれば、焼結前素子本体をリチウム、ホウ素および/またはナトリウムを含む供給源物質と共に、焼成炉内に入れて焼成を行うので、焼成時に表面近傍の焼結が促進される。このため、誘電体層を構成する誘電体磁器組成物中のSiOなどの含有量を増大させることなく、低温焼成が可能であり、緻密な焼結体を得ることができるものである。上記のように、焼結前素子本体をリチウム、ホウ素および/またはナトリウムを含む供給源物質と共に、焼成炉内に入れて焼成を行うので、焼成時に表面近傍の焼結が促進される。このため、誘電体層を構成する誘電体磁器組成物中のSiOなどの含有量を増大させることなく、低温焼成が可能であり、緻密な焼結体を得ることができるものである。
特開2001−185438号公報

ところで、上記従来の積層セラミックコンデンサの製造方法においては、小型化のニーズに応じて誘電体層115aの1層の厚みをより薄くしようとすると、焼結に際して、内部電極112、112に挟まれる誘電体層115aの焼結体115d1は、内部電極成分の影響を受けて焼結が促進される一方、所謂カバー層115Bの焼結体115d2では相対的に焼結が遅延する。このため、表面近傍から前記積層セラミックコンデンサ110の内部に水分等が浸入して該積層セラミックコンデンサ110の耐湿性能を低下させるという課題があった。また、上記後者の背景技術に記載された誘電体層含有電子部品の製造方法においては、焼結前素子本体をリチウム、ホウ素および/またはナトリウムを含む供給源物質と共に、焼成炉内に入れて焼成を行うので、後に外部電極を形成するチップ本体の端面にも前記供給源物質が拡散するので、内部電極層と外部電極とのコンタクト性を悪化させてしまう。このため、外部電極形成前にバレル研磨等により前記内部電極層の端面を再び露出させる工程が不可欠であった。また、積層体チップの焼成時にセッター等の焼成治具と接する面とその他の面とで前記物質の拡散の度合いが異なるために、焼結性にばらつきを生じ、電気的特性や信頼性等において安定した性能を得るのが難しいという課題があった。

本発明の目的は、チップ本体の表面近傍における焼結ばらつきを抑制して緻密な被覆層を均一に有する積層セラミックコンデンサを安定生産することが可能な積層セラミックコンデンサの製造方法を提供することにある。また、本発明の目的は、チップ本体の表面近傍から内部に水分等が浸入して耐湿性能を低下させる虞がない積層セラミックコンデンサを提供することにある。

上記目的を達成するため、本発明の積層セラミックコンデンサの製造方法は、内部電極パターン形成工程、積層体形成工程、積層体ブロック形成工程、被覆工程、積層体チップ形成工程、焼成工程、外部電極形成工程を有するものである。具体的には、本発明の積層セラミックコンデンサの製造方法は、(1)セラミック誘電体層と内部電極層とを交互に積層しかつ該内部電極層を一つ置きに相対向する端面に
露出するように形成された略直方体形状の静電容量形成層と、該静電容量形成層の上下両主面に重ねられたセラミック誘電体からなるカバー層と、前記静電容量形成層及び前記カバー層とで構成された略直方体形状のチップ本体の内部電極層の端部が露出している端面に形成されかつ前記内部電極層と電気的に接続する一対の外部電極とを有する積層セラミックコンデンサの製造方法において、 X方向にはエンドギャップを隔てて互いに離間するとともにY方向にはサイドギャップを隔てて互いに離間するように、未焼成誘電体層の表面に複数の内部電極パターンを形成する工程、前記内部電極パターンのサイドギャップの位置が積層軸方向で揃い且つ前記エンドギャップの位置が積層体方向で一層置きに揃うように、上記で得られた複数の未焼成誘電体層を交互に積層して未焼成静電容量形成層を構成するとともに、該未焼成静電容量形成層の上下に未焼成誘電体層を積層して略直方体形状の積層体を形成する工程、前記サイドギャップの中心線に沿って前記積層体を厚さ方向に切断することによりサイドギャップを両側に有する複数のコンデンサユニットが連結された長棒形状の積層体ブロックを得る工程、前記未焼成誘電体層中の第1の誘電体材料組成物に対してさらに多量のSiOが添加された第2の誘電体材料組成物を用いて前記積層体ブロックの前記サイドギャップの外周及び前記カバー層の外周を被覆する工程、前記エンドギャップを通る位置において少なくとも2箇所で前記積層体ブロックを厚さ方向に切断することにより、前記内部電極パターンの端部が一層置きに対向する端面に露出された略直方体形状の積層体チップを得る工程、前記積層体チップを焼成してチップ本体を得る工程、前記チップ本体の対向する一対の端面に第1の外部電極と第2の外部電極とを形成する工程、を備える。(・・・以下第1の課題解決手段と称する。)

また、本発明の積層セラミックコンデンサは、(2)セラミック誘電体層と内部電極層とを交互に積層しかつ該内部電極層を一つ置きに相対向する端面に露出するように形成された略直方体形状の静電容量形成層と、該静電容量形成層の上下両主面に重ねられたセラミック誘電体からなるカバー層と、前記静電容量形成層及び前記カバー層とで構成された略直方体形状のチップ本体の前記内部電極層の端部が露出された端面に形成されかつ前記内部電極層と電気的に接続する一対の外部電極とを有する積層セラミックコンデンサにおいて、前記各端面を除く前記チップ本体の表面に、前記誘電体層を構成する誘電体磁器組成物よりもSiOを多量に含有する誘電体磁器組成物からなる被覆層が形成されているとともに、前記被覆層の平均結晶粒径は、前記チップ本体の内部の前記被覆層と接するサイドギャップ及びカバー層の領域の平均結晶粒径より大きく、前記被覆層と接するサイドギャップ及びカバー層の領域の平均結晶粒径は、前記チップ本体の前記互いに対向する内部電極層間に存在する誘電体層の平均結晶粒径よりも大きい。(・・・以下第2の課題解決手段と称する。)

上記第1の課題解決手段による作用は次の通りである。すなわち、内部電極パターン印刷工程、積層体形成工程、積層体ブロック形成工程、被覆工程、積層体チップ形成工程、焼成工程、外部電極形成工程を有する積層セラミックコンデンサの製造方法であって、前記被覆工程が、前記未焼成誘電体層中の第1の誘電体材料組成物に対してさらに多量のSiOが添加された第2の誘電体材料組成物を用いて前記積層体ブロックの前記サイドギャップの外周及び前記カバー層の外周を被覆するものである。このため、コンタクト不良等を生じることなく、表面近傍に緻密な被覆層を均一に有する積層セラミックコンデンサを得ることができる。

また、上記第2の課題解決手段による作用は次の通りである。すなわち、前記各端面を除く前記チップ本体の表面に、前記誘電体層を構成する誘電体磁器組成物よりもSiOを多量に含有する誘電体磁器組成物からなる被覆層が形成されているとともに、前記被覆層の平均結晶粒径は、前記チップ本体の内部の前記被覆層と接するサイドギャップ及びカバー層の領域の平均結晶粒径より大きく、前記被覆層と接するサイドギャップ及びカバー層の領域の平均結晶粒径は、前記チップ本体の前記互いに対向する内部電極層間に存在する誘電体層の平均結晶粒径よりも大きい。このため、積層セラミックコンデンサは、チップ本体の前記サイドギャップやカバー層に接する表面近傍において、焼結が促進され、緻密化された被覆層を備える。

本発明の積層セラミックコンデンサの製造方法によれば、表面近傍に緻密な被覆層を均一に有する積層セラミックコンデンサを安定生産することができる。 また、本発明によれば、表面近傍から内部に水分等が浸入してコンデンサの耐湿性能を低下させる虞がない積層セラミックコンデンサを提供することができる。本発明の前記目的とそれ以外の目的、構成特徴、作用効果は、以下の説明と添付図面によって明らかとなろう。

以下、本発明の積層セラミックコンデンサの製造方法の第1の実施形態の一例について、図1〜図8を参照して説明する。図1は、第1の実施形態の積層セラミックコンデンサ10の製造方法の概要を示すフローチャートである。図2は、外部電極パターン12’を形成する工程および積層体13aを形成する工程を説明するための分解斜視図であり、図3は該積層体13aを示す外観斜視図である。図4は、上記積層体13aから積層体ブロック13bを形成する工程を説明するための一部の内部構造を透視した外観斜視図である。図5は、上記積層体ブロック13bのサイドギャップおよびカバー層の外周を第2の誘電体材料組成物で被覆する工程を説明するための断面図であり、図6は上記第2の誘電体材料組成物で被覆された積層体ブロック13bを示す正面図である。図7は、上記積層体ブロック13bを厚み方向に切断して積層体チップ13cを形成する工程を説明するための正面図である。図8は、上記積層体チップ13cを焼成した後に得られたチップ本体15の互いに対向する端面に外部電極16a,16bが形成された積層セラミックコンデンサ10の内部構造を説明するための断面図である。

本実施形態の積層セラミックコンデンサの製造方法は、図1にその概要を示すように、内部電極パターン形成工程、積層体形成工程、積層体ブロック形成工程、第2の誘電体材料組成物による被覆工程、積層体チップ形成工程、焼成工程、外部電極形成工程を有するものである。尚、上記焼成工程と上記外部電極形成工程とは、必要により前後を入れ替えてもよい。

具体的には、セラミック誘電体層15aと内部電極層12とを交互に積層しかつ該内部電極層12を一つ置きに相対向する端面15c、15cに露出するように形成された略直方体形状の静電容量形成層15Aと、該静電容量形成層15Aの上下両主面に重ねられたセラミック誘電体からなるカバー層15Bと、前記静電容量形成層15A及び前記カバー層15Bとで構成された略直方体形状のチップ本体15の内部電極層12の端部が露出している端面15cに形成されかつ前記内部電極層12と電気的に接続する一対の外部電極16a、16bとを有する積層セラミックコンデンサ10の製造方法に関するものである。 まず、図2に示すように、X方向にはエンドギャップG1を隔てて互いに離間するとともにY方向にはサイドギャップG2を隔てて互いに離間するように、未焼成誘電体層11a1,11a2の表面に電極材料ペーストの印刷により複数の内部電極パターン12’を形成する。前記未焼成誘電体層11a1上の内部電極パターン12’と前記未焼成誘電体層11a2上の内部電極パターン12’とは、コンデンサユニット1個分、X方向にずれた配置となっている。 次に、前記内部電極パターン12’のサイドギャップG2の位置が積層軸方向で揃い且つ前記エンドギャップG1の位置が積層体方向で一層置きに揃うように、上記で得られた複数の未焼成誘電体層11a1,11a2を交互に積層して未焼成静電容量形成層11Aを構成するとともに、該未焼成静電容量形成層11Aの上下に未焼成誘電体層11b1,11b2からなる未焼成カバー層11Bを積層して、図3に示すように、略直方体形状の積層体13aを形成する。 尚、上記積層体13aの上記カバー層11Bの最上層を構成する未焼成誘電体層11b2の上面には、前記積層体13aから複数の積層体ブロック13bを得るために、前記内部電極パターン12’の前記サイドギャップG2の中心を通る位置にカットラインCL1を焼失性のインクのスクリーン印刷等により形成しておくことが好ましい。 次に、前記サイドギャップG2の中心線を通る前記カットラインCL1に沿って前記積層体13aを厚さ方向に切断することにより、図4に示すように、サイドギャップG2を両側に有する複数のコンデンサユニットCUが連結された長棒形状の積層体ブロック13bを得る。次に、前記積層体ブロック13bの前記サイドギャップG2の外周及び前記カバー層11Bの外周を、図5に示すように、前記未焼成誘電体層11A中の第1の誘電体材料組成物に対してさらに多量のSiOが添加された第2の誘電体材料組成物14’を用いて被覆することにより、図6に示す積層体ブロック13bを得る。次に、前記エンドギャップG1を通る位置CL2において少なくとも2箇所でコンデンサユニットCU単位に前記積層体ブロック13bを厚さ方向に切断することにより、図7に示すように、前記内部電極パターン12’の端部が一層置きに対向する端面に露出された略直方体形状の積層体チップ13cを得る。次に、図視省略したが、前記積層体チップ13cを焼成してチップ本体15を得る。次に、前記チップ本体15の対向する一対の端面15c、15cにディップ法等により第1の外部電極16aと第2の外部電極16bとを形成して、図8に示す積層セラミックコンデンサ10を得る。

上記未焼成誘電体層11a1,11a2,11b1,11b2の好ましい実施形態は次の通りである。すはわち、上記未焼成誘電体層11a1,11a2,11b1,11b2としては、ドクターブレード法等により形成された単層もしくは多層のセラミックグリーンシートが好ましいがこれに限定するものではなく、例えば、スラリービルド法により形成された単層もしくは多層の未焼成誘電体層であってもよい。上記未焼成誘電体層11aは、例えば、主成分としてチタン酸バリウム1molに対し、Sm、Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Yから選択された一種または2種以上の希土類元素の酸化物をたとえば1.0mol%、MgOを例えば0.5mol%及びMnOを例えば0.1mol%、SiOをたとえば1.5mol%添加・混合した第1の誘電体材料粉末と、有機バインダーと、を含むことが好ましい。

次に、上記誘電体層15aの好ましい実施形態は次の通りである。すなわち、上記誘電体層15aとしては、上記未焼成誘電体層11a1,11a2中の前記第1の誘電体材料組成物が焼成により焼結・緻密化されたものであることが好ましい。また、上記誘電体層15aと内部電極層12とが交互に積層された静電容量形成層15Aの厚さは、たとえば35μmである。また、上記各コンデンサユニットCUにおける静電容量形成層15Aの外形寸法は、例えば長さ3.2mm、幅1.6mmである。

次に、上記内部電極パターン12’の好ましい実施形態は次の通りである。すなわち、上記内部電極パターン12’としては、Ni,Cuその他の卑金属の粉末を含む層であることが好ましい。また
、上記内部電極パターン12’には、例えば密着性や、焼結スピードのコントロールを目的に前記誘電体層15aと同様の誘電体磁器組成物の粉末を必要により添加することが好ましい。また、上記内部電極パターン12’は、上記金属の粉末を含む層に限定するものではなく、例えば、前記Ni,Cuその他の卑金属の薄膜であってもよい。また、上記内部電極パターン12’の形状は、前記X方向、Y方向をそれぞれ一辺とする矩形状であることが好ましいが、これに限定するものではなく、例えば前記内部電極パターン12’の前記X方向の中間部にこれと交差するY方向に拡幅された拡幅部が形成されているものであってもよい。上記内部電極パターン12’の厚さは、例えば3.0μmである。また、各コンデンサユニットCUに換算したときの上記内部電極パターン12’の外形寸法は、例えば長さ4.0mm、幅1.7mmである。

次に、上記内部電極層12の好ましい実施形態は次の通りである。すなわち、上記内部電極層12としては、上記内部電極パターン12’を焼成して得られることが好ましい。上記内部電極層12の厚さは、例えば1.0μmである。

次に、上記積層体13aの好ましい実施形態は次の通りである。すなわち、上記積層体13aとしては、上記内部電極パターン12’が表面に形成された複数の未焼成誘電体層11a1,11a2を、前記内部電極パターン12’のサイドギャップG2の位置が積層軸方向で揃い且つ前記エンドギャップG1の位置が積層体方向で一層置きに揃うように、交互に積層して未焼成静電容量形成層11Aを構成するとともに、該未焼成静電容量形成層11Aの上下に未焼成誘電体層11b1,11b2からなる未焼成カバー層11Bを積層して略直方体形状に形成することが好ましい。上記積層体13aの厚さは例えば2.0mmである。

次に、上記積層体ブロック13bの好ましい実施形態は次の通りである。すなわち、上記積層体ブロック13bとしては、前記サイドギャップG2の中心線に沿って前記積層体13aを厚さ方向に切断することによりサイドギャップG2を両側に有する複数のコンデンサユニットCUが連結された長棒形状であることが好ましい。また、これに限定するものではなく、例えば、前述のように、前記内部電極パターン12’のX方向の中間部にこれと交差するY方向に拡幅された拡幅部が形成されている場合にあっては、該拡幅部を除いて前記内部電極パターン12’が露出しないように切断して形成されることが好ましい。上記積層体ブロック13bの幅は例えば2.3mmである。

次に、上記第2の誘電体材料組成物層14’の好ましい実施形態は次の通りである。すなわち、上記第2の誘電体材料組成物層14’としては、前記未焼成静電容量形成層11Aの未焼成誘電体層11a中の第1の誘電体材料組成物に対し、さらにSiOが多量に添加されたものであることが好ましい。上記第2の誘電体材料組成物層14’中のSiOの添加量は、前記未焼成静電容量形成層11Aの未焼成誘電体層11a1,11a2中の第1の誘電体材料組成物に比べて、例えば0.5〜2.0mol%多いことが好ましい。尚、本発明はこれに限定するものではなく、例えば、上記さらに多量に添加されるSiOの一部または全部を、LiO,MnO、KO,NaO、Bから選択された1種又は2種以上の酸化物で置換してもよい。また、上記第2の誘電体材料組成物層14’の厚さは、例えば20μmである。

次に、上記積層体チップ13cの好ましい実施形態は次の通りである。すなわち、上記積層体チップ13cとしては、上記積層体ブロック13bがコンデンサユニットCU毎に分割されたものであって、前記一対の端面を除く前記サイドマージンの外周及び前記カバー層11Bの外周が前記第2の誘電体材料組成物層14’で被覆されていることが好ましい。上記積層体チップ13cの厚さは例えば2.0mmである。また、その外形寸法は、例えば長さ4.5mm、幅2.3mmである。

次に、上記チップ本体15の好ましい実施形態は次の通りである。すなわち、上記チップ本体15としては、前記第2の誘電体材料組成物層14’で被覆された前記積層体チップ13cが焼成されて、前記前記サイドギャップG2の外周および前記カバー層15Bの外周が被覆層14で被覆されたものであることが好ましい。

次に、上記被覆層14の好ましい実施形態は次の通りである。すなわち、上記被覆層14としては、上記第2の誘電体材料組成物層14’が被覆された積層体チップ13cを焼成することにより得られ、前記チップ本体15の前記対向する一対の端面15c、15cを除く前記サイドギャップG2の外周および前記カバー層15Bの外周を被覆するように形成されていることが好ましい。上記被覆層14の厚さは、例えば15μm〜25μmであることが好ましい。

次に、上記内部電極パターン形成工程の好ましい実施形態は次の通りである。すなわち、上記内部電極パターン形成工程としては、公知のシート積層法及び公知のスラリービルド法等の中から適宜選択して用いることができる。シート積層法としては、例えば、主成分としてチタン酸バリウム1molに対し、希土類元素としてHo1.0mol%、MgO 0.5mol%及びMnO 0.1mol%、SiO 1.5mol%添加・混合した第1の誘電体材料粉末と、有機バインダーと、水またはアルコール等の溶媒と、を混合してセラミックスラリーを準備する。次に、得られたセラミックスラリーをポリエチレンテレフタラート(PET)等からなる担体フィルム上に公知の手法により塗工して未焼成誘電体層11a1,11a2,11b1,11b2を作成する。次に、得られた未焼成誘電体層11a1,11a2の一方の主面に、例えばNi,Cu等の卑金属電極材料ペーストの印刷により、X方向にはエンドギャップを隔てて互いに離間するとともにY方向にはサイドギャップを隔てて互いに離間するように複数の内部電極パターン12’を形成することが好ましい。上記内部電極パターン12’の形成にあたっては、X方向にコンデンサユニット1個分ずらした2種のスクリーンマスクを別々に準備し、それらを用いて別々に印刷形成することができる。また、これに限定するものではなく、例えば、未焼成誘電体層11a1と同様に内部電極パターン12’を印刷形成した未焼成誘電体層11a2を同一面上で180度回転させて用いることによりX方向にコンデンサユニット1個分ずれた配置となるようにしてもよい。

次に、上記積層体形成工程の好ましい実施形態は次の通りである。すなわち、上記積層体形成工程としては、前記内部電極パターン12’のサイドギャップG2の位置が積層軸方向で揃い且つ前記エンドギャップG1の位置が積層体方向で一層置きに揃うように、上記で得られた複数の未焼成誘電体層11a1,11a2を交互に積層して未焼成静電容量形成層11Aを構成するとともに、該未焼成静電容量形成層11Aの上下に未焼成誘電体層11b1,11b2からなる未焼成カバー層11Bを積層して略直方体形状の積層体13aを形成することが好ましい。また、図10に示すように、上記積層体13aの最上部に位置する未焼成誘電体層11b2の表面には、積層体ブロックを形成するための切断位置の目安となる第1の方向(X方向)のカットラインCL1と、積層体チップを形成するための切断位置の目安となる第2の方向(Y方向)のカットラインCL2とが互いに交差するように焼失性インキ等のスクリーン印刷により形成されていることが好ましい。

次に、上記第2の誘電体材料組成物層による被覆工程の好ましい実施形態は次の通りである。すなわち、上記被覆工程としては、前記未焼成誘電体層11a1,11a2中の第1の誘電体材料組成物に対してさらに多量のSiOが添加された第2の誘電体材料組成物14’を用いて前記積層体ブロック13bの前記サイドギャップG2の外周及び前記カバー層11Bの外周をほぼ均一な厚みで被覆することが好ましい。上記被覆にあたっては、公知のディップ法、スプレー法、ローラー転写法、スクリーン印刷法等、種々の手段を用いることができる。予め、前記第2の誘電体材料組成物の粉末を水やアルコール等の溶媒と混合して第2の誘電体材料組成物のスラリーを作成する。この際、前記積層体ブロック13bの表面への付着性を向上させる目的で必要により有機バインダー等を添加してもよい。次に、例えばディップ法を例に説明する。まず、上記で準備した第2の誘電体材料組成物スラリー中に前記積層体ブロック13bを浸漬するために、前記第2の誘電体材料組成物スラリーを蓄えるための貯槽内に該スラリーを供給し、該スラリー中に前記積層体ブロック13bの一部または全部を浸漬した後、引き上げて前記積層体ブロック13bの表面に前記スラリーを付着させることが好ましい。前記浸漬は、1回に限るものではなく、例えば、所定の厚さの前記第2の誘電体材料組成物層を得るために、前記浸漬を複数回繰り返してもよい。また、前記積層体ブロック13bをその一端側から全長の約半分まで浸漬した後、引き上げ、次に、前記積層体ブロック13bの他端側から前記と同様に全長の約半分まで浸漬するなど、複数回に分割して浸漬してもよい。また前記積層体ブロック13bの姿勢は長さ方向を垂直に配置することに限定するものではなく、例えば、長さ方向を水平に配置したり、前記積層体ブロック13bの姿勢を変化させたり、前記積層体ブロック13bを加振するなどしてもよい。第2の誘電体材料組成物層の厚さは、浸漬の回数、前記スラリー中の第2の誘電体材料組成物の濃度等を調整することにより、調整することができる。次に室温もしくは加熱雰囲気中で例えば30分間乾燥して前記第2の誘電体材料組成物層14’で被覆された積層体ブロック13bを得る。尚、上記はディップ法を例に説明したが、これに限定するものではなく、前記と同様のスラリーを用いて、スプレー法、ローラー転写法、スクリーン印刷法等、公知の塗布手段で被覆してもよい。また、その際、前記と同様に塗布を複数回繰り返してもよく、また、複数回に分割して塗布してもよい。また、前記と同様に塗布中に積層体ブロックの姿勢を変更したり、加振したりしてもよい。

(実施例)次に本実施形態の積層セラミックコンデンサの製造方法の第1の実施形態について、実施例を用いて説明する。まず、チタン酸バリウム1molに対し、希土類元素の酸化物としてHo 1.0mol%,MgO 0.5mol%,MnO 0.1mol%,SiO 1.5mol%となるように秤量し、部分安定化ジルコニア製の撹拌用ボールを撹拌媒体としたボールミルを用いて水とともに混合し、脱水し、乾燥した後、空気中400℃で2時間仮焼し、仮焼物を得た。この仮焼物をエタノール中で湿式解砕し乾燥して誘電体層15aとなるべき第1の誘電体材料組成物の粉末とした。同様にチタン酸バリウム1molに対し、希土類元素の酸化物としてHo 1.0mol%,MgO 0.5mol%,MnO 0.1mol%,SiO 2.5mol%となるように秤量し、部分安定化ジルコニア製の撹拌用ボールを撹拌媒体としたボールミルを用いて水とともに混合し、脱水し、乾燥した後、空気中400℃で2時間仮焼し、仮焼物を得た。この仮焼物をエタノール中で湿式解砕し乾燥して被覆層14となるべき第2の誘電体材料組成物の粉末とした。次に、上記第1の誘電体材料組成物の粉末100重量部に対し、アクリル酸エステルポリマー、グリセリン、縮合リン酸塩の水溶液からなる有機バインダー15重量%添加し、さらに50重量%の水を加え、これらをボールミルに入れ、粉砕および混合して、第1の誘電体材料組成物のスラリーとした。同様に上記第2の誘電体材料組
成物の粉末100重量部に対し、アクリル酸エステルポリマー、グリセリン、縮合リン酸塩の水溶液からなる有機バインダー15重量%添加し、さらに50重量%の水を加え、これらをボールミルに入れ、粉砕および混合して、第2の誘電体材料組成物のスラリーとした。

次に、上記第1の誘電体材料組成物のスラリーをドクターブレード法によりPETフィルム上に塗工して、厚さ5μmの未焼成誘電体層11a1,11a2,11b1,11b2を得た。次に、得られた未焼成誘電体層11a1の表面にNi電極材料ペーストをスクリーン印刷法により塗布して、X方向にはエンドギャップG1を隔てて互いに離間するとともにY方向にはサイドギャップG2を隔てて互いに離間するように複数の内部電極パターン12’を形成した。また、前記で得られた未焼成誘電体層11a2の表面に平面上で180度回転させたスクリーンマスクを用いて前記と同様に導電膜12’を形成した。前記内部電極パターン12’のサイドギャップG2の位置が積層軸方向で揃い且つ前記エンドギャップG1の位置が積層体方向で一層置きに揃うように、得られた未焼成誘電体層11a1,11a2を交互に50層積層して未焼成静電容量形成層11Aを構成するとともに、該未焼成静電容量形成層11Aの上下にそれぞれ厚さ5μmの未焼成誘電体層11b1,11b2を合計4層ずつ積層し、熱圧着して、X方向の長さ250mm、Y方向の幅250mm、厚さ約300μmの略直方体形状の積層体13aを得た。次に、上記で得られた前記積層体13aを前記サイドギャップG2の中心線を通るカットラインCL1に沿って厚さ方向に切断することによりサイドギャップG2を両側に有する複数のコンデンサユニットCUが連結された長棒形状の積層体ブロック13bを得た。次に、上記第2の誘電体材料組成物のスラリーを貯えた貯槽に前記積層体ブロック13bを前記X方向が垂直になる姿勢で一端側から他端近傍まで浸漬した後、引き上げ、室温にて8時間放置して乾燥させることにより、前記積層体ブロック13bの外周を厚さ20μmの前記第2の誘電体材料組成物層14’で被覆した。次に前記第2の誘電体材料組成物層14’から露出する前記他端を基準にエンドギャップG1を通る位置においてコンデンサユニットCU毎に前記積層体ブロック13bを厚さ方向に切断することにより、前記内部電極パターン12’の端部が一層置きに対向する端面に露出された略直方体形状の積層体チップ13cを得た。次に、上記積層体チップ13cを窒素ガス雰囲気中、300℃で例えば2時間熱処理して脱バインダー処理した後、酸素分圧が10−5〜10−8atmの範囲で1300℃で2時間焼成し、さらに窒素ガス雰囲気中800℃で例えば8時間加熱して再酸化処理を行ない、チップ本体15を得た。次に、上記で得られたチップ本体15の対向する一対の端面にそれぞれAg電極材料ペーストを塗布し、650℃で30分間焼付けして、第1及び第2の外部電極16a,16bを形成し、実施例の積層セラミックコンデンサ10を得た。(比較例)前記第2の誘電体材料組成物層を被覆しないこと以外は上記実施例と同様にして比較例の積層セラミックコンデンサを得た。上記で得られた実施例および比較例の積層セラミックコンデンサについて、それぞれ前記第1の方向(X方向)に沿って厚さ方向に切断し、ESCA(Electron Spectroscopy for Chemical Analysis,エスカ)を用いて、前記チップ本体の内部の前記互いに対向する内部電極層間に存在する誘電体層、前記カバー層、及び前記被覆層のそれぞれ厚み寸法の中心点におけるTi濃度に対する前記Siの濃度を測定するとともに、前記切断面を走査型電子顕微鏡(SEM)を用いて倍率20000倍で写真撮影し、定方向最大径をn=300個測定することにより前記3箇所の誘電体層のそれぞれ前記内部電極層間に存在する誘電体層15aの平均結晶粒径15d1,前記カバー層15Bの平均結晶粒径15d2及び前記被覆層14の平均結晶粒径14dを求めた。この結果、実施例の積層セラミックコンデンサ10における前記3箇所のSiの濃度はそれぞれ、Ti1molに対し、前記内部電極層間に存在する誘電体層15aで1.4mol%,前記カバー層15Bで2.1mol%,前記被覆層14で2.4mol%であり、前記チップ本体13の内部におけるカバー層15Bよりも前記被覆層14のほうがSiOとしてのSiが多く含まれることが確認された。また、上記実施例の積層セラミックコンデンサ10における前記3箇所における平均結晶粒径15d1,15d2,及び14dは、それぞれ0.28μm、0.29μm、0.33μmであり、前記被覆層14の平均結晶粒径14dは、前記チップ本体の内部の前記被覆層と接するカバー層15Bの領域の平均結晶粒径15d2より大きく、前記被覆層と接するカバー層15Bの領域の平均結晶粒径15d2は、前記チップ本体15の前記互いに対向する内部電極層間に存在する誘電体層15aの平均結晶粒径15d1よりも大きいことが確認された。一方、前記比較例の積層セラミックコンデンサ100におけるチップ本体105の内部のカバー層115Bの領域、及び前記チップ本体105の前記互いに対向する内部電極層間に存在する誘電体層115aについて、前記SiOとしてのSiの濃度及び前記平均結晶粒径を確認した結果、Siの濃度はそれぞれTi1molに対して前記カバー層115Bで1.4mol%,前記内部電極層間に存在する誘電体層115aで1.3mol%であり、また、平均結晶粒径は、それぞれ前記カバー層115Bの領域の平均結晶粒径が0.26μm、前記内部電極層間に存在する誘電体層115aの平均結晶粒径が0.29μmであり、前記実施例の積層セラミックコンデンサに比べて前記カバー層の領域におけるSiの濃度が低く平均結晶粒径が小さいことが確認された。

(変形例)尚、上記第1の実施形態の積層セラミックコンデンサの製造方法においては、前記未焼成誘電体層11a1,11a2の表面に形成する内部電極パターン12’がX方向にはエンドギャップを隔てて互いに離間するとともにY方向にはサイドギャップを隔てて互いに離間するように形成されたものであったが、本発明はこれに限定するものではなく、例えば、前記内部電極パターンが、前記Y方向にサイドギャップを有さず連続した帯状に形成されるとともに、積層体が前記未焼成カバー層を有さない構成とし、前記被覆層により前記チップ本体におけるカバー層とサイドギャップとを形成するものであってもよい。

次に、本発明の積層セラミックコンデンサの第1の実施形態について図8を用いて説明する。図8は、本実施形態の積層セラミックコンデンサ10の内部構造を説明するための断面図である。

本実施形態の積層セラミックコンデンサ10は、セラミック誘電体層15aと内部電極層12とを交互に積層しかつ該内部電極層12を一つ置きに相対向する端面15c、15cに露出するように形成された略直方体形状の静電容量形成層15Aと、該静電容量形成層15Aの上下両主面に重ねられたセラミック誘電体からなるカバー層15Bと、前記静電容量形成層15A及び前記カバー層15Bとで構成された略直方体形状のチップ本体15の前記内部電極層12の端部が露出された端面15c,15cに形成されかつ前記内部電極層12と電気的に接続する一対の外部電極16a、16bとを有するものである。そして、前記各端面15c、15cを除く前記チップ本体15の表面に、前記誘電体層15aを構成する誘電体磁器組成物よりもSiOを多量に含有する誘電体磁器組成物からなる被覆層14が形成されている。さらに、前記被覆層14の平均結晶粒径14dは、前記チップ本体15の内部の前記被覆層と接するサイドギャップG2及びカバー層15Bの領域の平均結晶粒径15d2より大きく、前記被覆層と接するサイドギャップG2及びカバー層15Bの領域の平均結晶粒径15d2は、前記チップ本体15の前記互いに対向する内部電極層12間に存在する誘電体層15aの平均結晶粒径15d1よりも大きいものである。

本発明によれば、チップ本体の表面近傍の誘電体層が緻密で耐湿性能に優れた小型大容量の積層セラミックコンデンサに好適である。

本発明の積層セラミックコンデンサの製造方法の第1の実施形態の概要を示すフローチャートである。 本発明の積層セラミックコンデンサの製造方法の第1の実施形態の積層体を形成する工程を説明するための分解斜視図である。 前記第1の実施形態の積層セラミックコンデンサの製造方法の積層体を示す外観斜視図である。 前記第1の実施形態の積層セラミックコンデンサの製造方法の積層体ブロックを形成する工程を説明するための分解斜視図である。 前記第1の実施形態の積層セラミックコンデンサの製造方法の第2の誘電体材料組成物で被覆する工程を説明するための一部の内部構造を透視した概観斜視図である。 前記第1の実施形態の積層セラミックコンデンサの製造方法の前記第2の誘電体材料組成物で被覆された積層体ブロックを示す正面図である。 前記第1の実施形態の積層セラミックコンデンサの製造方法の積層体チップ形成工程を説明するための正面図である。 前記第1の実施形態の積層セラミックコンデンサの製造方法で得られた積層セラミックコンデンサ10の内部構造を説明するための断面図である。 背景技術の一例の積層セラミックコンデンサの製造方法の積層体形成工程を示す分解斜視図である。 背景技術の一例の積層セラミックコンデンサの製造方法の積層体を示す外観斜視図である。 背景技術の一例の積層セラミックコンデンサの製造方法の積層体ブロック形成工程を示す一部の内部構造を透視した概観斜視図である。 背景技術の一例の積層セラミックコンデンサの製造方法の積層体ブロックを示す正面図である。 背景技術の一例の積層セラミックコンデンサの製造方法の積層体チップ形成工程を示す正面図である。 背景技術の一例の積層セラミックコンデンサの製造方法で得られた積層セラミックコンデンサの内部構造を示す断面図である。

符号の説明

10:積層セラミックコンデンサ11a1,11a2、11b1,11b2:未焼成誘電体層11A:未焼成静電容量形成層11B:未焼成カバー層12:内部電極層12’:内部電極パターン13a:積層体13b:積層体ブロック13c:積層体チップ14:被覆層14’:第2の誘電体材料組成物層14d:平均結晶粒径15:チップ本体15A:静電容量形成層15B:カバー層15a:セラミック誘電体層15d1,15d2:平均結晶粒径15c:端面16,16a,16b:外部電極CL1,CL2:切断線CU:コンデンサユニットG1:エンドギャップG2:サイドギャップ

Claims (2)

  1. セラミック誘電体層と内部電極層とを交互に積層しかつ該内部電極層を一つ置きに相対向する端面に露出するように形成された略直方体形状の静電容量形成層と、該静電容量形成層の上下両主面に重ねられたセラミック誘電体からなるカバー層と、前記静電容量形成層及び前記カバー層とで構成された略直方体形状のチップ本体の内部電極層の端部が露出している端面に形成されかつ前記内部電極層と電気的に接続する一対の外部電極とを有する積層セラミックコンデンサの製造方法において、第1の誘電体材料組成物を含む未焼成誘電体層を形成する工程、X方向にはエンドギャップを隔てて互いに離間するとともにY方向にはサイドギャップを隔てて互いに離間するように、前記未焼成誘電体層の表面に複数の内部電極パターンを形成する工程、前記内部電極パターンのサイドギャップの位置が積層軸方向で揃い且つ前記エンドギャップの位置が積層体方向で一層置きに揃うように、上記で得た内部電極パターンが形成された複数の未焼成誘電体層を交互に積層して未焼成静電容量形成層を構成するとともに、該未焼成静電容量形成層の上下に前記未焼成誘電体層からなる未焼成カバー層を積層して略直方体形状の積層体を形成する工程、前記サイドギャップの中心線に沿って前記積層体を厚さ方向に切断することによりサイドギャップを両側に有する複数のコンデンサユニットが連結された長棒形状の積層体ブロックを得る工程、前記未焼成誘電体層中の第1の誘電体材料組成物に対してさらに多量のSiOが添加された第2の誘電体材料組成物を用いて前記積層体ブロックの前記サイドギャップの外周及び前記カバー層の外周を被覆する工程、前記エンドギャップを通る位置において少なくとも2箇所で前記積層体ブロックを厚さ方向に切断することにより、前記内部電極パターンの端部が一層置きに対向する端面に露出された略直方体形状の積層体チップを得る工程、前記積層体チップを焼成してチップ本体を得る工程、前記チップ本体の対向する一対の端面に第1の外部電極と第2の外部電極とを形成する工程、を備え、前記第1及び第2の誘電体材料組成物はチタン酸バリウムを含有することを特徴とする積層セラミックコンデンサの製造方法。
  2. セラミック誘電体層と内部電極層とを交互に積層しかつ該内部電極層を一つ置きに相対向する端面に露出するように形成された略直方体形状の静電容量形成層と、該静電容量形成層の上下両主面に重ねられたセラミック誘電体からなるカバー層と、前記静電容量形成層及び前記カバー層とで構成された略直方体形状のチップ本体の前記内部電極層の端部が露出された端面に形成されかつ前記内部電極層と電気的に接続する一対の外部電極とを有し、請求項1記載の製造方法により製造される積層セラミックコンデンサにおいて、前記各端面を除く前記チップ本体の表面に、前記誘電体層を構成する誘電体磁器組成物よりもSiOを多量に含有する誘電体磁器組成物からなる被覆層が形成されているとともに、前記被覆層の平均結晶粒径は、前記チップ本体の内部の前記被覆層と接するサイドギャップ及びカバー層の領域の平均結晶粒径より大きく、前記被覆層と接するサイドギャップ及びカバー層の領域の平均結晶粒径は、前記チップ本体の前記互いに対向する内部電極層間に存在する誘電体層の平均結晶粒径よりも大きいことを特徴とする積層セラミックコンデンサ。
JP2007193963A 2007-07-26 2007-07-26 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ Active JP5164463B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007193963A JP5164463B2 (ja) 2007-07-26 2007-07-26 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007193963A JP5164463B2 (ja) 2007-07-26 2007-07-26 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2009032833A JP2009032833A (ja) 2009-02-12
JP5164463B2 true JP5164463B2 (ja) 2013-03-21

Family

ID=40403053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007193963A Active JP5164463B2 (ja) 2007-07-26 2007-07-26 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ

Country Status (1)

Country Link
JP (1) JP5164463B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143128B1 (ko) 2009-06-15 2012-05-08 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품 및 그 제조방법
KR101079408B1 (ko) 2009-12-24 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101141457B1 (ko) * 2010-12-08 2012-05-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조방법
KR101141369B1 (ko) * 2010-12-13 2012-05-03 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조방법
KR101141434B1 (ko) 2010-12-15 2012-05-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조방법
JP5313289B2 (ja) * 2011-04-15 2013-10-09 太陽誘電株式会社 積層セラミックコンデンサ
JP5782374B2 (ja) * 2011-12-27 2015-09-24 日本特殊陶業株式会社 積層電子部品およびその製造方法
KR101771728B1 (ko) * 2012-07-20 2017-08-25 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101376824B1 (ko) * 2012-11-06 2014-03-20 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP2015153764A (ja) 2014-02-10 2015-08-24 株式会社村田製作所 積層セラミックコンデンサ、積層セラミックコンデンサ連及び積層セラミックコンデンサの実装構造体
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6429027B2 (ja) * 2015-09-15 2018-11-28 Tdk株式会社 積層電子部品
KR101963281B1 (ko) * 2016-12-14 2019-03-28 삼성전기주식회사 인덕터
KR101939083B1 (ko) 2017-03-29 2019-01-16 삼성전기 주식회사 적층형 커패시터 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897006A (ja) * 1994-09-29 1996-04-12 Taiyo Yuden Co Ltd チップ状セラミック電子部品及びその製造方法
JPH08111348A (ja) * 1994-10-07 1996-04-30 Tama Electric Co Ltd チップ部品
JP3331807B2 (ja) * 1995-03-09 2002-10-07 三菱マテリアル株式会社 積層型チップサーミスタの製造方法
JP4349843B2 (ja) * 2003-05-28 2009-10-21 京セラ株式会社 積層セラミックコンデンサおよびその製法
JP2007173480A (ja) * 2005-12-21 2007-07-05 Tdk Corp 積層型電子部品およびその製造方法

Also Published As

Publication number Publication date
JP2009032833A (ja) 2009-02-12

Similar Documents

Publication Publication Date Title
JP6439551B2 (ja) 積層セラミックコンデンサ
KR101426322B1 (ko) 적층 세라믹 전자 부품
KR100190244B1 (ko) 내환원성 유전체 세라믹 조성물
US8238077B2 (en) Dielectric ceramics and multilayer ceramic capacitor
JP4930609B2 (ja) 積層セラミック電子部品
US7158364B2 (en) Multilayer ceramic capacitor and method of producing the same
KR101421453B1 (ko) 적층 부품
JP4814342B2 (ja) 積層セラミックコンデンサ
KR101729295B1 (ko) 세라믹 전자부품 및 연속 테이핑 전자부품
CN101821822B (zh) 叠层线圈零件
DE602005001090T2 (de) Dielektrische Zusammensetzung für einen keramischen Mehrschichtkondensator
US9779876B2 (en) Ceramic electronic component and method for producing the same
JP5772808B2 (ja) Multilayer ceramic electronic components
JP4475234B2 (ja) 積層型セラミックコンデンサ
JP2012253338A (ja) 積層セラミック電子部品
KR101832490B1 (ko) 적층 세라믹 커패시터
JP4805938B2 (ja) 誘電体磁器およびその製法、並びに積層セラミックコンデンサ
KR102004773B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR101697950B1 (ko) 적층형 세라믹 전자 부품
KR20130024530A (ko) 세라믹 전자부품 및 이의 제조방법
US8773840B2 (en) Monolithic ceramic electronic component
JP4305808B2 (ja) 積層コンデンサ
JP4925958B2 (ja) 積層セラミックコンデンサ
KR20120032570A (ko) 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서
US20060208575A1 (en) Multilayer ceramic capacitor and process for producing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121218

R150 Certificate of patent or registration of utility model

Ref document number: 5164463

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250