JP3331807B2 - 積層型チップサーミスタの製造方法 - Google Patents
積層型チップサーミスタの製造方法Info
- Publication number
- JP3331807B2 JP3331807B2 JP04966395A JP4966395A JP3331807B2 JP 3331807 B2 JP3331807 B2 JP 3331807B2 JP 04966395 A JP04966395 A JP 04966395A JP 4966395 A JP4966395 A JP 4966395A JP 3331807 B2 JP3331807 B2 JP 3331807B2
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- electrode
- ceramic
- sintered body
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、プリント回路基板など
に表面実装される積層型チップサーミスタの製造方法に
係り、特に、温度の上昇により抵抗値が減少する負特性
サーミスタであって、抵抗値や寸法精度のばらつきの少
ない積層型チップサーミスタを歩留り良く製造する方法
に関する。
に表面実装される積層型チップサーミスタの製造方法に
係り、特に、温度の上昇により抵抗値が減少する負特性
サーミスタであって、抵抗値や寸法精度のばらつきの少
ない積層型チップサーミスタを歩留り良く製造する方法
に関する。
【０００２】
【従来の技術】従来、積層型チップサーミスタは、積層
型セラミックコンデンサと同様に、複数枚のセラミック
ス成形シート（グリーンシート）を電極を介して積層
し、焼結一体化することにより製造されている。このよ
うにして製造されるサーミスタ素体内部に電極を有する
積層型チップサーミスタは、内部に電極を含まないもの
に比べて低抵抗化が可能であるという特徴を有する（特
公昭５０−１１５８５号公報）。
型セラミックコンデンサと同様に、複数枚のセラミック
ス成形シート（グリーンシート）を電極を介して積層
し、焼結一体化することにより製造されている。このよ
うにして製造されるサーミスタ素体内部に電極を有する
積層型チップサーミスタは、内部に電極を含まないもの
に比べて低抵抗化が可能であるという特徴を有する（特
公昭５０−１１５８５号公報）。
【０００３】このような積層型チップサーミスタでは、
グリーンシートを積層し、そのグリーンシート間に内部
電極を形成するという製造工程上、グリーンシートの積
層づれに起因する製品サーミスタの抵抗値のばらつきの
問題がある。即ち、積層されたグリーンシートは、焼成
時に収縮するため、この収縮により内部電極の位置が焼
成前の位置よりずれる。このずれが、積層形成された内
部電極毎に異なるため、上下の内部電極の位置が面方向
にずれることとなる。
グリーンシートを積層し、そのグリーンシート間に内部
電極を形成するという製造工程上、グリーンシートの積
層づれに起因する製品サーミスタの抵抗値のばらつきの
問題がある。即ち、積層されたグリーンシートは、焼成
時に収縮するため、この収縮により内部電極の位置が焼
成前の位置よりずれる。このずれが、積層形成された内
部電極毎に異なるため、上下の内部電極の位置が面方向
にずれることとなる。
【０００４】この問題を解決するために、従来、内部電
極を同一平面上にのみ形成する、或いは、内部電極間に
中間電極を設けるなどの種々の改良手段が提案されてい
る（特開平２−４１６５３７号公報，特開平６−５３０
０９号公報，特開平６−５３０１０号公報，特開平６−
６１０１４号公報）。
極を同一平面上にのみ形成する、或いは、内部電極間に
中間電極を設けるなどの種々の改良手段が提案されてい
る（特開平２−４１６５３７号公報，特開平６−５３０
０９号公報，特開平６−５３０１０号公報，特開平６−
６１０１４号公報）。
【０００５】
【発明が解決しようとする課題】しかしながら、上記い
ずれの方法を採用しても、基本的にグリーンシートを積
層して焼結一体化する工程を経ることから、焼成時の収
縮があるため、この収縮に起因する抵抗値のばらつきを
防ぐことはできない。
ずれの方法を採用しても、基本的にグリーンシートを積
層して焼結一体化する工程を経ることから、焼成時の収
縮があるため、この収縮に起因する抵抗値のばらつきを
防ぐことはできない。
【０００６】また、サーミスタ素体の寸法精度の点にお
いても、ロット間でばらつきが大きくなり易い。特に、
この寸法のばらつきは、１．０ｍｍ×０．５ｍｍといっ
た超小型のサーミスタ素体を製造する場合には、その影
響が大きいものとなることから、サーミスタを超小型化
する場合の問題点となっていた。
いても、ロット間でばらつきが大きくなり易い。特に、
この寸法のばらつきは、１．０ｍｍ×０．５ｍｍといっ
た超小型のサーミスタ素体を製造する場合には、その影
響が大きいものとなることから、サーミスタを超小型化
する場合の問題点となっていた。
【０００７】本発明は上記従来の問題点を解決し、焼成
による内部電極のずれが殆どなく、このため抵抗値のば
らつきが小さく、しかも、寸法精度の高い積層型チップ
サーミスタの製造方法を提供することを目的とする。
による内部電極のずれが殆どなく、このため抵抗値のば
らつきが小さく、しかも、寸法精度の高い積層型チップ
サーミスタの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】請求項１の積層型チップ
サーミスタの製造方法は、内部に少なくとも一層の内部
電極を有するサーミスタ素体の両端面に外部電極が形成
された積層型チップサーミスタにおいて、該サーミスタ
素体は、厚さ０．３〜１．０ｍｍのセラミックスの焼結
体と、厚さ１５０μｍ以下のセラミックスのグリーンシ
ートとを電極を介して積層した積層体を焼結一体化して
なり、前記内部電極は、その一端側のみが前記外部電極
に接続されている積層型チップサーミスタを製造する方
法であって、セラミックス焼結体よりなる薄板の少なく
とも一方の板面に電極パターンを形成する工程と、該電
極を形成したセラミックス焼結体の少なくとも電極形成
面にセラミックスのグリーンシートを積層する工程と、
得られた積層体を焼結一体 化する工程と、得られた焼結
体をチップ状に切断する工程と、切断されたチップの両
端面に外部電極を形成する工程とを含むことを特徴とす
る。
サーミスタの製造方法は、内部に少なくとも一層の内部
電極を有するサーミスタ素体の両端面に外部電極が形成
された積層型チップサーミスタにおいて、該サーミスタ
素体は、厚さ０．３〜１．０ｍｍのセラミックスの焼結
体と、厚さ１５０μｍ以下のセラミックスのグリーンシ
ートとを電極を介して積層した積層体を焼結一体化して
なり、前記内部電極は、その一端側のみが前記外部電極
に接続されている積層型チップサーミスタを製造する方
法であって、セラミックス焼結体よりなる薄板の少なく
とも一方の板面に電極パターンを形成する工程と、該電
極を形成したセラミックス焼結体の少なくとも電極形成
面にセラミックスのグリーンシートを積層する工程と、
得られた積層体を焼結一体 化する工程と、得られた焼結
体をチップ状に切断する工程と、切断されたチップの両
端面に外部電極を形成する工程とを含むことを特徴とす
る。
【０００９】請求項２の積層型チップサーミスタの製造
方法は、内部に少なくとも一層の内部電極を有するサー
ミスタ素体の両端面に外部電極が形成された積層型チッ
プサーミスタにおいて、該サーミスタ素体は、厚さ０．
３〜１．０ｍｍのセラミックスの焼結体と、厚さ１５０
μｍ以下のセラミックスのグリーンシートとを電極を介
して積層した積層体を焼結一体化してなり、前記内部電
極は、その一端側のみが前記外部電極に接続されてお
り、前記外部電極形成端面を除くサーミスタ素体の表面
は厚さ５０μｍ以下の無機物層で被覆されている積層型
チップサーミスタを製造する方法であって、セラミック
ス焼結体よりなる薄板の少なくとも一方の板面に電極パ
ターンを形成する工程と、該電極を形成したセラミック
ス焼結体の少なくとも電極形成面にセラミックスのグリ
ーンシートを積層する工程と、得られた積層体を焼結一
体化する工程と、得られた焼結体の板面に無機物層を形
成した後チップ状に切断する工程と、切断されたチップ
の両端面に外部電極を形成する工程とを含むことを特徴
とする。
方法は、内部に少なくとも一層の内部電極を有するサー
ミスタ素体の両端面に外部電極が形成された積層型チッ
プサーミスタにおいて、該サーミスタ素体は、厚さ０．
３〜１．０ｍｍのセラミックスの焼結体と、厚さ１５０
μｍ以下のセラミックスのグリーンシートとを電極を介
して積層した積層体を焼結一体化してなり、前記内部電
極は、その一端側のみが前記外部電極に接続されてお
り、前記外部電極形成端面を除くサーミスタ素体の表面
は厚さ５０μｍ以下の無機物層で被覆されている積層型
チップサーミスタを製造する方法であって、セラミック
ス焼結体よりなる薄板の少なくとも一方の板面に電極パ
ターンを形成する工程と、該電極を形成したセラミック
ス焼結体の少なくとも電極形成面にセラミックスのグリ
ーンシートを積層する工程と、得られた積層体を焼結一
体化する工程と、得られた焼結体の板面に無機物層を形
成した後チップ状に切断する工程と、切断されたチップ
の両端面に外部電極を形成する工程とを含むことを特徴
とする。
【００１０】請求項３の積層型チップサーミスタの製造
方法は、請求項１又は２において、前記焼結体を構成す
るセラミックスとグリーンシートを構成するセラミック
スとは同一組成物よりなることを特徴とする。
方法は、請求項１又は２において、前記焼結体を構成す
るセラミックスとグリーンシートを構成するセラミック
スとは同一組成物よりなることを特徴とする。
【００１１】なお、本発明で使用するサーミスタ材料
は、正特性、負特性のいずれであっても良いが、表面実
装部品として数多く使用される移動体通信分野の温度補
償用には高精度の負特性サーミスタが求められることか
ら、本発明は特に負特性サーミスタに好適である。
は、正特性、負特性のいずれであっても良いが、表面実
装部品として数多く使用される移動体通信分野の温度補
償用には高精度の負特性サーミスタが求められることか
ら、本発明は特に負特性サーミスタに好適である。
【００１２】
【作用】セラミックス焼結体の表面に内部電極を形成し
た後、セラミックスのグリーンシートを積層して焼結一
体化した場合、焼成時においてセラミックス焼結体自体
の再収縮は殆ど生じないため、この表面に形成された電
極の面積、及び焼結体の反対側の面に形成された対向電
極との距離、或いは同一表面上に形成された他の電極と
の距離などは殆ど変わらない。一方、グリーンシート
は、焼結時に収縮するが、この収縮が抵抗値に及ぼす影
響は殆どなく、抵抗値のばらつきを防止することができ
る。寸法についても、焼成時の収縮はグリーンシートの
みで起こり、焼結体については収縮が殆どないため、全
体としての収縮量が小さく、従って、寸法のばらつきが
殆どなく、寸法精度の高いものとなる。
た後、セラミックスのグリーンシートを積層して焼結一
体化した場合、焼成時においてセラミックス焼結体自体
の再収縮は殆ど生じないため、この表面に形成された電
極の面積、及び焼結体の反対側の面に形成された対向電
極との距離、或いは同一表面上に形成された他の電極と
の距離などは殆ど変わらない。一方、グリーンシート
は、焼結時に収縮するが、この収縮が抵抗値に及ぼす影
響は殆どなく、抵抗値のばらつきを防止することができ
る。寸法についても、焼成時の収縮はグリーンシートの
みで起こり、焼結体については収縮が殆どないため、全
体としての収縮量が小さく、従って、寸法のばらつきが
殆どなく、寸法精度の高いものとなる。
【００１３】請求項２によれば、表面の無機物層よりな
る保護層によりサーミスタの信頼性、耐久性、耐候性が
より一層高められる。
る保護層によりサーミスタの信頼性、耐久性、耐候性が
より一層高められる。
【００１４】本発明の方法によれば、このような本発明
の積層型チップサーミスタを容易かつ効率的に製造する
ことが可能とされる。
の積層型チップサーミスタを容易かつ効率的に製造する
ことが可能とされる。
【００１５】特に、セラミックス焼結体の薄板とセラミ
ックスのグリーンシートの積層体を焼結一体化したもの
をチップ状に切断加工するため、小型の積層型チップサ
ーミスタであっても高い寸法精度のもとに、容易に大量
生産することが可能である。
ックスのグリーンシートの積層体を焼結一体化したもの
をチップ状に切断加工するため、小型の積層型チップサ
ーミスタであっても高い寸法精度のもとに、容易に大量
生産することが可能である。
【００１６】また、請求項２の方法に従って、無機物層
形成後に切断加工することにより、個々のチップに無機
物層を形成する場合に比べて、無機物層の形成効率が飛
躍的に向上し、製造コストをより一層低減することが可
能となる。
形成後に切断加工することにより、個々のチップに無機
物層を形成する場合に比べて、無機物層の形成効率が飛
躍的に向上し、製造コストをより一層低減することが可
能となる。
【００１７】請求項３によれば、同一組成のセラミック
ス焼結体とセラミックスグリーンシートとを焼結一体化
することにより、良好な積層型チップサーミスタを得る
ことができる。
ス焼結体とセラミックスグリーンシートとを焼結一体化
することにより、良好な積層型チップサーミスタを得る
ことができる。
【００１８】
【実施例】以下、図面を参照して本発明の実施例につい
て詳細に説明する。
て詳細に説明する。
【００１９】図１（ａ）〜（ｈ）は本発明の積層型チッ
プサーミスタの製造方法の一実施例を示す斜視図であ
り、図２は図１（ａ）〜（ｈ）の方法に従って製造され
た積層型チップサーミスタの断面図である。図３，図４
は本発明の積層型チップサーミスタの他の実施例を示す
断面図であり、図２に示す部材と同一機能を奏する部材
には同一符号を付してある。
プサーミスタの製造方法の一実施例を示す斜視図であ
り、図２は図１（ａ）〜（ｈ）の方法に従って製造され
た積層型チップサーミスタの断面図である。図３，図４
は本発明の積層型チップサーミスタの他の実施例を示す
断面図であり、図２に示す部材と同一機能を奏する部材
には同一符号を付してある。
【００２０】図１に示す方法では、まず、セラミックス
焼結体の薄板１を準備し（図１（ａ））、この薄板１の
一方の板面１Ａに内部電極２の電極パターンを一定間隔
を置いて一定の幅で平行な列状に印刷し、乾燥する（図
１（ｂ））。次に、この薄板１を裏返し、他方の板面１
Ｂにも、同様の電極パターンを一定間隔を置いて一定の
幅で平行な列状に印刷し、乾燥する。その後、必要に応
じて焼成して電極パターンの焼き付けを行う。なお、こ
の板面１Ｂに形成する電極パターンは、板面１Ａに形成
した電極パターンと一部が重なるか或いは全く重ならな
いように位相をずらすなどして、焼結体の薄板１を介し
て所望の平行電極を形成する。
焼結体の薄板１を準備し（図１（ａ））、この薄板１の
一方の板面１Ａに内部電極２の電極パターンを一定間隔
を置いて一定の幅で平行な列状に印刷し、乾燥する（図
１（ｂ））。次に、この薄板１を裏返し、他方の板面１
Ｂにも、同様の電極パターンを一定間隔を置いて一定の
幅で平行な列状に印刷し、乾燥する。その後、必要に応
じて焼成して電極パターンの焼き付けを行う。なお、こ
の板面１Ｂに形成する電極パターンは、板面１Ａに形成
した電極パターンと一部が重なるか或いは全く重ならな
いように位相をずらすなどして、焼結体の薄板１を介し
て所望の平行電極を形成する。
【００２１】次に、セラミックス粉末と結合材とを含む
成形材料を成形し、これを薄板１と面寸法がほぼ同じ大
きさとなるように切断してグリーンシートを作成する。
このグリーンシート３Ａ，３Ｂを、電極を焼き付けた焼
結体の薄板１の両板面に積層してプレス機により熱圧着
させる（図１（ｃ））。その後、焼成して薄板１とグリ
ーンシート３Ａ，３Ｂとを一体化させる。この焼成は、
通常の場合、１０００〜１２００℃で１〜５時間程度行
う。
成形材料を成形し、これを薄板１と面寸法がほぼ同じ大
きさとなるように切断してグリーンシートを作成する。
このグリーンシート３Ａ，３Ｂを、電極を焼き付けた焼
結体の薄板１の両板面に積層してプレス機により熱圧着
させる（図１（ｃ））。その後、焼成して薄板１とグリ
ーンシート３Ａ，３Ｂとを一体化させる。この焼成は、
通常の場合、１０００〜１２００℃で１〜５時間程度行
う。
【００２２】得られた焼結一体品４の一方の板面にガラ
スペーストを全面印刷した後乾燥する。乾燥後、焼結一
体品４を裏返して他方の板面にも同様にガラスペースト
を印刷した後乾燥し、その後ガラスペーストの焼き付け
を行って、焼結一体品４の両板面に無機物層５Ａ，５Ｂ
を形成する（図１（ｄ））。
スペーストを全面印刷した後乾燥する。乾燥後、焼結一
体品４を裏返して他方の板面にも同様にガラスペースト
を印刷した後乾燥し、その後ガラスペーストの焼き付け
を行って、焼結一体品４の両板面に無機物層５Ａ，５Ｂ
を形成する（図１（ｄ））。
【００２３】無機物層５Ａ，５Ｂを形成した後、焼結一
体品４を一定の間隔で細長い短冊状に切断して短冊状部
材６を得る（図１（ｅ））。この短冊状部材６は、対向
する一対の側面にのみ無機物層５Ａ，５Ｂが形成された
ものであるが、残る一対の側面にも前記と同様にして無
機物層５Ｃ，５Ｄを形成する。即ち、この短冊状部材６
を複数個短冊状部材整列用の治具に並べてガラスペース
トを印刷し、乾燥する。次に、この短冊状部材を反転さ
せて同様にガラスペーストを印刷して乾燥し、その後、
焼き付けを行う（図１（ｆ））。
体品４を一定の間隔で細長い短冊状に切断して短冊状部
材６を得る（図１（ｅ））。この短冊状部材６は、対向
する一対の側面にのみ無機物層５Ａ，５Ｂが形成された
ものであるが、残る一対の側面にも前記と同様にして無
機物層５Ｃ，５Ｄを形成する。即ち、この短冊状部材６
を複数個短冊状部材整列用の治具に並べてガラスペース
トを印刷し、乾燥する。次に、この短冊状部材を反転さ
せて同様にガラスペーストを印刷して乾燥し、その後、
焼き付けを行う（図１（ｆ））。
【００２４】このようにして４側面を無機物層５Ａ〜５
Ｄで被覆した短冊状部材６を端面に平行な方向に切断し
てチップ７を得る（図１（ｇ））。このチップ７の無機
物層５が形成されていない両端面７Ａ，７Ｂ及びこの両
端面７Ａ，７Ｂ近傍の４側面にＡｇ等の電極ペーストを
塗布して乾燥、焼き付けを行って外部電極８Ａ，８Ｂを
形成し（図１（ｈ））、更に、この外部電極の表面にＮ
ｉめっきを施し、更に、このＮｉめっき上に半田めっき
処理を行うことにより、めっき層９Ａ，９Ｂを形成し
て、製品の積層型チップサーミスタ１０を得る。
Ｄで被覆した短冊状部材６を端面に平行な方向に切断し
てチップ７を得る（図１（ｇ））。このチップ７の無機
物層５が形成されていない両端面７Ａ，７Ｂ及びこの両
端面７Ａ，７Ｂ近傍の４側面にＡｇ等の電極ペーストを
塗布して乾燥、焼き付けを行って外部電極８Ａ，８Ｂを
形成し（図１（ｈ））、更に、この外部電極の表面にＮ
ｉめっきを施し、更に、このＮｉめっき上に半田めっき
処理を行うことにより、めっき層９Ａ，９Ｂを形成し
て、製品の積層型チップサーミスタ１０を得る。
【００２５】なお、本発明において用いるセラミックス
焼結体の薄板を構成するセラミックスとセラミックスグ
リーンシートを構成するセラミックスとは、同一組成の
サーミスタ材料であることが好ましい。また、セラミッ
クスグリーンシートの厚さが厚過ぎ、セラミックス焼結
体薄板が薄過ぎると、セラミックス焼結体を用いること
による本発明の効果を十分に得ることができない。従っ
て、セラミックスグリーンシートの厚さは１５０μｍ以
下、好ましくは４０〜８０μｍとし、このようなセラミ
ックスグリーンシートに対して、厚さ０．３〜１．０ｍ
ｍのセラミックス焼結体の薄板を用いる。
焼結体の薄板を構成するセラミックスとセラミックスグ
リーンシートを構成するセラミックスとは、同一組成の
サーミスタ材料であることが好ましい。また、セラミッ
クスグリーンシートの厚さが厚過ぎ、セラミックス焼結
体薄板が薄過ぎると、セラミックス焼結体を用いること
による本発明の効果を十分に得ることができない。従っ
て、セラミックスグリーンシートの厚さは１５０μｍ以
下、好ましくは４０〜８０μｍとし、このようなセラミ
ックスグリーンシートに対して、厚さ０．３〜１．０ｍ
ｍのセラミックス焼結体の薄板を用いる。
【００２６】図１（ａ）〜（ｈ）では、１枚のセラミッ
クス焼結体の薄板の両板面に電極を形成して各々セラミ
ックスグリーンシートを積層し、図２に示す如く、内部
電極２Ａ，２Ｂが対向配置されたサーミスタを製造する
方法を示したが、用いるセラミックス焼結体やグリーン
シートの数やその積層配置、内部電極配置等に特に制限
はなく、例えば、内部電極２Ａ，２Ｂは一端側のみが外
部電極８Ａ，８Ｂに接続されていれば良く、図３に示す
如く、ずれて形成されたサーミスタ１０Ａであっても良
い。また、グリーンシートを焼結体薄板の両板面に２枚
ずつ積層し、積層したグリーンシート間に内部電極を形
成することにより、図４に示す如く、内部電極２（２
Ａ，２Ｂ，２Ｃ，２Ｄ）が４層に設けられたサーミスタ
１０Ｂとすることもできる。このように内部電極の数を
増やすことにより、抵抗値の低減効果をより一層高める
ことができる。
クス焼結体の薄板の両板面に電極を形成して各々セラミ
ックスグリーンシートを積層し、図２に示す如く、内部
電極２Ａ，２Ｂが対向配置されたサーミスタを製造する
方法を示したが、用いるセラミックス焼結体やグリーン
シートの数やその積層配置、内部電極配置等に特に制限
はなく、例えば、内部電極２Ａ，２Ｂは一端側のみが外
部電極８Ａ，８Ｂに接続されていれば良く、図３に示す
如く、ずれて形成されたサーミスタ１０Ａであっても良
い。また、グリーンシートを焼結体薄板の両板面に２枚
ずつ積層し、積層したグリーンシート間に内部電極を形
成することにより、図４に示す如く、内部電極２（２
Ａ，２Ｂ，２Ｃ，２Ｄ）が４層に設けられたサーミスタ
１０Ｂとすることもできる。このように内部電極の数を
増やすことにより、抵抗値の低減効果をより一層高める
ことができる。
【００２７】
【発明の効果】以上詳述した通り、本発明の積層型チッ
プサーミスタの製造方法によれば、積層型チップサーミ
スタの抵抗値のばらつきが小さくなると共に、サーミス
タの小型化において重要な要因である寸法精度が改良さ
れ、かつ高信頼性で、コスト的にも安価な積層型チップ
サーミスタを提供することができる。
プサーミスタの製造方法によれば、積層型チップサーミ
スタの抵抗値のばらつきが小さくなると共に、サーミス
タの小型化において重要な要因である寸法精度が改良さ
れ、かつ高信頼性で、コスト的にも安価な積層型チップ
サーミスタを提供することができる。
【図１】本発明の積層型チップサーミスタの製造方法の
一実施例を示す斜視図である。
一実施例を示す斜視図である。
【図２】本発明の積層型チップサーミスタの一実施例を
示す断面図である。
示す断面図である。
【図３】本発明の積層型チップサーミスタの他の実施例
を示す断面図である。
を示す断面図である。
【図４】本発明の積層型チップサーミスタの別の実施例
を示す断面図である。
を示す断面図である。
１ セラミックス焼結体の薄板 ２ 内部電極（電極パターン） ２Ａ，２Ｂ，２Ｃ，２Ｄ 内部電極 ３Ａ，３Ｂ セラミックスグリーンシート ５ 無機物層 ７ チップ ８Ａ，８Ｂ 外部電極 ９Ａ，９Ｂ めっき層 １０，１０Ａ，１０Ｂ 積層型チップサーミスタ
───────────────────────────────────────────────────── フロントページの続き 審査官 江畠 博 (56)参考文献 特開 平６−53007（ＪＰ，Ａ) 特開 平１−293502（ＪＰ，Ａ) 特開 平６−231906（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01C 7/02 - 7/22
Claims (3)
- 【請求項１】 内部に少なくとも一層の内部電極を有す
るサーミスタ素体の両端面に外部電極が形成された積層
型チップサーミスタにおいて、該サーミスタ素体は、厚
さ０．３〜１．０ｍｍのセラミックスの焼結体と、厚さ
１５０μｍ以下のセラミックスのグリーンシートとを電
極を介して積層した積層体を焼結一体化してなり、前記
内部電極は、その一端側のみが前記外部電極に接続され
ている積層型チップサーミスタを製造する方法であっ
て、 セラミックス焼結体よりなる薄板の少なくとも一方の板
面に電極パターンを形成する工程と、 該電極を形成したセラミックス焼結体の少なくとも電極
形成面にセラミックスのグリーンシートを積層する工程
と、 得られた積層体を焼結一体化する工程と、 得られた焼結体をチップ状に切断する工程と、 切断されたチップの両端面に外部電極を形成する工程と
を含む 積層型チップサーミスタの製造方法。 - 【請求項２】 内部に少なくとも一層の内部電極を有す
るサーミスタ素体の両端面に外部電極が形成された積層
型チップサーミスタにおいて、該サーミスタ素体は、厚
さ０．３〜１．０ｍｍのセラミックスの焼結体と、厚さ
１５０μｍ以下のセラミックスのグリーンシートとを電
極を介して積層した積層体を焼結一体化してなり、前記
内部電極は、その一端側のみが前記外部電極に接続され
ており、前記外部電極形成端面を除くサーミスタ素体の
表面は厚さ５０μｍ以下の無機物層で被覆されている積
層型チップサーミスタを製造する方法であって、 セラミックス焼結体よりなる薄板の少なくとも一方の板
面に電極パターンを形成する工程と、 該電極を形成したセラミックス焼結体の少なくとも電極
形成面にセラミックスのグリーンシートを積層する工程
と、 得られた積層体を焼結一体化する工程と、 得られた焼結体の板面に無機物層を形成した後チップ状
に切断する工程と、 切断されたチップの両端面に外部電極を形成する工程と
を含む積層型チップサーミスタの製造方法 。 - 【請求項３】 請求項１又は２において、前記焼結体を
構成するセラミックスとグリーンシートを構成するセラ
ミックスとは同一組成物よりなることを特徴とする積層
型チップサーミスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04966395A JP3331807B2 (ja) | 1995-03-09 | 1995-03-09 | 積層型チップサーミスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04966395A JP3331807B2 (ja) | 1995-03-09 | 1995-03-09 | 積層型チップサーミスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08250308A JPH08250308A (ja) | 1996-09-27 |
| JP3331807B2 true JP3331807B2 (ja) | 2002-10-07 |
Family
ID=12837428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04966395A Expired - Fee Related JP3331807B2 (ja) | 1995-03-09 | 1995-03-09 | 積層型チップサーミスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3331807B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362723B1 (en) * | 1999-11-18 | 2002-03-26 | Murata Manufacturing Co., Ltd. | Chip thermistors |
| JP5164463B2 (ja) * | 2007-07-26 | 2013-03-21 | 太陽誘電株式会社 | 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ |
-
1995
- 1995-03-09 JP JP04966395A patent/JP3331807B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08250308A (ja) | 1996-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0285873B1 (en) | Method of producing a multi-layered ceramic capacitor | |
| JP3593964B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JPH09153433A (ja) | 積層電子部品の製造方法 | |
| JP3331807B2 (ja) | 積層型チップサーミスタの製造方法 | |
| JP2000340448A (ja) | 積層セラミックコンデンサ | |
| JP4466610B2 (ja) | 加速度センサおよび加速度センサの製造方法 | |
| JP2000277382A (ja) | 多連型積層セラミックコンデンサ及びその製造方法 | |
| JPS6235257B2 (ja) | ||
| JP3246258B2 (ja) | チップサーミスタの製造方法及びチップサーミスタ | |
| JP3254970B2 (ja) | 積層型複合素子の製造方法及び積層型複合素子 | |
| JP2888020B2 (ja) | 負特性積層サーミスタ | |
| JPH11214244A (ja) | 積層セラミックコンデンサ | |
| JP3893800B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2001044059A (ja) | 積層セラミックコンデンサ | |
| JP3266477B2 (ja) | 積層コンデンサの製造方法 | |
| JP2007101448A (ja) | 加速度センサ及び加速度センサの製造方法 | |
| JP2000124008A (ja) | 複合チップサーミスタ電子部品およびその製造方法 | |
| JPH06251993A (ja) | チップ型電子部品集合体 | |
| JPH02305425A (ja) | Ｃｒ複合部品 | |
| JPH0661014A (ja) | 積層型サ−ミスタ | |
| JP2000294452A (ja) | 積層セラミック電子部品アレイ及びその製造方法 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JP3538758B2 (ja) | コンデンサアレイおよびその製造方法 | |
| JPS6214669Y2 (ja) | ||
| JPH10106887A (ja) | 積層セラミックコンデンサアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011002 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020625 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |